JP3271570B2 - フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体 - Google Patents

フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体

Info

Publication number
JP3271570B2
JP3271570B2 JP32669397A JP32669397A JP3271570B2 JP 3271570 B2 JP3271570 B2 JP 3271570B2 JP 32669397 A JP32669397 A JP 32669397A JP 32669397 A JP32669397 A JP 32669397A JP 3271570 B2 JP3271570 B2 JP 3271570B2
Authority
JP
Japan
Prior art keywords
display
delay
floor plan
arrangement
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32669397A
Other languages
English (en)
Other versions
JPH11163149A (ja
Inventor
紳二 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32669397A priority Critical patent/JP3271570B2/ja
Publication of JPH11163149A publication Critical patent/JPH11163149A/ja
Application granted granted Critical
Publication of JP3271570B2 publication Critical patent/JP3271570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フロアプラン装置
に関し、特に、半導体集積回路等を構成する機能単位を
表すファンクションブロックの入出力方向表示をし、ま
たは、遅延計算を配置時に行い配置を決定するフロアプ
ラン装置に関する。
【0002】
【従来の技術】従来、この種のフロアプラン装置とし
て、特開平6−5706号公報「LSIの配置配線シス
テム」には、LSIの配置設計においてファンクション
ブロックの配置、配線を行うシステムが開示されてい
る。
【0003】図7は、本公報記載の配置配線システムの
ブロック図である。従来の記憶手段109には、LSI
の論理接続情報、グルーピング情報、マクロ情報、ファ
ンクションブロック情報が保持されている。マクロ配置
表示手段103、ラッツネット表示手段105により記
憶装置109に保持されている情報を表示する。マクロ
配置手段102、グルーピング手段104によりフロア
プランを行う。マクロ・グルーピング間概略配線手段1
06により概略配線を行い、マクロ・グルーピング間概
略配線長計算手段107により配線長を計算し、長い配
線の場合には、ファンクションブロック変更手段108
を用いてファンクションブロックを変更し駆動能力を上
げ、所望の遅延に押さえる。これらは、従来の制御手段
101によって制御されている。
【0004】
【発明が解決しようとする課題】上述した、LSIの配
置配線システムでは、ファンクションブロックの入出力
方向を示す手段が端子名の表示によるものしかなくデー
タの流れを示す手段がないため、設計者が配置したファ
ンクションブロックの入出力方向を識別するのが困難で
あり、また、データの流れを確認するのが困難である。
また、ファンクションブロック間の配線遅延値を設計者
へ伝える手段がないため、遅延値がすぐにわからず設定
された遅延値より小さい配置ができないことである。
【0005】
【課題を解決するための手段】本発明第一のフロアプラ
ン装置は、半導体集積回路を構成する機能単位を表すフ
ァンクションブロックの入出力方向を表示する。
【0006】本発明第二のフロアプラン装置は、半導体
集積回路を構成する機能単位を表すファンクションブロ
ック間の配線遅延表示を、遅延の大きさにより表示形態
を変える。
【0007】本発明第三のフロアプラン装置は、半導体
集積回路を構成する機能単位を表すファンクションブロ
ックの表示を移動する際に、前記ファンクションブロッ
ク間の配線遅延の大きさにより前記ファンクションブロ
ックの表示の移動速度を変化させる。
【0008】本発明第四のフロアプラン装置は、 本発
明第一のフロアプラン装置と本発明第二のフロアプラン
装置または本発明第三のフロアプラン装置を組み合わせ
る。
【0009】本発明第五のフロアプラン装置は、表示装
置と、入力装置と、論理接続情報とファンクションブロ
ックの配置情報とファンクションブロックの入出力方向
表示情報を保持する記憶部と、前記記憶部に保持されて
いる論理接続情報により前記表示装置にファンクション
ブロック間の配線を表示する論理接続情報表示手段と、
前記記憶部に保持されているファンクションブロックの
配置情報により前記表示装置にファンクションブロック
の配置状態を表示する配置表示手段と、前記入力装置か
らの指示により前記記憶部中の前記ファンクションブロ
ックの配置情報を更新する配置更新手段と、前記ファン
クションブロックの入出力方向表示情報を用いて前記表
示装置に表示する方向表示手段と、遅延計算手段と、前
記遅延計算手段により計算された遅延値に従って移動速
度を変える第一の遅延値表示手段と、前記遅延計算手段
により計算された遅延値に従って表示形態を変える第二
の遅延値表示手段と、前記論理接続情報表示手段と前記
配置表示手段と前記配置更新手段と前記方向表示手段と
前記遅延値表示手段を制御する制御手段を有する。
【0010】本発明第六のフロアプラン装置は、本発明
第五のフロアプラン装置であって制御手段であるマイク
ロプロセッサを有する。
【0011】本発明第七のフロアプラン装置は、本発明
第五のフロアプラン装置であってプログラム処理である
制御手段を有する。
【0012】本発明のフロアプラン方法は、論理接続情
報とファンクションブロックの配置情報とファンクショ
ンブロックの入出力方向表示情報と配線遅延情報を読み
込む第一のステップと、前記第一のステップで読み込ん
だ前記論理接続情報により前記ファンクションブロック
間の配線を表示する第二のステップと、前記ファンクシ
ョンブロックの配置情報によりファンクションブロック
の配置状態を表示する第三のステップと、前記ファンク
ションブロックの入出力方向表示情報を表示する第四の
ステップと、配置変更の指示を取り込む第五のステップ
と、前記配置変更の指示に基づき前記ファンクションブ
ロックの配置情報を更新する第六のステップと、遅延を
計算する第七のステップと、前記第七のステップにより
計算された遅延値に従って前記配線の表示形態を変える
第八のステップと、前記第八のステップにより計算され
た遅延値に従ってファンクションブロックの表示の移動
速度を変える第九のステップを有する。
【0013】本発明の記録媒体は、本発明のフロアプラ
ン方法をコンピュータに実行させる制御プログラムを格
納する。
【0014】
【発明の実施の形態】次に、本発明の第一の実施の形態
について図面を参照して詳細に説明する。
【0015】図1は本発明のフロアプラン装置の構成図
である。本発明のフロアプラン装置は、制御手段1と、
表示装置2、入力装置3、論理接続情報表示手段4、配
置情報表示手段5、配置更新手段6、方向表示手段7、
遅延計算手段8、第一の遅延表示手段9、第二の遅延表
示手段10、記憶手段20から構成される。記憶手段2
0内には、論理接続情報21、ファンクションブロック
の配置情報22、ファンクションブロックの入出力方向
表示情報23、遅延情報24が格納されている。
【0016】配置情報表示手段5が記憶手段20に格納
されているファンクションブロックの配置情報22に従
って、表示装置2に内部ファンクションブロック配置を
表示し、論理接続情報表示手段4が記憶手段20に格納
されている論理接続情報21に従って、表示装置2にフ
ァンクションブロック間の論理接続を線で表示する。配
置更新手段6は、入力装置3からの指示によりファンク
ションブロックの配置情報22を更新する。方向表示手
段7は、ファンクションブロックの入出力方向表示情報
23に従いファンクションブロックの入出力方向を表示
装置2に表示する。制御手段1は、論理接続情報表示手
段4、配置情報表示手段5、配置更新手段6、方向表示
手段7、遅延計算手段8、第一の遅延表示手段9、第二
の遅延表示手段10を制御する。遅延計算手段8は、配
線遅延情報24を使い配線の遅延を計算し、第一の遅延
表示手段9、第二の遅延表示手段10へ渡す。第一の遅
延表示手段9は、遅延計算手段8の計算結果を受けて、
遅延値が一所定値を越えている配線を赤線で表示し、越
えていない配線を白線で表示する。配置更新手段6によ
り更新されたファンクションブロックの配置情報22を
表示する際に、第二の遅延表示手段10は、遅延値が所
定の値を越えていると第一の速度で移動し、越えていな
いならば第二の速度で移動する。第一の速度と第二の速
度は、本発明のフロアプラン装置を操作する設計者が十
分に速度差を認識できる速度である。
【0017】次に、本発明のフロアプラン装置の動作に
ついて説明する。
【0018】はじめに、本発明のフロアプラン装置を用
いて、ファンクションブロックの配置設計をどのように
して行うかを図1と図2を用いて説明する。
【0019】図2は、本発明のフロアプラン装置装置の
画面の図である。図2において、30は表示装置画面、
31はファンクションブロック、32は配線である。3
3は出力方向表示、34は入力方向表示である。
【0020】本フロアプラン装置を用いて配置する際に
記憶手段20には論理接続情報21、ファンクションブ
ロックの配置情報22、ファンクションブロックの入出
力方向表示情報23、遅延情報24とが格納されてい
る。論理接続情報21はフロアプラン設計前において設
計完了している。ファンクションブロックの配置情報2
2は、既に配置済みの部分を除き未設計である。配置が
未設計のため遅延情報24も、既に配置済みのファンク
ションブロック31間を除き確定していない。配置情報
表示手段5は、ファンクションブロックの配置情報22
に従い表示装置画面30上にファンクションブロック3
1を配置し表示する。論理接続情報表示手段4は、論理
接続情報21に基づきファンクションブロック31間の
接続を示す配線32を表示装置画面30上に表示する。
設計者からの指示は、入力装置3から本フロアプラン装
置へ伝えられ、配置更新手段6がファンクションブロッ
クの配置情報22を更新する。ファンクションブロック
31を表示装置画面30上に表示の際に、ファンクショ
ンブロックの入出力方向表示情報23を用いて方向表示
手段7は、表示装置画面30上にファンクションブロッ
ク31の出力方向表示33と入力方向表示34を表示す
る。設計者は、表示装置画面30上に表示された各々の
ファンクションブロックの入出力方向を出力方向表示3
3と入力方向表示34で確認し、データの流れに合って
いるか確認する。
【0021】次に、本発明のフロアプラン装置でのファ
ンクションブロック間の遅延の表示がどのようにして行
われるかを説明する。
【0022】第一に遅延値によりファンクションブロッ
ク31の動きを変化させる動作について図1と図3を用
いて説明する。
【0023】図3はファンクションブロック31間の遅
延の大きさによりのファンクションブロックの動きの変
化を示した図である。図3において、30は表示装置画
面、31はファンクションブロック、32は配線、35
は配置変更指示前の位置、36は遅延値が所定値以上時
の位置、37は遅延値が所定値未満時の位置である。
【0024】遅延計算手段8は遅延情報24を用いて、
ファンクションブロック31間の遅延値を計算する。配
置変更指示前の位置35にあるファンクションブロック
31を設計者が位置変更する際に、設計者からの指示
は、入力装置3から本フロアプラン装置へ伝えられ、配
置更新手段6がファンクションブロックの配置情報22
を更新する。入力装置3により指示されたファンクショ
ンブロックの表示装置2上の表示を移動する際に、この
配置変更指示前の位置35にあるファンクションブロッ
ク31と他のファンクションブロック31の遅延値を遅
延計算手段8により計算し、第一の遅延表示手段9へ渡
す。第一の遅延表示手段9は、入力装置3からの同じ量
の移動指示を受けても、遅延値が所定の値よりも大きい
ならば、ファンクションブロックの移動を遅延値が所定
値以上時の位置36まで移動させる。遅延値が所定の値
より小さいならば、ファンクションブロック31の移動
を遅延値が所定値未満時の位置37まで移動させる。こ
れにより、設計者は入力装置3へより大きく多くの指示
を出さないとファンクションブロック31を移動出来
ず、設計者に遅延値が大きくなっていることを知らせ
る。
【0025】第二に遅延値によりファンクションブロッ
ク31間の配線の表示形態を変化させる動作について図
1と図4を用いて説明する。
【0026】図4はファンクションブロック間の遅延値
の大きさによりのファンクションブロック31間の配線
の表示形態の変化を示した図である。図4において、3
0は表示装置画面、31はファンクションブロック、3
2は配線、35は配置変更指示前のファンクションブロ
ック、38は遅延値が所定値以上時の太線配線表示、3
9は遅延値が所定値未満時の細線配線表示である。
【0027】遅延計算手段8は遅延情報24を用いて、
ファンクションブロック31に接続されている配線の遅
延値を計算する。ファンクションブロック31の配置を
設計者が変更する際に、設計者からの指示は、入力装置
3から本フロアプラン装置へ伝えられ、配置更新手段6
がファンクションブロックの配置情報22を更新する。
入力装置3により指示されファンクションブロック31
の表示装置2上の表示を移動する際に、このファンクシ
ョンブロック31に接続された配線の遅延値を遅延計算
手段8により計算し、第二の遅延表示手段10へ渡す。
第二の遅延表示手段10は、遅延値が所定の値よりも大
きいならば遅延値が所定値以上時の太線配線表示38で
表示する。遅延値が所定の値より小さいならば、遅延値
が所定値未満時の細線配線表示39で表示する。ファン
クションブロック31を移動する際に、配線遅延値によ
り表示装置2に表示する形態を変化させることができ設
計者に注意を喚起することができる。
【0028】本発明のフロアプラン方法を図1、2、
3、4、5、6、を用いて説明する。
【0029】図6は、本発明のフロアプラン方法を示す
フローチャートである。
【0030】論理接続情報21とファンクションブロッ
クの配置情報22とファンクションブロックの入出力方
向表示情報23と遅延情報24を記憶手段20へ読み込
む。 (A−1)記憶手段20へ読み込んだ論理接続情報21
によりファンクションブロック間の配線32を表示装置
2へ表示する。(A−2)ファンクションブロックの配
置情報22によりファンクションブロックの配置状態を
表示する第三のステップと、前記ファンクションブロッ
クの入出力方向表示情報23を表示装置2へ表示する。
(A−4)設計者は配置の変更を入力装置3から入力す
る。(A−5)配置の変更の指示に基づきファンクショ
ンブロックの配置情報22を更新する。(A−6)遅延
計算手段8によりファンクションブロック31間の遅延
を計算する。(A−7)遅延計算手段8により計算され
た遅延値に従って配線32を遅延値が所定の値よりも大
きいならば遅延値が所定値以上時の太線配線表示38で
表示する。遅延値が所定の値より小さいならば、遅延値
が所定値未満時の細線配線表示39で表示する。(A−
8)さらに遅延値が所定の値よりも大きいならば、ファ
ンクションブロックの移動を遅延値が所定値以上時の位
置36まで移動させる。遅延値が所定の値より小さいな
らば、ファンクションブロック31の移動を遅延値が所
定値未満時の位置37まで移動させる。(A−9)図7
は、本発明のフロアプラン装置の第二の実施の形態を示
すブロック図である。60はコンピュータ、61は記録
媒体である。コンピュータ60は、以上に述べたフロア
プラン動作を実行する。記録媒体61は、コンピュータ
60を制御し前記の動作を実行するための処理プログラ
ムが格納されている。
【0031】
【発明の効果】本フロアプラン装置の効果は、ファンク
ションブロックの配置設計において、所定の遅延値を越
えた配置をしようとすると、配置対象ファンクションブ
ロックの移動速度が遅くなり遅延が大きいことを設計者
に示すため、また、ファンクションブロック31間の配
線の色を変化させ設計者に注意を喚起するため、所定の
遅延値を越えた不適当な配置をしにくいということであ
る。また、ファンクションブロック31の入出力の方向
を明示するため、設計者が誤り無くフロアプランを行う
ことが出来ることである。
【図面の簡単な説明】
【図1】本発明フロアプラン装置の実施の形態の構成図
である。
【図2】本発明のフロアプラン装置の表示装置上のファ
ンクションブロックの配置と接続を示す図である。
【図3】本発明のフロアプラン装置の表示装置上の遅延
値によるファンクションブロックの移動の違いを示す図
である。
【図4】本発明のフロアプラン装置の表示装置上の遅延
値による配線の表示の違いを示す図である。
【図5】本発明のフロアプラン装置の第二の実施の形態
を示すブロック図である。
【図6】本発明のフロアプラン方法を示すフローチャー
トである。
【図7】従来のフロアプラン装置を示すブロック図であ
る。
【符号の説明】
1 制御手段 2 表示装置 3 入力装置 4 論理接続情報表示手段 5 配置情報表示手段 6 配置更新手段 7 方向表示手段 8 遅延計算手段 9 第一の遅延表示手段 10 第二の遅延表示手段 20 記憶手段 21 論理接続情報 22 ファンクションブロックの配置情報 23 入出力方向表示情報 24 遅延情報 30 表示装置画面 31 ファンクションブロック 32 配線 33 出力方向表示 34 入力方向表示 35 配置変更指示前の位置 36 遅延値が所定値以上時の位置 37 遅延値が所定値未満時の位置 38 遅延値が所定値以上時の太線配線表示 39 遅延値が所定値未満時の細線配線表示 60 コンピュータ 61 記録媒体 101 従来の制御手段 102 マクロ配置手段 103 マクロ配置表示手段 104 グルーピング手段 105 ラッツネット表示手段 106 マクロ・グルーピング間概略配線手段 107 マクロ・グルーピング間概略配線長計算手段 108 ファンクションブロック変更手段 109 従来の記憶手段

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体集積回路等を構成する機能単位
    を表すファンクションブロックの入出力方向を表示する
    ことを特徴とするフロアプラン装置。
  2. 【請求項2】 半導体集積回路等を構成する機能単位
    を表すファンクションブロック間の配線遅延表示を、遅
    延の大きさにより表示形態を変えることを特徴とするフ
    ロアプラン装置。
  3. 【請求項3】 半導体集積回路等を構成する機能単位
    を表すファンクションブロックの表示を移動する際に、
    前記ファンクションブロック間の配線遅延の大きさによ
    り前記ファンクションブロックの表示の移動速度を変化
    させることを特徴とするフロアプラン装置。
  4. 【請求項4】 半導体集積回路等を構成する機能単位
    を表すファンクションブロックの入出力方向を表示し、
    前記ファンクションブロック間の配線遅延表示を、遅延
    の大きさにより表示形態を変えることを特徴とするフロ
    アプラン装置。
  5. 【請求項5】 半導体集積回路等を構成する機能単位
    を表すファンクションブロックの入出力方向を表示し、
    前記ファンクションブロック間の配線遅延の大きさによ
    り前記ファンクションブロックの表示の移動速度を変化
    させることを特徴とするフロアプラン装置。
  6. 【請求項6】 表示装置と、入力装置と、論理接続情
    報とファンクションブロックの配置情報とファンクショ
    ンブロックの入出力方向表示情報を保持する記憶部と、
    前記記憶部に保持されている論理接続情報により前記表
    示装置にファンクションブロック間の配線を表示する論
    理接続情報表示手段と、前記記憶部に保持されているフ
    ァンクションブロックの配置情報により前記表示装置に
    ファンクションブロックの配置状態を表示する配置表示
    手段と、前記入力装置からの指示により前記記憶部中の
    前記ファンクションブロックの配置情報を更新する配置
    更新手段と、前記ファンクションブロックの入出力方向
    表示情報を用いて前記表示装置に表示する方向表示手段
    と、前記論理接続情報表示手段と前記配置表示手段と前
    記配置更新手段と前記方向表示手段とを制御する制御手
    段を有することを特徴とするフロアプラン装置。
  7. 【請求項7】 前記記憶部内に配線遅延情報を有し、
    遅延計算手段と前記遅延計算手段により計算された遅延
    値に従って表示形態を変える第一の遅延値表示手段を有
    する請求項5記載のフロアプラン装置。
  8. 【請求項8】 前記記憶部内に配線遅延情報を有し、
    前記入力手段からの指示によりファンクションブロック
    表示を移動する際に、遅延計算手段と前記遅延計算手段
    により計算された遅延値に従ってファンクションブロッ
    クの移動速度を変える第二の遅延値表示手段を有する請
    求項5記載のフロアプラン装置。
  9. 【請求項9】 前記制御手段がマイクロプロセッサで
    あることを特徴とする請求項5乃至7記載のフロアプラ
    ン装置。
  10. 【請求項10】 前記の論理接続情報表示手段と配置
    表示手段と配置更新手段と方向表示手段と前記制御手段
    をプログラム処理としたことを特徴とする請求項5記載
    のフロアプラン装置。
  11. 【請求項11】 前記の論理接続情報表示手段と配置
    表示手段と配置更新手段と方向表示手段と前記遅延計算
    手段と第一の遅延値表示手段と前記前記制御手段をプロ
    グラム処理としたことを特徴とする請求項6記載のフロ
    アプラン装置。
  12. 【請求項12】 前記の論理接続情報表示手段と配置
    表示手段と配置更新手段と方向表示手段と前記遅延計算
    手段と第二の遅延値表示手段と前記前記制御手段をプロ
    グラム処理としたことを特徴とする請求項7記載のフロ
    アプラン装置。
  13. 【請求項13】 論理接続情報とファンクションブロ
    ックの配置情報とファンクションブロックの入出力方向
    表示情報と配線遅延情報を読み込む第一のステップと、
    前記第一のステップで読み込んだ前記論理接続情報によ
    り前記ファンクションブロック間の配線を表示する第二
    のステップと、前記ファンクションブロックの配置情報
    により前記ファンクションブロックの配置状態を表示す
    る第三のステップと、前記ファンクションブロックの入
    出力方向表示情報を表示する第四のステップと、配置変
    更の指示を取り込む第五のステップと、前記配置変更の
    指示に基づき前記ファンクションブロックの配置情報を
    更新する第六のステップと、遅延を計算する第七のステ
    ップと、前記第七のステップにより計算された遅延値に
    従って前記配線の表示形態を変える第八のステップと、
    前記第八のステップにより計算された遅延値に従ってフ
    ァンクションブロックの表示の移動速度を変える第九の
    ステップを有するフロアプラン方法。
  14. 【請求項14】 請求項13記載の処理ステップをコ
    ンピュータに実行させる制御プログラムを格納した記録
    媒体。
JP32669397A 1997-11-27 1997-11-27 フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体 Expired - Fee Related JP3271570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32669397A JP3271570B2 (ja) 1997-11-27 1997-11-27 フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32669397A JP3271570B2 (ja) 1997-11-27 1997-11-27 フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JPH11163149A JPH11163149A (ja) 1999-06-18
JP3271570B2 true JP3271570B2 (ja) 2002-04-02

Family

ID=18190618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32669397A Expired - Fee Related JP3271570B2 (ja) 1997-11-27 1997-11-27 フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JP3271570B2 (ja)

Also Published As

Publication number Publication date
JPH11163149A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
JP3800524B2 (ja) 表示制御方法、これを用いたプログラム及び情報処理装置
JP2800527B2 (ja) フロアプラン装置
JP4515544B2 (ja) 半導体集積回路の配線条件処理方法
JP3271570B2 (ja) フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体
KR970063709A (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
JP3848685B2 (ja) 半導体集積回路の配置支援方法
JP3761155B2 (ja) データ演算装置およびそれを用いる電子制御機器の調整方法
JP3102365B2 (ja) 配置配線方法
JPH07334558A (ja) 図形処理方法及び図形処理装置
JP2735083B2 (ja) インタラクティブな配置修正方式
JP2950250B2 (ja) 対話型フロアプラン装置
JP2003030266A (ja) 半導体集積回路の配線経路設定方法
JPH03262144A (ja) 半導体集積回路の配線方式
JPH1055382A (ja) 経路形成システム及び方法及びコンピュータに経路形成の処理を行わせるためのプログラムを格納した記録媒体
JPH04251961A (ja) Cadによる回路ブロックの配置設計方式
JPH06309414A (ja) 配線支援方法
JP3112896B2 (ja) 半導体集積回路のフロアプランニング方法及び装置
JPH06301745A (ja) 対話型lsiピンフロアプランナ
JP3305176B2 (ja) 自動素子配置装置
JP2538397B2 (ja) 回路設計装置
JP3177932B2 (ja) プリント基板設計装置
JP3063702B2 (ja) 対話型フロアプラン装置
JP3693846B2 (ja) 論理合成システムならびに同システムにおける遅延最適化方法
JPH04264983A (ja) プリント基板自動配線装置
JPH05181931A (ja) Lsi設計支援装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011225

LAPS Cancellation because of no payment of annual fees