JP2946682B2 - 集積回路設計装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路設計装置に利用され、特に、集積
回路のレイアウト設計方式を改善した集積回路設計装置
に関する。

〔概要〕

本発明は、集積回路の設計情報から回路図データを作
成し、この回路図データからレイアウトデータの作成を
行う手段を備えた集積回路設計装置において、 回路図データの外部端子名にレイアウト上のパッド名
（番号）を付加することにより、 レイアウト検証あるいは配線の遅延量のバックアノテ
ーションにおいて、外部端子名とパッドの対応付けを自
動化し、処理を簡単にかつ正確に行えるようにしたもの
である。

〔従来の技術〕

従来のレイアウト設計を行う集積回路設計装置は、回
路図の接続情報を入力として、配置、配線を行ってい
る。配線後も、特性向上のために何度も修正を行ってい
る。これらの処理のために、自動レイアウト手段を備え
ており、マスクデータの出力前にレイアウト検証を行っ
ているのが、一般的である。

第５図はかかる従来例の集積回路設計装置の要部を示
すブロック構成図である。

本従来例は、設計情報により回路図情報を作成する回
路図作成手段11と、作成された回路図情報によりレイア
ウトの配置および配線を行う配置配線手段12と、作成さ
れたレイアウトデータの検証を行うレイアウト検証手段
14と、レイアウトデータをマスクデータに変換出力する
データ出力手段15と、全体の制御を行う制御手段16とを
備えている。そして、レイアウト検証手段14は、レイア
ウトデータに対して毎回パッド名を回路図データのピン
名に合わせてテキストを付けるテキスト付け手段14aを
含んでいる。

次に、本従来例の動作について、第６図に示す流れ図
を参照して説明する。

まず、回路図作成手段11により回路図データを作成す
る（ステップS11）。次に、配置配線手段12によりレイ
アウトの配置および配線ならびに修正を施してレイアウ
ト図を得、さらに、レイアウト作成手段13によりレイア
ウトデータの編集を行い、レイアウトデータを生成する
（ステップS12、S13）。次に、レイアウト検証手段14に
より、レイアウトデータに対して、第７図に示すよう
に、毎回パッド名を回路図データのピン名に合わせてマ
ニュアルでテキスト付けを行いレイアウトデータの検証
を行う（ステップS14、S15、S16）。そして、判定結果
が不合格であれば、ステップS12に戻り処理を繰り返
し、合格であれば、データ出力手段15によりマスクデー
タに変換出力される（ステップS17）。このようにレイ
アウトの最適化を図るために何度も配置配線を繰り返し
行っている。設計もブロック内をマニュアルで行い、ブ
ロック間配線を自動レイアウト手段で設計する場合もあ
る。このように、設計工程の一部にマニュアル設計を介
しているため、レイアウト設計においてはレイアウト検
証がかかせないものである。

〔発明が解決しようとする課題〕

以上説明したように、従来の集積回路設計装置におい
ては、自動配置配線後のレイアウトデータをレイアウト
検証手段14の入力データとしてそのまま入力できないた
め、テキスト付け手段14aにより、レイアウトデータに
対して毎回パッド名を回路図データのピン名に合わせて
マニュアルでテキスト付けしていた。これは、自動レイ
アウト手段とレイアウト検証手段との間でデータ構造が
異なるためである。例えば、インディペンデントテキス
トとディペンデントテキストの違いや、自動レイアウト
手段側の内部テキストが出力される場合、またはテキス
ト表現の意味合いが異なる等である。

このため、レイアウト検証前のマニュアルによるテキ
スト付けは、最低パッド数分だけ必要となる。多ピン化
されているLSIでは、テキスト付の工数大と、テキスト
付けのケアレスミス誘発によるレイアウト検証結果の収
束性が著しく低下する欠点がある。

なお、この外部端子名とパッド名との対応付け処理
は、前述のレイアウト検証のほかにも、配線遅延量のバ
ックアノテーションなどがあり、同様に問題となる。

本発明の目的は、前記の欠点を除去することにより、
例えば、レイアウト検証を簡単かつ正確に行うことので
きる集積回路設計装置を提供することにある。

〔課題を解決するための手段〕

本発明は、設計情報により回路図データを作成する回
路図作成手段と、作成された回路図情報によりレイアウ
トの配置および配線を行う配置配線手段と、レイアウト
データを編集作成するレイアウト作成手段と、作成され
たレイアウトデータの検証を行うレイアウト検証手段と
を備えた集積回路設計装置において、前記回路図作成手
段は、回路図情報中の外部端子名情報として外部端子名
のほかにレイアウト上のパッド名を付加するパッド名付
加手段を含み、 前記配置配線手段は、前記回路図作成手段から入力さ
れた回路図データのうちから前記付加されたパッド名を
除去するパッド除去手段を含むことを特徴とする。

〔作用〕

回路図作成手段は、パッド名付加手段により回路図デ
ータ上の外部端子名に回路図データ上のパッド名（番号
で指定する場合が多い）を付加する。そして、配置配線
手段は、パッド名除去手段によりこの付加されたパッド
名を除去して処理を行いレイアウトデータを作成する。
そして、レイアウト検証の場合、レイアウト検証手段
は、回路図作成手段から入力されるパッド名が付加され
た回路図データをもとにしてレイアウトデータの検証を
行う。

従って、レイアウト検証手段で従来行っていたテキス
ト付けは不要となり、簡単化されるとともにマニュアル
でなく自動化でき、ケアレスミスをなくし正確性を向上
させることが可能となる。

なお、前述の回路図データの外部端子名とレイアウト
データ上のパッド名との対応処理は、例えば、配線の遅
延量のバックアノテーションの場合も同様に簡単かつ正
確に行うことができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第一実施例の要部を示すブロック構
成図である。

本第一実施例は、設計情報により回路図データを作成
する回路図作成手段１と、作成された回路図データによ
りレイアウトの配置および配線を行う配置配線手段２
と、レイアウトデータを編集作成するレイアウト作成手
段３と、作成されたレイアウトデータの検証を行うレイ
アウト検証手段４と、レイアウトデータをマスクデータ
に変換出力するデータ出力手段５と、全体の制御を行う
制御手段６とを備えた集積回路設計装置において、 本発明の特徴とするところの 回路図作成手段１は、回路図情報中の外部端子名情報
として外部端子名のほかにレイアウト上のパッド名を付
加するパッド名付加手段1aを含み、配置配線手段２は、
回路図作成手段１から入力された回路図データのうちか
ら前記付加されたパッド名を除去するパッド名除去手段
2aを含んでいる。

次に、本第一実施例の動作について第２図に示す流れ
図、ならびに第３図に示す適用回路図例を参照して説明
する。

まず、回路図作成手段１により回路図データを作成
し、そのパッド名付加手段1aにより、作成された回路図
データにはピン名にレイアウト上のパッド名（ここでは
番号とする）が付加される（ステップS1）。第３図にそ
の一例を示す。

第３図において、CK;1は、ピン名としてCK、パッド名
（パッド番号）としてセミコロンの後に１が記述されて
いる。これは、回路図上CKの外部端子名は、レイアウト
上１番のパッドに対応することを意味する。以下同様
に、外部端子CKB、T1およびT2には２番、３番および４
番のパッドに対応することを意味する２、３および４の
パッド名（番号）が付加される。この回路図データ上に
パッド名を付加することは、あらかじめピン番号が明ら
かになっているため、容易に行うことができる。

このパッド名が付加された回路図データは配置配線手
段２およびレイアウト検証手段４に入力される。しか
し、配置配線手段２においてはこのパッド名が付加され
た回路図データの処理はできないので、そのパッド名除
去手段2aによりこの付加されたパッド名が除去される
（ステップS2）。その後で前述の従来例と同様に、レイ
アウト処理を行いレイアウトデータが生成される（ステ
ップS3、S4）。

次に、レイアウト検証手段４により生成されたレイア
ウトデータの検証が行われる（ステップS5〜S7）。

このとき、入力データはパッド名が付加された回路図
データで、このパッド名を抽出し（ステップS5）、ピン
名を参照しながら抽出されたレイアウトデータのパッド
名（番号）に対応させる。このパッド名抽出方法（対応
方法）の一例として、パッド層だけを対象に、外部より
１ピンに対応するパッド位置だけを指定し、反時計方向
にサーチするだけで、パッド名は対応付けができる。パ
ッドデータは矩形でデータ量が少ないため、容易に処理
できる。

このようにピン名とパッド名との対応付けを行った
後、従来同様の検証処理を行い（ステップS6、S7）、さ
らにデータ出力手段５によりマスクデータ作成出力が行
われる（ステップS8）。

第４図は本発明の第二実施例の要部を示すブロック構
成図で、本発明を配置配線後のレイアウトデータから配
線の遅延値を抽出して元のデータにその注釈を付加する
場合に適用したものである。

第４図によると、本第二実施例は、パッド名付加手段
1aを含む回路図作成手段１と、パッド名除去手段2aを含
む配置配線手段２と、レイアウト作成手段３と、データ
出力手段５と、制御手段６と、配線の遅延値をバックア
ノテーションする注釈手段７とを備えている。

本第二実施例において、注釈手段７は、配置配線後の
レイアウトデータから配線の遅延値を抽出し回路図作成
手段１に入力する。回路図作成手段１では、レイアウト
データのパッド名と回路図データの外部端子名とを対応
付けることにより、容易に回路図データ上に遅延値を注
釈（アノテート）することができる。

以上説明したように、本発明は、回路図データとレイ
アウトデータの両データを入力または出力する場合のア
プリケーションツールとして有効である。

〔発明の効果〕

以上説明したように、本発明は、回路図データの外部
端子名にレイアウト上のパッド名（番号）を追加記述す
ることにより、レイアウト設計後のレイアウト検証処理
の前処理としてレイアウト上のテキスト付け（パッド
名）が必要なくなる。このため、何度も行われるのが一
般的であるレイアウトデータの改版ごとに要した多大の
テキスト付けの工数が低減される効果がある。また、マ
ニュアルを介さないため認識されたパッド名（ピン名）
情報は、正確なため、ピン名に関するケアレスミスがな
くなりレイアウト検証結果の収束性が著しく高くなる効
果がある。

従って、本発明によれば、多ピン化されたLSI設計を
簡単かつ正確に行うことができ、その効果は大である。

【図面の簡単な説明】

第１図は本発明の第一実施例の要部を示すブロック構成
図。 第２図はその動作を示す流れ図。 第３図はその回路図データ例を示す図。 第４図は本発明の第二実施例の要部を示すブロック構成
図。 第５図は従来例の要部を示すブロック構成図。 第６図はその動作を示す流れ図。 第７図はその回路図データ例を示す図。 １、11……回路図作成手段、1a……パッド名付加手段、
２、12……配置配線手段、2a……パッド名除去手段、
３、13……レイアウト作成手段、４、14……レイアウト
検証手段、５、15……データ出力手段、６、16……制御
手段、７……注釈手段、14a……テキスト付け手段、S1
〜S8、S11〜S17……ステップ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】設計情報により回路図データを作成する回
   路図作成手段と、 作成された回路図情報によりレイアウトの配置および配
   線を行う配置配線手段と、 レイアウトデータを編集作成するレイアウト作成手段
   と、 作成されたレイアウトデータの検証を行うレイアウト検
   証手段と を備えた集積回路設計装置において、 前記回路図作成手段は、回路図情報中の外部端子名情報
   として外部端子名のほかにレイアウト上のパッド名を付
   加するパッド名付加手段を含み、 前記配置配線手段は、前記回路図作成手段から入力され
   た回路図データのうちから前記付加されたパッド名を除
   去するパッド名除去手段を含むことを特徴とする集積回
   路設計装置。