JP2848031B2 - 回路図エディタ - Google Patents
回路図エディタInfo
- Publication number
- JP2848031B2 JP2848031B2 JP3169198A JP16919891A JP2848031B2 JP 2848031 B2 JP2848031 B2 JP 2848031B2 JP 3169198 A JP3169198 A JP 3169198A JP 16919891 A JP16919891 A JP 16919891A JP 2848031 B2 JP2848031 B2 JP 2848031B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- components
- circuit diagram
- information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・エイデ
ッド・デザイン（ＣＡＤ）を用いて回路図を対話的に作
成して行くための回路図エディタに関する。
ッド・デザイン（ＣＡＤ）を用いて回路図を対話的に作
成して行くための回路図エディタに関する。
【０００２】
【従来の技術】従来の回路図エディタでは、作成した回
路図の回路接続情報をその後の回路シミュレーション工
程、プリント板設計工程などに提供することを主目的に
構成されている。したがって、回路接続情報をはきだす
ための元となる部品ライブラリには、部品の図形情報と
入出力ピン定義、構成要素であるエレメント（ゲート）
の接続関係情報、その他回路図をドキュメントとして保
存してゆく際に必要な情報のみしか登録されていない。
路図の回路接続情報をその後の回路シミュレーション工
程、プリント板設計工程などに提供することを主目的に
構成されている。したがって、回路接続情報をはきだす
ための元となる部品ライブラリには、部品の図形情報と
入出力ピン定義、構成要素であるエレメント（ゲート）
の接続関係情報、その他回路図をドキュメントとして保
存してゆく際に必要な情報のみしか登録されていない。
【０００３】
【発明が解決しようとする課題】このような従来の回路
図エディタでは、回路図を入力した時点で、回路シミュ
レーション時における難易度や処理時間の目安となるエ
レメント数（ゲート数）を前もって正確に把握できない
とともに、プリント板設計時における部品配置の際の目
安となる部品実装面積や配線処理時の配線性予測データ
なども把握できないという問題点があった。従来、この
ような予測は回路設計者の勘に頼らざるを得ないのが現
状である。このため予測が大きく外れたような場合は、
設計工程に支障をきたすような不具合がしばしば生じて
いた。
図エディタでは、回路図を入力した時点で、回路シミュ
レーション時における難易度や処理時間の目安となるエ
レメント数（ゲート数）を前もって正確に把握できない
とともに、プリント板設計時における部品配置の際の目
安となる部品実装面積や配線処理時の配線性予測データ
なども把握できないという問題点があった。従来、この
ような予測は回路設計者の勘に頼らざるを得ないのが現
状である。このため予測が大きく外れたような場合は、
設計工程に支障をきたすような不具合がしばしば生じて
いた。
【０００４】本発明は、このような従来の技術が持つ課
題を解決するために提案されたものであり、回路図の入
力終了時に、その後の工程の回路シミュレーションやプ
リント板設計に有効となる回路情報を出力できる回路図
エディタを提供することを目的とする。
題を解決するために提案されたものであり、回路図の入
力終了時に、その後の工程の回路シミュレーションやプ
リント板設計に有効となる回路情報を出力できる回路図
エディタを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は、回路図の作成に必要な部品情報が格納された
部品ライブラリから部品を読み出して配置し、配置した
部品間を配線して回路図を作成する回路図エディタにお
いて、回路図の作成に必要な部品情報の他に、各部品毎
に少なくとも部品構成要素数に対応するエレメント数と
部品実装面積とが格納された部品ライブラリと、この部
品ライブラリから読み出して配置した部品数をカウント
する部品カウント部と、配置した部品について上記部品
ライブラリから得たエレメント数をカウントするエレメ
ント数カウント部と、配線された部品間のピンとピンの
ペア数をカウントするピンペア数カウント部と、配置し
た部品について上記部品ライブラリから得た部品実装面
積を加算する部品面積加算部と、上記各カウント部と上
記加算部からの出力情報を、作成された回路図について
編集して回路情報を出力する回路情報出力部とを有する
構成としてある。 また、回路図の作成に必要な部品情報
が格納された部品ライブラリから部品を読み出して配置
し、配置した部品間を配線して回路図を作成する回路図
エディタにおいて、回路図の作成に必要な部品情報の他
に、各部品毎に部品構成要素数に対応するエレメント数
と集積回路・ディスクリートの区別となる部品種別と部
品実装面積とが格納された部品ライブラリと、この部品
ライブラリから読み出して配置した部品数を、上記部品
ライブラリから得た部品種別の情報に基づき部品種別毎
にカウントする部品カウント部と、配置した部品につい
て部品種別が集積回路であるときに上記部品ライブラリ
から得たエレメント数をカウントするエレメント数カウ
ント部と、配置した部品間を配線してゆくときに信号の
つながり毎に与えられるネット名の数をカウントするネ
ット数カウント部と、配線された部品間のピンとピンの
ペア数をカウントするピンペア数カウント部と、配置し
た部品について上記部品ライブラリから得た部品実装面
積を加算する部品面積加算部と、上記各カウント部と上
記加算部からの出力情報を、作成された回路図について
編集して回路情報を出力する回路情報出力部とを有する
構成としてある。
本発明は、回路図の作成に必要な部品情報が格納された
部品ライブラリから部品を読み出して配置し、配置した
部品間を配線して回路図を作成する回路図エディタにお
いて、回路図の作成に必要な部品情報の他に、各部品毎
に少なくとも部品構成要素数に対応するエレメント数と
部品実装面積とが格納された部品ライブラリと、この部
品ライブラリから読み出して配置した部品数をカウント
する部品カウント部と、配置した部品について上記部品
ライブラリから得たエレメント数をカウントするエレメ
ント数カウント部と、配線された部品間のピンとピンの
ペア数をカウントするピンペア数カウント部と、配置し
た部品について上記部品ライブラリから得た部品実装面
積を加算する部品面積加算部と、上記各カウント部と上
記加算部からの出力情報を、作成された回路図について
編集して回路情報を出力する回路情報出力部とを有する
構成としてある。 また、回路図の作成に必要な部品情報
が格納された部品ライブラリから部品を読み出して配置
し、配置した部品間を配線して回路図を作成する回路図
エディタにおいて、回路図の作成に必要な部品情報の他
に、各部品毎に部品構成要素数に対応するエレメント数
と集積回路・ディスクリートの区別となる部品種別と部
品実装面積とが格納された部品ライブラリと、この部品
ライブラリから読み出して配置した部品数を、上記部品
ライブラリから得た部品種別の情報に基づき部品種別毎
にカウントする部品カウント部と、配置した部品につい
て部品種別が集積回路であるときに上記部品ライブラリ
から得たエレメント数をカウントするエレメント数カウ
ント部と、配置した部品間を配線してゆくときに信号の
つながり毎に与えられるネット名の数をカウントするネ
ット数カウント部と、配線された部品間のピンとピンの
ペア数をカウントするピンペア数カウント部と、配置し
た部品について上記部品ライブラリから得た部品実装面
積を加算する部品面積加算部と、上記各カウント部と上
記加算部からの出力情報を、作成された回路図について
編集して回路情報を出力する回路情報出力部とを有する
構成としてある。
【０００６】
【作用】上述した構成によれば、回路図の作成が終了し
た時点で、後に続く回路シミュレーション工程やプリン
ト基板設計工程に有効な各種情報を含む回路情報を出力
できる。
た時点で、後に続く回路シミュレーション工程やプリン
ト基板設計工程に有効な各種情報を含む回路情報を出力
できる。
【０００７】
【実施例】以下、本発明による回路図エディタの具体的
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図にこの回路図エディタの一実施例を示し、図２にこ
の回路図エディタから出力される回路情報の例を示す。
これらの図で、キーボートなどの入力装置１からは回路
図の作成や回路情報の出力に必要な操作が行なわれる。
編集制御部２に接続される部品ライブラリ３には、ライ
ブラリ情報の例を図３に示すように各部品毎に部品名Ｐ
１、回路図シンボルＰ２、部品の構成要素数であるエレ
メント数Ｐ３、集積回路（以下、ＩＣという）と個別部
品（以下、ディスクリートという）の区別をする部品種
別Ｐ４、物理形状の大きさを示す部品面積Ｐ５の各情報
が格納されている。部品種別Ｐ４には、部品がＩＣであ
る場合に“ＩＣ“として格納され、ディスクリートであ
る場合に“ＤＩＳ“として格納されている。
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図にこの回路図エディタの一実施例を示し、図２にこ
の回路図エディタから出力される回路情報の例を示す。
これらの図で、キーボートなどの入力装置１からは回路
図の作成や回路情報の出力に必要な操作が行なわれる。
編集制御部２に接続される部品ライブラリ３には、ライ
ブラリ情報の例を図３に示すように各部品毎に部品名Ｐ
１、回路図シンボルＰ２、部品の構成要素数であるエレ
メント数Ｐ３、集積回路（以下、ＩＣという）と個別部
品（以下、ディスクリートという）の区別をする部品種
別Ｐ４、物理形状の大きさを示す部品面積Ｐ５の各情報
が格納されている。部品種別Ｐ４には、部品がＩＣであ
る場合に“ＩＣ“として格納され、ディスクリートであ
る場合に“ＤＩＳ“として格納されている。
【０００８】また編集制御部２には、部品が配置された
ときに部品種別毎に部品数をカウントする部品数カウン
ト部４と、部品種別がＩＣである場合にそのエレメント
数を部品ライブラリ３より得てカウントするエレメント
数カウント部５と、配置した部品間を配線してゆくとき
に信号のつながり毎に与えられるネット数をカウントす
るネット数カウント部６と、配線された部品間のピンと
ピンのペア数をカウントするピンペア数カウント部７
と、配線された部品の部品面積を部品ライブラリ３より
得て部品実装面積を加算する部品面積加算部８とが接続
されている。また編集制御部２に接続される回路情報出
力部９では、各カウント部３，４，５，６，７と加算部
８とから得られる各種情報を編集して最終的な回路情報
Ｍを作り出し、モニタ１０の画面１０ａまたはプリンタ
１１に出力する。
ときに部品種別毎に部品数をカウントする部品数カウン
ト部４と、部品種別がＩＣである場合にそのエレメント
数を部品ライブラリ３より得てカウントするエレメント
数カウント部５と、配置した部品間を配線してゆくとき
に信号のつながり毎に与えられるネット数をカウントす
るネット数カウント部６と、配線された部品間のピンと
ピンのペア数をカウントするピンペア数カウント部７
と、配線された部品の部品面積を部品ライブラリ３より
得て部品実装面積を加算する部品面積加算部８とが接続
されている。また編集制御部２に接続される回路情報出
力部９では、各カウント部３，４，５，６，７と加算部
８とから得られる各種情報を編集して最終的な回路情報
Ｍを作り出し、モニタ１０の画面１０ａまたはプリンタ
１１に出力する。
【０００９】つぎに、このように構成される回路図エデ
ィタの動作を、図４の入力過程のモニタ画面１０ａの例
と図５の処理の流れ図に基づいて説明する。まず、部品
Ａ，Ｂ，Ｒ１をそれぞれ部品ライブラリ３から読み出し
て配置する（ステップＳ１）。このとき編集制御部２
は、部品ライブラリ３より配置部品の部品面積Ｐ５を取
り込み、部品面積加算部８で加算する（ステップＳ
２）。この例では、各部品Ａ，Ｂ，Ｒ１の部品面積が２
００ｍｍ2 、１８０ｍｍ2 、４０ｍｍ2 であるので、部
品面積加算部８でこれらの部品面積が加算されて、実装
面積が４２０ｍｍ2 と算出される。
ィタの動作を、図４の入力過程のモニタ画面１０ａの例
と図５の処理の流れ図に基づいて説明する。まず、部品
Ａ，Ｂ，Ｒ１をそれぞれ部品ライブラリ３から読み出し
て配置する（ステップＳ１）。このとき編集制御部２
は、部品ライブラリ３より配置部品の部品面積Ｐ５を取
り込み、部品面積加算部８で加算する（ステップＳ
２）。この例では、各部品Ａ，Ｂ，Ｒ１の部品面積が２
００ｍｍ2 、１８０ｍｍ2 、４０ｍｍ2 であるので、部
品面積加算部８でこれらの部品面積が加算されて、実装
面積が４２０ｍｍ2 と算出される。
【００１０】続いて、部品ライブラリ３からの情報によ
り部品種別Ｐ４が識別され、部品Ａ，Ｂが“ＩＣ“であ
り、部品Ｒ１が“ＤＩＳ“であるので、部品数カウント
部４によりそれぞれＩＣ数が“２“、ディスクリート数
が“１“とカウントされる（ステップＳ３〜Ｓ５）。ま
た部品Ａ，Ｂについては“ＩＣ“であるから、部品ライ
ブラリ３からエレメント数Ｐ３が読み出されて、それぞ
れのエレメント数“２２“，“３０“がエレメント数カ
ウント部５で“５２“とカウントされる（ステップＳ
６）。こうして部品配置が終了し、配線処理へと移って
ゆく（ステップＳ７〜Ｓ８）。
り部品種別Ｐ４が識別され、部品Ａ，Ｂが“ＩＣ“であ
り、部品Ｒ１が“ＤＩＳ“であるので、部品数カウント
部４によりそれぞれＩＣ数が“２“、ディスクリート数
が“１“とカウントされる（ステップＳ３〜Ｓ５）。ま
た部品Ａ，Ｂについては“ＩＣ“であるから、部品ライ
ブラリ３からエレメント数Ｐ３が読み出されて、それぞ
れのエレメント数“２２“，“３０“がエレメント数カ
ウント部５で“５２“とカウントされる（ステップＳ
６）。こうして部品配置が終了し、配線処理へと移って
ゆく（ステップＳ７〜Ｓ８）。
【００１１】図４では、ＩＣ“Ａ“の第１出力ピンとＩ
Ｃ“Ｂ“の第１入力ピンと他の接続に対して、信号のつ
ながり毎に決められる“ＮＥＴ１“というネット名が与
えられており、ディスクリート“Ｒ１“とＩＣ“Ｂ“と
の接続に対しては“ＮＥＴ２“というネット名が与えら
れている。これらの配線時に、ネット数カウント部６で
はネット名の数であるネット数を“２“とカウントし、
ピンペア数カウント部７ではピンとピンのペア数である
ピンペア数を“３“とカウントする（ステップＳ９〜Ｓ
１０）。
Ｃ“Ｂ“の第１入力ピンと他の接続に対して、信号のつ
ながり毎に決められる“ＮＥＴ１“というネット名が与
えられており、ディスクリート“Ｒ１“とＩＣ“Ｂ“と
の接続に対しては“ＮＥＴ２“というネット名が与えら
れている。これらの配線時に、ネット数カウント部６で
はネット名の数であるネット数を“２“とカウントし、
ピンペア数カウント部７ではピンとピンのペア数である
ピンペア数を“３“とカウントする（ステップＳ９〜Ｓ
１０）。
【００１２】このようにしてすべての配線が終了する
と、最終的な配置変更がないか、また配線変更がないか
を確認し、もし有れば再度その変更部分に対して再入力
を行ってゆき、回路図を完全なものに仕上げてゆく（ス
テップＳ１１〜Ｓ１３）。そして、回路図が完全に仕上
がると、回路情報出力部９を起動することにより、入力
された回路図について回路情報Ｍが図２に示すようにた
とえばモニタの画面１０ａに出力される。この回路情報
Ｍには、回路名称Ｍ１、配置されたＩＣ数Ｍ２、回路規
模を示すエレメント数Ｍ３、配置されたディスクリート
数Ｍ４、ネット数Ｍ５、ピンペア数Ｍ６、配置された部
品の総実装面積に相当する部品総面積Ｍ７の各情報が含
まれている。符号のＣはこの回路情報とともに出力され
る入力終了後の回路図である。
と、最終的な配置変更がないか、また配線変更がないか
を確認し、もし有れば再度その変更部分に対して再入力
を行ってゆき、回路図を完全なものに仕上げてゆく（ス
テップＳ１１〜Ｓ１３）。そして、回路図が完全に仕上
がると、回路情報出力部９を起動することにより、入力
された回路図について回路情報Ｍが図２に示すようにた
とえばモニタの画面１０ａに出力される。この回路情報
Ｍには、回路名称Ｍ１、配置されたＩＣ数Ｍ２、回路規
模を示すエレメント数Ｍ３、配置されたディスクリート
数Ｍ４、ネット数Ｍ５、ピンペア数Ｍ６、配置された部
品の総実装面積に相当する部品総面積Ｍ７の各情報が含
まれている。符号のＣはこの回路情報とともに出力され
る入力終了後の回路図である。
【００１３】この回路情報Ｍを基に後工程の回路シミュ
レーション、プリント板設計などの作業が進められ、従
来回路設計者に依存していた部分の曖昧さを取り除くこ
とができ、円滑に作業を進めることができる。
レーション、プリント板設計などの作業が進められ、従
来回路設計者に依存していた部分の曖昧さを取り除くこ
とができ、円滑に作業を進めることができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、回
路規模を示すエレメント数や使用部品の実装面積、ピン
ペア数などの回路の詳細情報を出力できるようにしたの
で、回路図の入力終了時点で、後工程の回路シミュレー
ションやプリント板設計などで作業効率上重要な情報を
知ることができ、大幅な効率改善を図れるという効果が
ある。
路規模を示すエレメント数や使用部品の実装面積、ピン
ペア数などの回路の詳細情報を出力できるようにしたの
で、回路図の入力終了時点で、後工程の回路シミュレー
ションやプリント板設計などで作業効率上重要な情報を
知ることができ、大幅な効率改善を図れるという効果が
ある。
【図１】本発明による回路図エディタの構成を示すブロ
ック図である。
ック図である。
【図２】この回路図エディタによって出力される回路情
報の例を示す図である。
報の例を示す図である。
【図３】上記回路エディタ内の部品ライブラリに格納さ
れている情報例を示す図である。
れている情報例を示す図である。
【図４】回路図の入力過程の一例を示す図である。
【図５】上記回路エディタでの処理の流れを示す流れ図
である。
である。
１ 入力装置 ２ 編集制御部 ３ 部品ライブラリ ４ 部品数カウント部 ５ エレメント数カウント部 ６ ネット数カウント部 ７ ピンペア数カウント部 ８ 部品面積加算部 ９ 回路情報出力部 １０ モニタ １０ａ モニタ画面 １１ プリンタ Ｃ 入力された回路図 Ｍ 回路情報
Claims (2)
- 【請求項１】 回路図の作成に必要な部品情報が格納さ
れた部品ライブラリから部品を読み出して配置し、配置
した部品間を配線して回路図を作成する回路図エディタ
において、回路図の作成に必要な部品情報の他に、各部
品毎に少なくとも部品構成要素数に対応するエレメント
数と部品実装面積とが格納された部品ライブラリと、こ
の部品ライブラリから読み出して配置した部品数をカウ
ントする部品カウント部と、配置した部品について上記
部品ライブラリから得たエレメント数をカウントするエ
レメント数カウント部と、配線された部品間のピンとピ
ンのペア数をカウントするピンペア数カウント部と、配
置した部品について上記部品ライブラリから得た部品実
装面積を加算する部品面積加算部と、上記各カウント部
と上記加算部からの出力情報を、作成された回路図につ
いて編集して回路情報を出力する回路情報出力部とを有
することを特徴とする回路図エディタ。 - 【請求項２】 回路図の作成に必要な部品情報が格納さ
れた部品ライブラリから部品を読み出して配置し、配置
した部品間を配線して回路図を作成する回路図エディタ
において、回路図の作成に必要な部品情報の他に、各部
品毎に部品構成要素数に対応するエレメント数と集積回
路・ディスクリートの区別をする部品種別と部品実装面
積とが格納された部品ライブラリと、この部品ライブラ
リから読み出して配置した部品数を、上記部品ライブラ
リから得た部品種別の情報に基づき部品種別毎にカウン
トする部品カウント部と、配置した部品について部品種
別が集積回路であるときに上記部品ライブラリから得た
エレメント数をカウントするエレメント数カウント部
と、配置した部品間を配線してゆくときに信号のつなが
り毎に与えられるネット名の数をカウントするネット数
カウント部と、配線された部品間のピンとピンのペア数
をカウントするピンペア数カウント部と、配置した部品
について上記部品ライブラリから得た部品実装面積を加
算する部品面積加算部と、上記各カウント部と上記加算
部からの出力情報を、作成された回路図について編集し
て回路情報を出力する回路情報出力部とを有することを
特徴とする回路図エディタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169198A JP2848031B2 (ja) | 1991-06-14 | 1991-06-14 | 回路図エディタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169198A JP2848031B2 (ja) | 1991-06-14 | 1991-06-14 | 回路図エディタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367978A JPH04367978A (ja) | 1992-12-21 |
| JP2848031B2 true JP2848031B2 (ja) | 1999-01-20 |
Family
ID=15882030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169198A Expired - Lifetime JP2848031B2 (ja) | 1991-06-14 | 1991-06-14 | 回路図エディタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848031B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342779A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | 実装部品搭載試行システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133758U (ja) * | 1989-04-05 | 1990-11-06 |
-
1991
- 1991-06-14 JP JP3169198A patent/JP2848031B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342779A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | 実装部品搭載試行システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04367978A (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
| JP5491333B2 (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
| US5422833A (en) | Method and system for propagating data type for circuit design from a high level block diagram | |
| WO1992016899A1 (en) | Circuit simulation interface methods | |
| JP2848031B2 (ja) | 回路図エディタ | |
| WO2004059537A1 (ja) | 製品設計支援システム、製品設計支援方法及びプログラム | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
| JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
| US20240028811A1 (en) | Pcell verification | |
| JP2009205449A (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
| JP2000029919A (ja) | 論理回路改善方法および論理回路改善方式 | |
| JPH11184908A (ja) | データベースを用いたプリント基板設計方法 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JP2605932B2 (ja) | 半導体集積回路のレイアウト設計装置 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JP2002063227A (ja) | ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JPH05341004A (ja) | 論理シミュレーション装置 | |
| JPH07105240A (ja) | 回路設計装置 | |
| JPH1063693A (ja) | 論理回路の信号遅延時間計算方法および遅延時間の表示方法 | |
| JPH1166134A (ja) | プリント配線基板設計開発支援システム | |
| Royals et al. | Creating the IC palette (ASIC design) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |