JP2830563B2

JP2830563B2 - 回路図作成装置

Info

Publication number: JP2830563B2
Application number: JP3338968A
Authority: JP
Inventors: 小林裕
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1991-12-20
Filing date: 1991-12-20
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH05174088A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータを用いて
電子回路の設計を行うコンピュータエィデッドデザイン
（ＣＡＤ）に利用され、特に、集積回路の回路図作成装
置に関する。

【０００２】

【従来の技術】従来、集積回路製作用の回路図作成にお
いては、回路図作成用ソフトウェア（回路図エディタ）
が広く用いられる。これら回路図エディタでの回路図作
成方式によって、機能別のブロックや回路素子と、それ
らを接続するための配線とで構成された回路図を作成す
ることができる。この場合、ブロックや回路素子を接続
する配線については電気的に理想的な特性を持つことと
し、その配線の持つ実際の電気的諸性質については考慮
に入れずに、意図した回路図を作成する。また、配線の
持つ実際の電気的諸性質を回路図中に表現するために、
その諸性質を表す機能別ブロックや回路素子を回路図中
に陽に表現する。

【０００３】図４はかかる従来の回路図作成装置の要部
を示すブロック構成図である。本従来例は、回路図設計
データ１０１を入力して回路図情報１０２を作成出力す
る回路図情報作成手段３０と、補助記憶装置４０とを備
えている。そして、回路図情報作成手段３０は、素子・
ブロック配置手段３１、配線手段３２、素子属性付加手
段３３、寄生素子配置手段３４、寄生素子属性付加手段
３５、ルールチェック手段３６、および回路図情報出力
手段３７を含んでいる。

【０００４】次に、本従来例の動作について図５に示す
流れ図を参照して説明する。

【０００５】初めに、素子・ブロック配置手段３１によ
り、回路図設計データ１０１を入力して、要素素子およ
び機能ブロックの配置を行う（ステップＳ１１）。次
に、配線手段３２により、素子、ブロック間の配線およ
び入、出力配線を行う（ステップＳ１２、Ｓ１３）。そ
して、素子属性付加手段３３により、素子に属性を付加
し（ステップＳ１４）、寄生素子配置手段３４により配
線の寄生素子の配置を行い（ステップＳ１５）、寄生素
子属性付加手段３５により配置したそれぞれの寄生素子
に属性を付加する（ステップＳ１６）。そして、ルール
チェック手段３６によりルールチェックを行い（ステッ
プＳ１７）、最後に、回路図情報出力手段３７により回
路図情報１０２を出力する（ステップＳ１８）。

【０００６】図６はこのようにして作成された回路図情
報１０２の一例を示す回路図である。

【０００７】図６において、機能ブロック１は入力信号
を入力配線７および８から入力し、出力信号をブロック
間配線４および５に出力する。ブロック間配線４は機能
ブロック２に入力信号を伝達するために接続され、ブロ
ック間配線５は機能ブロック３に入力信号を伝達するた
めに接続される。機能ブロック３は入力信号をブロック
間配線５および入力配線９から入力し、出力信号をブロ
ック間配線６に出力する。ブロック間配線６は機能ブロ
ック２に入力信号を伝達するために接続される。機能ブ
ロック２は入力信号をブロック間配線４および６から入
力し、出力信号を出力配線１０に出力する。

【０００８】ここで、各ブロック間配線４、５および６
の持つ寄生抵抗および容量を陽に回路図中に示すため、
ブロック間配線４には、寄生抵抗１１、および寄生容量
１２が接続され、それぞれ属性として抵抗値１０Ω、お
よび容量値５μＦが付加されていることが、それぞれの
素子に対して引かれた矢印によって表されている。同様
にして、ブロック間配線５には、寄生抵抗１３、および
寄生容量１４が接続され、それぞれ抵抗値８Ω、および
容量値１５μＦが付加され、ブロック間配線６には、寄
生抵抗１５および寄生容量１６が接続され、それぞれ抵
抗値１５Ωおよび容量値２μＦが付加されている。

【０００９】また、作成された図面から、自動的に、回
路が正しく動作するか検証するためのソフトウェア（回
路シミュレータ）への入力を作成することができる。

【００１０】

【発明が解決しようとする課題】現在の微細化された集
積回路においては、配線の持つ抵抗値や容量値を無視す
ることはできない。例えば、アナログ回路の場合、各デ
バイスや配線の存在する位置によってそれらの電気的性
質が変化するため、その情報を回路図を作成する段階で
あらかじめ予想して付加しなければならないのが現状で
ある。このため、単に機能別ブロックを配線で結んだだ
けの回路図では正しい検証（回路シミュレーション）を
行うことができない。

【００１１】しかし、従来の回路図作成装置を用いた回
路図の作成では、配線の持つ電気的性質を陽に回路図中
に示すため、図６の例に示すように、そのために必要な
素子を配置し、必要な配線を接続するための手間がかか
る欠点があった。

【００１２】さらに、配線に接続された素子が回路の働
きを示すものなのか配線の電気的性質を表すものなのか
判別がつきにくく、回路図の理解がしにくいというよう
に、回路を正しく動作させるための回路図を作成する上
で、不必要な考慮をしなければならない欠点があった。

【００１３】本発明の目的は、前記の欠点を除去するこ
とにより、理解しやすい回路図を簡単に作成できる回路
図作成装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、回路図設計デ
ータを入力し回路図を作成し回路図情報を出力する回路
図情報作成手段を備えた回路図作成装置において、前記
回路図作成手段は、回路図中の機能ブロック間を接続す
るブロック間配線に対してその有する寄生素子を素子パ
ターンとして表さず属性として付加表記し前記回路図情
報として出力する手段を含むことを特徴とする。

【００１５】

【作用】本発明は、ブロック間配線が有する寄生素子
（寄生抵抗、容量）について、寄生素子を配置すること
をせずに、その属性（抵抗および容量の符号と値）を当
該ブロック間配線に矢印して示すことで表示を行う。

【００１６】これにより、回路図は見やすいものとな
り、また寄生素子を要素素子と間違うこともなくなる。

【００１７】なお、他ツール用に寄生素子の配置された
実図面情報を必要とするときには、前記回路図情報に付
加された属性により自動的に寄生素子の配置を行うこと
ができる。

【００１８】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１９】図１は本発明の一実施例の要部を示すブロ
ック構成図である。

【００２０】本実施例は、回路図設計データ１０１を入
力し回路図を作成し回路図情報１０２ａを出力する。素
子・ブロック配置手段２１、配線手段２２、素子属性付
加手段２３およびルールチェック手段２５を含む回路図
情報作成手段２０と、補助記憶装置４０とを備えた回路
図作成装置において、本発明の特徴とするところの、回
路図情報作成手段２０は、回路図中の機能ブロック間を
接続するブロック間配線に対してその有する寄生素子を
属性として付加し回路図情報として出力する手段として
の、配線属性付加手段２４と回路図情報出力手段２６と
を含み、さらに、この出力された回路図情報に、ブロッ
ク間配線に対してその付加された属性に基づき当該寄生
素子を配置した他ツールに対する実回路図情報１０３を
作成出力する手段としての、寄生素子自動配置手段２７
および実回路図情報出力手段２８を含んでいる。

【００２１】次に、本実施例の動作について図２に示す
流れ図を参照して説明する。

【００２２】初めに、素子・ブロック配置手段２１によ
り、回路図設計データ１０１を入力して、要素素子およ
び機能ブロックの配置を行う（ステップＳ１）。次に、
配線手段２２により、素子、ブロック間の配線および
入、出力配線を行う（ステップＳ２）。そして、素子属
性付加手段２３により素子に属性を付加し（ステップＳ
４）、配線属性付加手段２４により、ブロック間配線に
その有する寄生素子の属性を付加する（ステップＳ
５）。その後、ルールチェック手段２５により所定のル
ールチェックを行い（ステップＳ６）、回路図情報出力
手段２６により、この作成チェックされた幾何学的な回
路図情報１０２ａを出力する（ステップＳ７）。

【００２３】そして、この幾何学的な回路図情報１０２
ａを他ツール用の実回路図情報１０３に変える場合に
は、寄生素子自動配置手段２７により、回路図情報１０
２ａのブロック間配線に付加された寄生素子の属性に基
づき自動的に寄生素子の配置を行い（ステップＳ８、Ｓ
９）、この寄生素子の配置された他ツール用の実回路図
情報１０３を出力する（ステップＳ１０）。

【００２４】図３はこのようにして作成された回路図情
報１０２ａの一例を示す回路図である。

【００２５】従来例で説明した図６と同様に、機能ブロ
ック１は入力信号を入力配線７および８から入力し、出
力信号をブロック間配線４および５に出力する。ブロッ
ク間配線４は機能ブロック２に入力信号を伝達するため
に接続され、ブロック間配線５は機能ブロック３に入力
信号を伝達するために接続される。機能ブロック３は入
力信号をブロック間配線５および入力配線９から入力
し、出力信号をブロック間配線６に出力する。ブロック
間配線６は機能ブロック２に入力信号を伝達するために
接続される。機能ブロック２は入力信号をブロック間配
線４および６から入力し、出力信号を出力配線１０に出
力する。

【００２６】ここで、ブロック間配線４には、「Ｒ＝１
０Ω、Ｃ＝５μＦ」が配線の属性として付加されている
ことが、ブロック間配線４に対して引かれた矢印によっ
て表されている。同様に、ブロック間配線５には、「Ｒ
＝８Ω、Ｃ＝１５μＦ」、ブロック間配線６には、「Ｒ
＝１５Ω、Ｃ＝２μＦ」が配線の属性として付加されて
いることが矢印によって表されている。

【００２７】図３から明らかなように、本実施例による
回路図情報１０２ａは、ブロック間配線の有する寄生素
子を、実際に配置することなく、属性として付加してい
るため、見やすい回路図が得られるとともに、寄生素子
を要素素子と間違うようなこともなくなる。

【００２８】

【発明の効果】以上説明したように、本発明によれば、
回路の動作を決定する部分と配線に対して寄生している
部分との区別のはっきりした理解しやすい回路図情報
を、寄生した要素を素子として回路図に配置、配線する
手間を無くすことで、簡単に作成することができ、その
効果は大である。

【図面の簡単な説明】

【図１】本発明の一実施例の要部を示すブロック構成
図。

【図２】その動作を示す流れ図。

【図３】その回路図情報１０２ａの一例を示す回路図。

【図４】従来例の要部を示すブロック構成図。

【図５】その動作を示す流れ図。

【図６】その回路図情報１０２の一例を示す回路図。

【符号の説明】

１、２、３機能ブロック４、５、６ブロック間配線７、８、９入力配線１０出力配線１１、１３、１５寄生抵抗１２、１４、１６寄生容量２０、３０回路図情報作成手段２１、３１素子・ブロック配置手段２２、３２配線手段２３、３３素子属性付加手段２４配線属性付加手段２５、３６ルールチェック手段２６、３７回路図情報出力手段２７寄生素子自動配置手段２８実回路図情報出力手段３４寄生素子配置手段３５寄生素子属性付加手段４０補助記憶装置１０１回路図設計データ１０２、１０２ａ回路図情報１０３実回路図情報Ｓ１〜Ｓ１０、Ｓ１１〜Ｓ１８ステップ

Claims

(57)【特許請求の範囲】

【請求項１】回路図設計データを入力し回路図を作成
し回路図情報を出力する回路図情報作成手段を備えた回
路図作成装置において、前記回路図作成手段は、回路図中の機能ブロック間を接
続するブロック間配線に対してその有する寄生素子を素
子パターンとして表さず属性として付加表記し前記回路
図情報として出力する手段を含むことを特徴とする回路
図作成装置。
【請求項２】請求項１記載の回路図作成装置におい
て、その出力された回路図情報を入力し、前記ブロック間配
線に対してその付加された属性に基づき当該寄生素子を
配置した実回路図情報を作成出力する手段を含むことを
特徴とする回路図作成装置。