JPH0367372A - 集積回路マスクパターンの検証方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路マスクパターンの検証方法、特に抵抗
素子や容量素子に関して、マスクパターンと回路図との
間に不一致を生じたときにも対処できる集積回路マスク
パターンの検証方法に関する。

〔従来の技術〕

集積回路を設計する場合、まず回路図から集積回路マス
クパターンを設計することになる。ところが、集積回路
の集積度が向上してくると、集積回路マスクパターンも
非常に複雑になり、もともとの回路図と等価なパターン
になっているか否かの検証を人手で行うのは非常に困難
である。従来から、このような検証には、コンピュータ
を用いた方法が用いられている。すなわち、設計された
マスクパターンをデジタイズしてマスクパターンデータ
（あるいはベクトルデータ）として取り込み、これに図
形演算を施して素子相互の接続情報を抽出するのである
。一方では、回路図に基づいて素子相互の接続情報を取
り込み、両者を比較照合し、不一致の有無を確認してい
る。

〔発明が解決しようとする課題〕

一般に、抵抗素子や容量素子に関しては、回路図とマス
クパターンとが１対１に対応しないことがある。これは
、回路を設計する場合、配線の寄生抵抗や寄生容量を考
慮する必要があるために、回路図上はこのような寄生抵
抗あるいは寄生容量を独立した抵抗素子あるいは容量素
子として明記するが、実際のマスクパターンにおいては
、このような寄生抵抗や寄生容量は素子としてパターン
化されるのではなく、単なる配線の一部てしかないため
である。すなわち、両者の接続情報をコンピュータで比
較すると、一方では抵抗素子あるいは容量素子が接続さ
れていると認識されているのに、他方ではこのような素
子の情報は全くないために、不一致を生じる結果になる
。そこで従来は、このような不一致の箇所に対しては、
実際のマスクパターンに合わせるように回路図を修正せ
ざるを得なかった。

そこで本発明は、配線の寄生抵抗あるいは寄生容量に関
して、マスクパターンと回路図との間に不一致が生じた
場合にも対処することのできる集積回路マスクパターン
の検証方法を提供することを目的とする。

〔課題を解決するための手段〕

本願第１の発明は、集積回路マスクパターンが回路図と
等価か否かを検証する集積回路マスクパターンの検証方
法において、 回路図から各素子の接続情報を第１の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、第１の接続情報から抵
抗素子および容量素子を削除し、その結果切断された箇
所を再接続することにより、第１の接続情報を修正する
段階と、第２の接続情報から抵抗素子および容量素子を
削除し、そ′の結果切断された箇所を再接続することに
より、第２の接続情報を修正する段階と、修正された第
１の接続情報を、修正された第２の接続情報と比較する
段階と、 を行うようにしたものである。

本願第２の発明は、上述の方法における接続情報の修正
を、 接続情報から抵抗素子および容量素子についての情報を
抽出する段階と、 一端が電源ラインに接続されている抵抗素子および容量
素子についての情報を削除する段階と、抵抗素子および
容量素子が接続されている各節点について、等電位とな
る節点同士に同一の指標を与える段階と、 接続情報からすべての抵抗素子および容量素子について
の情報を削除し、同一の指標が与えられている節点を同
一の節点とするように変更する段階と、 によって行うようにしたものである。

〔作　用〕 本発明によれば、回路図およびマスクパターンの双方か
ら、抵抗素子および容量素子を消去した後に、両者が比
較照合される。このため、配線の寄生抵抗あるいは寄生
容量が回路図においてのみ素子として明記されていた場
合にも、両者間に不一致は生じない。

〔実施例〕

以下本発明を図示する実施例に基づいて詳述する。第１
図は本発明の一実施例に係る集積回路マスクパターンの
検証方法の手順を示す図である。

まず、ステップＳ１において回路設計がなされ、原回路
図が作成される。この原回路図に基づいてステップＳ２
においてマスクパターンが設計される。一方、ステップ
Ｓ３では、原回路図に基づいて解析用回路図が作成され
る。ここで述べる検証方法は、ステップＳ３で作成され
た解析用回路図とステップＳ２で設計されたマスクパタ
ーンとが、等価であるか否かを照合することを目的とす
るものである。

実際の検証手順を説明する前に、配線の寄生抵抗あるい
は寄生容量に関して解析用回路図とマスクパターンとに
、不一致が生じる具体例を説明しておく。たとえば、原
回路図が第２図に示すようなものであったとする。この
回路は、２つのトランジスタＴｌ、Ｔ２からなるインバ
ータと、２つのトランジスタＴ３．Ｔ４からなるインバ
ータとを直列接続したものである。ここで、図のＡ−Ｆ
は節点を示す。ところが、この回路を実際の集積回路パ
ターン上で実現するためのレイアウトを考慮した場合、
たとえば節点ＣＤ間の配線が非常に長くなることがわか
ったとする。すると、この節点ＣＤ間の配線のもつ寄生
抵抗および寄生容量は、信号の伝播特性を考えると無視
できないものになる。このため、回路特性を検討する必
要のある解析用回路図は、第３図に示すようなものにな
る。

ここで、Ｒ１，Ｒ２は節点ＣＤ間の配線による寄生抵抗
であり、Ｃ１は同配線による寄生容量である。節点ＣＤ
開ｊ、：新たな節点Ｇが設けられ、Ｒ１゜Ｒ２は独立し
た抵抗素子、ｃｌは独立した容量素子として扱われるこ
とになる。ステップＳ２で設計されるマスクパターンは
、第２図に示す原回路図どおりのものになるため、マス
クパターンと解析用回路図との間には不一致が生じるこ
とになる。

本発明は、両者からすべての抵抗素子および容量素子（
寄生抵抗、寄生容量であるが否がを問わずにすべて）を
消去した後、両者を比較照合し、寄生抵抗あるいは寄生
容量に関する不一致が生じないようにするものである。

　まず、ステップＳ４において、マスクパターンをデジ
タイズする。これは、設計したマスクパターンをデジタ
ルデータとしてコンピュータに取り込む作業となる。続
いて、ステップＳ５において、このデジタルデータに基
づいて、接続情報が抽出される。これはデジタルデータ
で表現された図形情報に対して、図形演算を施し、各素
子の認識および各節点の位相関係の認識を行うことによ
りなされる。各素子の認識を行うためには、たとえば、
ある特定の拡散層だけからなる領域は抵抗素子、ある特
定の拡散層にポリシリコン層が重な・っている領域はト
ランジスタ、などの条件設定が必要であるが、この種の
図形演算は公知であるため、ここでは詳しい説明は省略
する。同様にして、ステップＳ６では解析用回路図から
接続情報が抽出される。最終的に得られる接続情報は、
各素子と節点との位相関係を示した情報である。たとえ
ば、第３図の回路では、トランジスタＴ１という素子に
関しては「節点Ｂ。

Ｃおよび電源ＶＤＤに接続されているｊという情報が接
続情報になり、抵抗Ｒ１という素子に関しては「２節点
ＣＧ間に接続されている」という情報が接続情報になる
。この場合、トランジスタＴ１と抵抗Ｒ１とは、節点Ｃ
を共用しているから、両者は節点Ｃで接続されていると
いうことが認識できる。

このようにして抽出された回路図およびマスクパターン
の接続情報は、それぞれステップ５７〜Ｓｌｌによって
修正される。両者ともに手順は全く同じである。以下、
この修正手順を順に説明する。この修正手順の目的は、
抵抗素子Ｒおよび容量素子Ｃを接続情報から削除し、そ
の結果切断された箇所を再接続することである。はじめ
に、ステップＳ７において抵抗素子Ｒと容量素子Ｃに関
しての接続情報の抽出が行われる。続く、ステップＳ８
において、抽出した抵抗素子Ｒおよび容量素子Ｃのうち
、少なくとも一端が電源ラインに接続されている素子を
見付け、この素子に関する接続情報を消去する。ここで
電源ラインとは、ＶＤＤのような電源の他に接地ライン
も含むものとする。

この処理によって、たとえば第３図の寄生容ｊｌＣ１に
関する接続情報は消去されることになる。このように、
電源に接続されている抵抗素子および容量素子だけをは
じめに消去しておくのは、後述する等電位化処理を行う
際に、電源に接続されている素子が残っていると電源ま
で等電位化の対象となり適正な等電位化処理が妨げられ
るためである。

次に、ステップＳ９において等電位化処理がなされる。

この等電位化処理は、抵抗素子および容量素子が接続さ
れている節点について、等電位となる節点同士に同一の
指標を与える処理である。

たとえば、第３図の回路では、節点Ｃ，Ｇ、Ｄはいずれ
も等電位であり、同一の指標が与えられる。

この等電位化処理の詳しい手順については後に具体例を
用いて詳述することにする。

続いて、ステップＳ１０において、全抵抗素子および全
容量素子について、接続情報を消去する。

このような消去を行うと、回路中に切断箇所が生しる。

たとえば、第３図の回路では、抵抗素子Ｒ１、Ｒ２、お
よび容量素子Ｃ１についての接続情報が消去されると、
節点ＣＤ間が切断されることになる。このような切断箇
所の再接続が、ステップＳ１０において行われる。これ
は、ステップＳ９における等電位化処理によって同一の
指標が与えられた節点を同一の節点とするような変更を
行う処理である。この処理についても、後に具体例を用
いて詳述することにする。

さて、解析用回路図についての接続情報、およびマスク
パターンについての接続情報、の双方についてステップ
８５〜Ｓｌｌの処理を行うと、両接続情報は抵抗素子お
よび容量素子を全く含まないものになる。そこで両者の
比較照合をステップ５１２において行う。もはや、抵抗
素子あるいは容量素子に関しての不一致は生じない。な
お、ステップ８５〜Ｓｌｌの処理は、寄生抵抗あるいは
寄生容量のみを消去するのではなく、回路中のすべての
抵抗素子および容量素子を消去することになる。したが
って、抵抗素子あるいは容量素子についての比較照合は
一切行われない。しかしながら、論理回路においては、
抵抗素子あるいは容量素子は回路の論理的動作には何ら
影響を与えるものではなく、一般に集積回路マスクパタ
ーンの検証はトランジスタなどの能動素子について行え
ば十分である。

最後に、ステップＳ９における等電位化処理の具体的な
方法の一例を第４図の流れ図にしたがって説明する。い
ま、第５図に示すような具体的な回路について、等電位
化処理を行う場合を例にとって説明しよう。第５図の回
路では、５つの抵抗素子Ｒ１−Ｒ５が互いに接続され、
更にトランジスタＴ１〜Ｔ５がその周囲に接続されてい
る。図で１〜６は節点を示す。このように、処理対象と
なる回路の節点には、順に番号を付すことにする。

各節点には、これから指標が与えられてゆくが、その様
子を第６図のテーブルで示すことにする。

このテーブルの第１欄には素子名Ｒ１−Ｒ５が記され、
第２欄にはその第１節点の番号、第３欄には第１節点に
与えられる指標、第４欄には第２節点の番号、第５欄に
は第２節点に与えられる指標、をそれぞれ示すものとす
る。はじめは、同図（ａ）に示すように、いずれの節点
にも指標は与えられていない。

まず、ステップＳ２１において、節点番号Ｎに初期値Ｎ
　Ｏを与える。この例では、節点は１〜６の番号が付さ
れているので、初期値Ｎ０−１とすればよい。続くステ
ップＳ２２で、節点Ｎをもつ素子１つを処理対象として
抽出する。この例では、Ｎ−１となっているから、節点
１をもつ素子が１つ抽出される。ここでは、素子Ｒ１が
抽出されたものとする。次のステップ３２３では、この
素子Ｒ１の節点Ｎ（すなわち節点１）について、指標Ｓ
が与えられているか否かが判断される。この場合、まだ
指標は与えられていないので、ステップＳ２４へと進む
。このステップＳ２４では、節点Ｎに指標Ｓが与えられ
る。ただし、Ｓ−Ｎである。

すなわち、節点１に指標１が与えられ、第６図（ｂ）の
テーブルに示すように、Ｒ１の行の第３欄に指標１が記
される。更に、ステップＳ２５では、処理対象素子（Ｒ
１）のもう一方の節点Ｍ（この場合Ｍ−２となっている
）に、指標Ｓ　（Ｓ−１）を与える。すなわち、第６図
（ｂ）のテーブルに示すように、Ｒ１の行の第５欄に指
標１が記される。

続いて、ステップＳ２５では、処理対象外の素子（Ｒ２
−Ｒ５）における節点Ｍ（Ｍ−２）に指標Ｓ　（Ｓ−１
）を与える。すなわち、素子Ｒ２−Ｒ５の中から節点２
を見付け、この節点に指標１を与えた結果、第６図（Ｃ
）のようになる。そして、ステップＳ２７で、節点Ｎを
もつ素子がまだあるか否かをみる。この例では、節点１
をもつのは素子Ｒ１だけであるから、次のステップ３２
８へ進み、Ｎ−２となり、ステップＳ２９を経てステッ
プＳ２２に戻る。

ステップＳ２２では、節点２をもつ素子Ｒ２が処理対象
として抽出される。この素子Ｒ２の節点２には、既に指
ｍｓとしてＳ−１が与えられているので、ステップ３２
３を経てステップＳ２５へと進む。ここで、素子Ｒ２の
もう一方の節点Ｍは節点３　（Ｍ−３）であるから、こ
の節点３に指標Ｓ　（Ｓ−１）を与える。続く、ステッ
プＳ２６では、処理対象外の素子（Ｒ１，Ｒ３−Ｒ５）
における節点Ｍ（Ｍ−３）に指標Ｓ　（Ｓ−１）を与え
る。この結果、第６図（ｄ）のようになる。そして、ス
テップＳ２７において、節点Ｎ　（Ｎ−２）をもつ素子
がまだある（素子Ｒ４）ので、そのままステップＳ２２
へ戻る。

ここで、素子Ｒ４が処理対象として抽出される。

この素子Ｒ４の節点２には、既に指標ＳとしてＳ−１が
与えられているので、ステップ３２Ｂを経てステップＳ
２５へと進む。ここで、素子Ｒ４のもう一方の節点Ｍは
節点５　（Ｍ−５）であるから、この節点５に指標Ｓ　
（Ｓ−１）を与える。続く、ステ；ソノＳ２６では、処
理対象外の素子（Ｒ１−Ｒ３，Ｒ５）における節点Ｍ（
Ｍ−５）に指標５（Ｓ−１）を与える。この結果、第６
図（ｅ）のようになる。そして、節点Ｎ　（Ｎ−２）を
もつ素子はもうないので、ステップＳ２７を経て、ステ
ップＳ２８へ進み、Ｎ−３となり、ステップＳ２９を経
てステップＳ２２に戻る。

ステップＳ２２では、節点３をもつ素子Ｒ２が処理対象
として抽出される。この素子Ｒ２の節点１には、既に指
１ｓとしてＳ−１が与えられているので、ステップ３２
３を経てステップＳ２５へと進む。ここで、素子Ｒ２の
もう一方の節点Ｍは節点２　（Ｍ−２）であるから、こ
の節点２に指標Ｓ　（Ｓ−１）を与える（この例では、
前段階で既に与えられている）。続く、ステップＳ２６
では、処理対象外の素子（Ｒ１，Ｒ３−Ｒ５）における
節点Ｍ（Ｍ−２）に指標Ｓ　（Ｓ−１）を与える（この
例では、前段階で既に与えられている）。

もっとも、同じ節点に同じ指標を重ねて与える処理は無
駄な処理であるから、既に指標が与えられてしまってい
る節点に対しては、新たに指標を与える処理を省略する
ようにしてもよい。

このように、ステップＳ２８においてＮが工つずつ増加
され、同じ手順が繰り返し行われる。第６図（ｒ）は、
Ｎ−４までの手順が完了した状態を示す。Ｎ−５までの
手順が完了すると、同図（ｇ）に示すように、すべての
節点に指標か与えられる。

すべての節点に指標が与えられたら、この等電位化処理
は完了するが、この実施例では、ステップＳ２９におい
て、ＮがＮＭＡＸ　　（ＮＭＡＸは節点番号の最大値、
この例の場合、ＮＭＡＸ−６）を越えた時点で処理番終
えるようにしている。

以上が等電位化処理の一例の手順である。第６図（ｇ）
は、節点１〜６のすべてが節点１と等電位になることを
示している。第工図において、ステップＳ９の等電位化
処理が終了すると、抵抗素子および容量素子に接続され
ている節点のすべてに対して、指標が与えられたことに
なる。前述のように、続くステップ５１０では、すべて
の抵抗素子および容量素子についての接続情報が消去さ
れ、ステップＳ２２では、切断箇所を再接続するための
節点変更が行われる。この節点変更は、接続情報の中の
節点の番号をそれに与えられた指標番号に置き換える処
理となる。すなわち、前述の例では、節点１〜６はすべ
て節点１に置き換えられる。

この結果、第５図に示す回路は第７図のようになる。抵
抗素子Ｒ１−Ｒ５が消去され、その周囲に接続されてい
たトランジスタＴ１〜Ｔ５は、等電位化処理後の節点ｌ
に再接続されている。回路の論理的な動作に関しては、
第５図の回路も第７図の回路も等価である。

以上、本発明による集積回路マスクパターンの検証方法
を、一実施例について説明したが、本発明はこの実施例
の方法に限定されるものではない。

特に、第４図に示す等電位化処理の方法は、−例として
示したものであり、この他にも種々の方法を実施するこ
とが可能である。

〔発明の効果〕

以上のとおり本発明によれば、回路図およびマスクパタ
ーンの双方から、抵抗素子および容量素子を消去した後
に、両者を比較照合するようにしたため、配線の寄生抵
抗あるいは寄生容量に起因する不一致の判定はなされな
くなる。

【図面の簡単な説明】

第工図は本発明の一実施例に係る集積回路マスクパター
ンの検証方法の手順を示す図、第２図は第１図に示す検
証方法の対象となる原回路図、第３図は第１図に示す検
証方法の対象となる解析用回路図、第４図は第１図に示
す検証方法の等電α化処理の一例を示す流れ図、第５図
は第４図に示す処理の対象となる回路を示す図、第６図
は第４図に示す処理における指標の付与を示すテーブル
で、第７図は第５図に示す回路に対して等電位化処理、
抵抗素子の消去、節点変更を行った後の回路を示す図で
ある。 １〜６・・・節点、Ａ−Ｇ・・・節点、Ｒ１−Ｒ５・・
・抵抗素子、Ｃ１・・・容量素子、Ｔ　Ｉ　−Ｔ　５・
・・トランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）集積回路マスクパターンが、回路図と等価か否か
   を検証する集積回路マスクパターンの検証方法において
   、 前記回路図から各素子の接続情報を第１の接続情報とし
   て抽出する段階と、 前記集積回路マスクパターンから各素子の接続情報を第
   ２の接続情報として抽出する段階と、前記第１の接続情
   報から抵抗素子および容量素子を削除し、その結果切断
   された箇所を再接続することにより、前記第１の接続情
   報を修正する段階と、 前記第２の接続情報から抵抗素子および容量素子を削除
   し、その結果切断された箇所を再接続することにより、
   前記第２の接続情報を修正する段階と、 修正された第１の接続情報を、修正された第２の接続情
   報と比較する段階と、 を備えることを特徴とする集積回路マスクパターンの検
   証方法。
2. （２）請求項１に記載の方法において、接続情報の修正
   を、 前記接続情報から抵抗素子および容量素子についての情
   報を抽出する段階と、 一端が電源ラインに接続されている抵抗素子および容量
   素子についての情報を削除する段階と、抵抗素子および
   容量素子が接続されている各節点について、等電位とな
   る節点同士に同一の指標を与える段階と、 前記接続情報からすべての抵抗素子および容量素子につ
   いての情報を削除し、前記同一の指標が与えられている
   節点を同一の節点とするように変更する段階と、 によって行うことを特徴とする集積回路マスクパターン
   の検証方法。