JPH01130279A - マスクパターンの配線容量算出方法 - Google Patents
マスクパターンの配線容量算出方法Info
- Publication number
- JPH01130279A JPH01130279A JP62288722A JP28872287A JPH01130279A JP H01130279 A JPH01130279 A JP H01130279A JP 62288722 A JP62288722 A JP 62288722A JP 28872287 A JP28872287 A JP 28872287A JP H01130279 A JPH01130279 A JP H01130279A
- Authority
- JP
- Japan
- Prior art keywords
- area
- processing
- mask pattern
- layers
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013524 data verification Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
大規模集積回路（ＬＳＩ）のレイアウト設翳１の結果の
マスクパターンデータから異なる層の配線領域間の配線
容量を算出する算出方法に関し、マスクパターンデータ
から回路の接続情報ばかりでなく、配線容量も詳細に算
出することを目的とし、 積層された複数の層の組合せにより各論理単位の領域を
形成する集積回路のマスクパターンデータから配線容量
を算出するマスクパターンの配線容量算出方法であって
、スリットの長手方向と萌記複数の層の各辺の線分とに
より囲まれる配線用処理領域のすべてについて、その面
積を算出すると共に前記複数の層のうち該処理領域を形
成している層の組合せを示すコードを設定し、回路抽出
時の素子認識テーブルを参照して該処理領域の他の層と
の重なりの有無を調べ、相隣る２つの該処理領域毎に該
コードを論理演算することをすべての該処理領域につい
て行なって論理接続を抽出し、かつ、前記算出した面積
のうら他の層との重なりのある隣接する等電位処理領域
の面積は各層毎にその等電位処理領域の面積の総和に加
口することをすべての該処理領域について１回の走査で
行なうように構成する。
マスクパターンデータから異なる層の配線領域間の配線
容量を算出する算出方法に関し、マスクパターンデータ
から回路の接続情報ばかりでなく、配線容量も詳細に算
出することを目的とし、 積層された複数の層の組合せにより各論理単位の領域を
形成する集積回路のマスクパターンデータから配線容量
を算出するマスクパターンの配線容量算出方法であって
、スリットの長手方向と萌記複数の層の各辺の線分とに
より囲まれる配線用処理領域のすべてについて、その面
積を算出すると共に前記複数の層のうち該処理領域を形
成している層の組合せを示すコードを設定し、回路抽出
時の素子認識テーブルを参照して該処理領域の他の層と
の重なりの有無を調べ、相隣る２つの該処理領域毎に該
コードを論理演算することをすべての該処理領域につい
て行なって論理接続を抽出し、かつ、前記算出した面積
のうら他の層との重なりのある隣接する等電位処理領域
の面積は各層毎にその等電位処理領域の面積の総和に加
口することをすべての該処理領域について１回の走査で
行なうように構成する。
本発明はマスクパターンの配線容量算出方法に係り、特
にＬＳＩのレイアウト設計の結果のマスクパターンデー
タから異なる層の配線領域間の配線容量を算出する算出
方法に関する。
にＬＳＩのレイアウト設計の結果のマスクパターンデー
タから異なる層の配線領域間の配線容量を算出する算出
方法に関する。
ＬＳＩのレイアウト設計はマスクパターン設計に要する
期間の短縮を図るため、語算機を用いて大部分が自動的
に行なわれるが、完成＋３Ｉの高いレイアウトを行なっ
たり、自動レイアウトの結果を部分修正するために人手
が入る。このため、人手による誤りが発生するおそれが
あるので、マスクパターンデータ検証用にＫＩ Ｇ１１
１による各種ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ
Ｄｅｓｉｇｎ ）が開発されている。
期間の短縮を図るため、語算機を用いて大部分が自動的
に行なわれるが、完成＋３Ｉの高いレイアウトを行なっ
たり、自動レイアウトの結果を部分修正するために人手
が入る。このため、人手による誤りが発生するおそれが
あるので、マスクパターンデータ検証用にＫＩ Ｇ１１
１による各種ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ
Ｄｅｓｉｇｎ ）が開発されている。
一方、近年のＬＳＩの微細化や高集積化に伴い、配線長
ばかりでなく、配線間の寄生容量も考；倣しなければな
らない状況になりつつある。
ばかりでなく、配線間の寄生容量も考；倣しなければな
らない状況になりつつある。
従来のマスクパターンデータ検証用ＣＡＤでは、例えば
マスクパターンデータより形成される素子を抽出して回
路の検証を行なったり、配線長を算出して特性の評価を
行なっていた。
マスクパターンデータより形成される素子を抽出して回
路の検証を行なったり、配線長を算出して特性の評価を
行なっていた。
ここで、マスクパターンデータから配線長（面積）を算
出する方法は、本発明名が昭和６２年１０月２０日付提
出の特許出願（発明の名称「マスクパターンの配線面積
算出方法」）により既に提案している。
出する方法は、本発明名が昭和６２年１０月２０日付提
出の特許出願（発明の名称「マスクパターンの配線面積
算出方法」）により既に提案している。
すなわち、このものはスリット法を進める過程において
スリット内の各処理領域の面積を算出し、等電位どなる
処理領域すべてのトータルの面積を５１算することによ
り、各等電位処理領域の夫々の総配線面積を算出するこ
とができるようにしたものである。
スリット内の各処理領域の面積を算出し、等電位どなる
処理領域すべてのトータルの面積を５１算することによ
り、各等電位処理領域の夫々の総配線面積を算出するこ
とができるようにしたものである。
しかるに、上記の提案方法は配線長く面積）の算出につ
いてであり、従来は配線間の寄生容量のマスクパターン
データからの算出は行なわれていなかった。従来、上記
の配線容量を算出しようと ′する場合は、シンボリッ
クレイアウトやマンハッタン距離から配線長を見積り、
積層されている複数の層の夫々の相互の重なりを抽出し
、それらから算出しなければならず、処理が複雑で長時
間かかり、しかもマスクパターンデータから直接算出し
ていなかったので精度が悪かった。
いてであり、従来は配線間の寄生容量のマスクパターン
データからの算出は行なわれていなかった。従来、上記
の配線容量を算出しようと ′する場合は、シンボリッ
クレイアウトやマンハッタン距離から配線長を見積り、
積層されている複数の層の夫々の相互の重なりを抽出し
、それらから算出しなければならず、処理が複雑で長時
間かかり、しかもマスクパターンデータから直接算出し
ていなかったので精度が悪かった。
本発明は上記の点に鑑みてなされたもので、マスクパタ
ーンデータから回路の接続情報ばかりでなく、配線容量
も詳細に算出することができるマスクパターンの配線容
１ｉ出方法を提供することを目的とする。
ーンデータから回路の接続情報ばかりでなく、配線容量
も詳細に算出することができるマスクパターンの配線容
１ｉ出方法を提供することを目的とする。
本発明のマスクパターンの配線容ｆｆ１Ｗ出方法は、配
線用処理領域のすべてについてその面積を算出すると共
に、処理領域を形成している層の組合せを示すコードを
設定し、回路抽出時の素子認識テーブルを参照して処理
領域の他の層との１なりの有無を調べ、相隣る２つの処
理領域毎にコードを論理演算して論理接続を抽出し、か
つ、前記算出した面積のうち他の層との重なりのある隣
接する等電位処理領域の面積は各層毎にその等電位処理
領域の面積の総和に加算する。
線用処理領域のすべてについてその面積を算出すると共
に、処理領域を形成している層の組合せを示すコードを
設定し、回路抽出時の素子認識テーブルを参照して処理
領域の他の層との１なりの有無を調べ、相隣る２つの処
理領域毎にコードを論理演算して論理接続を抽出し、か
つ、前記算出した面積のうち他の層との重なりのある隣
接する等電位処理領域の面積は各層毎にその等電位処理
領域の面積の総和に加算する。
積層された複数の層の組合せにより各論理単位の領域を
形成する集積回路のマスクパターンデ−タから、まず各
層の頂点を通る一定方向の多数の直線で挾まれたスリッ
トの長手方向と複数の層の各辺の線分とにより囲まれる
配線用処理領域のすべてについて、面積が算出されると
共に、その処理領域を形成している層の組合せく重なり
）を示すコードが設定される。
形成する集積回路のマスクパターンデ−タから、まず各
層の頂点を通る一定方向の多数の直線で挾まれたスリッ
トの長手方向と複数の層の各辺の線分とにより囲まれる
配線用処理領域のすべてについて、面積が算出されると
共に、その処理領域を形成している層の組合せく重なり
）を示すコードが設定される。
次に、回路抽出時の素子認識テーブルを参照して処理領
域の他の層の重なりの有無が調べられる。
域の他の層の重なりの有無が調べられる。
すなわち、配線間の寄生容＄の大半は２つの居間におい
て重なりのある処理領域の面積（オーバーラツプの而ｆ
１！１）によって決まる。そのため、マスクパターンの
図形処理により配線用処理領域の面積を算出すると共に
、他の配線用処理領域とのオーバーラツプの面積も各層
毎に算出する。
て重なりのある処理領域の面積（オーバーラツプの而ｆ
１！１）によって決まる。そのため、マスクパターンの
図形処理により配線用処理領域の面積を算出すると共に
、他の配線用処理領域とのオーバーラツプの面積も各層
毎に算出する。
ここで面積の算出は上記の処理領域が必ず台形（矩形も
含む）となるので、台形の公式だけを用いて容易に算出
できる。また重なりの有無を調べるために使用する上記
の素子認識用−アーブルはマスクパターンから素子（主
にトランジスタ）を抽出するために本来用いられるもの
である。
含む）となるので、台形の公式だけを用いて容易に算出
できる。また重なりの有無を調べるために使用する上記
の素子認識用−アーブルはマスクパターンから素子（主
にトランジスタ）を抽出するために本来用いられるもの
である。
従って、スリット法を適用することにより、１度の走査
で各層間のオーバーラツプの面積を弾出することができ
る。
で各層間のオーバーラツプの面積を弾出することができ
る。
本発明方法の一実施例について第１図の°２０−ヂャー
ト及び第２図乃至第４図と共に説明する。
ト及び第２図乃至第４図と共に説明する。
第１図において、積層された複数の層の組合せにより各
論理単位の領域を形成づるマスクパターンデータから計
ＯｕＮを使用しスリット法に基づいて、スリットを決定
する（第１図中、ステップＰ＋ ）。
論理単位の領域を形成づるマスクパターンデータから計
ＯｕＮを使用しスリット法に基づいて、スリットを決定
する（第１図中、ステップＰ＋ ）。
いま、配線用の層が第２図に示す如く下層Ａと上層Ｂと
からなるものとし、また下）ＩＡが頂点ａ１〜ａ５をも
つ５角形で、上ＦＩＢが頂点ｂ１〜ｂ４をもつ４角形で
あるものとすると、上記のスリットは各頂点を通る一定
方向（例えば垂直方向）の直線によって区切られる領域
である。
からなるものとし、また下）ＩＡが頂点ａ１〜ａ５をも
つ５角形で、上ＦＩＢが頂点ｂ１〜ｂ４をもつ４角形で
あるものとすると、上記のスリットは各頂点を通る一定
方向（例えば垂直方向）の直線によって区切られる領域
である。
従って、頂点ａ１とａ５を通る垂直線Ｐ１、頂点ｂ１と
ｂ４を通る垂直線ｅ２．ａ２を通る垂直線乏３．頂点ｂ
２とｂ３を通る垂直線之４．頂点ａ３とａ４を通る垂直
線之５とによって区切られた領域８１〜Ｓ４がスリット
である。そして、このスリットの長手方向と層Ａ、Ｂの
各辺の線分とにより囲まれた領域Ｒ１〜Ｒ８が処理領域
である。
ｂ４を通る垂直線ｅ２．ａ２を通る垂直線乏３．頂点ｂ
２とｂ３を通る垂直線之４．頂点ａ３とａ４を通る垂直
線之５とによって区切られた領域８１〜Ｓ４がスリット
である。そして、このスリットの長手方向と層Ａ、Ｂの
各辺の線分とにより囲まれた領域Ｒ１〜Ｒ８が処理領域
である。
スリット法自体は例えば特開昭Ｇｏ−２５４６１８号公
報などに開丞されており、公知である。
報などに開丞されており、公知である。
次に、決定したーのスリット内の領域のうち処理領域を
左端のスリットＳ１内の一番下の領域とする（第１図中
、ステップＰ２ ）。ここでは、スリットＳ１内には処
理領域はＲ１一つだけであるから、このＲ１が処理領域
となる。
左端のスリットＳ１内の一番下の領域とする（第１図中
、ステップＰ２ ）。ここでは、スリットＳ１内には処
理領域はＲ１一つだけであるから、このＲ１が処理領域
となる。
次に台形の公式により面積が算出される（第１図中、ス
テップＰ３）。従って、第２図に示す処理領［Ｒ１の場
合は（１０＋２３．４） ２０÷２＝ ３３４となる。
テップＰ３）。従って、第２図に示す処理領［Ｒ１の場
合は（１０＋２３．４） ２０÷２＝ ３３４となる。
次に、その処理領域Ｒ１を形成している層の重なりを表
わす多重度コードが設定される（第１図中、ステップＰ
ａ ）。この多重度コードは積層されている層の数に等
しいビット数着有し、論理和演算によって設定される。
わす多重度コードが設定される（第１図中、ステップＰ
ａ ）。この多重度コードは積層されている層の数に等
しいビット数着有し、論理和演算によって設定される。
すなわち、第３図に示す如く、下層Δが（０１）、上層
Ｂが（１０）で表わされるちとのすると、処理領［Ｒ１
は］・層Ａのみよりなり、上層Ｂが存在しないので、そ
の多重度コードは（０１）となる（処理領域Ｒ８も同様
）。同様に、後述する処理領域Ｒ２，Ｒ４，Ｒ５及びＲ
７は夫々上層Ｂのみよりなるものひ、多重度コードは夫
々（１０）となる。
Ｂが（１０）で表わされるちとのすると、処理領［Ｒ１
は］・層Ａのみよりなり、上層Ｂが存在しないので、そ
の多重度コードは（０１）となる（処理領域Ｒ８も同様
）。同様に、後述する処理領域Ｒ２，Ｒ４，Ｒ５及びＲ
７は夫々上層Ｂのみよりなるものひ、多重度コードは夫
々（１０）となる。
また処理領域Ｒ３，Ｒ６のように下層Ａと上層Ｂとの重
なりの存在する領域の多重度コードは、（０１）と（１
０）との論理和演算の結果（１１）となる。
なりの存在する領域の多重度コードは、（０１）と（１
０）との論理和演算の結果（１１）となる。
左端のスリットＳ１内の処理領域Ｒ１の多重度コードの
設定が終ると、次にその処理領域の手なりを素子認識テ
ーブルを用いて調べる。ここで、素子認識テーブルは数
表の如くになっている。
設定が終ると、次にその処理領域の手なりを素子認識テ
ーブルを用いて調べる。ここで、素子認識テーブルは数
表の如くになっている。
従って、多重度コードを論理和演算した結果、コードが
（１１）である処理領域が重なりがあると判定されるこ
とになり、後述のステップＰ９でオーバーラツプの面積
として特別に算出される。
（１１）である処理領域が重なりがあると判定されるこ
とになり、後述のステップＰ９でオーバーラツプの面積
として特別に算出される。
次にすぐ下の領域の多重度コードとのＡＮＤ（論理積）
をとり、接続を認識した後（第１図中、ステップＰ６）
、すぐ左のスリット内の接している領域の多重度コード
とのＡＮＤをとり接続を認識する（同、ステップＰｙ
）。ここでは、処理領域Ｒ１のすぐ下の領域も、すぐ左
のスリットも存在しないので、上記のＡＮＤをとって得
られる値はいずれも（００）となり、他の層とは接続さ
れていないと認識される。
をとり、接続を認識した後（第１図中、ステップＰ６）
、すぐ左のスリット内の接している領域の多重度コード
とのＡＮＤをとり接続を認識する（同、ステップＰｙ
）。ここでは、処理領域Ｒ１のすぐ下の領域も、すぐ左
のスリットも存在しないので、上記のＡＮＤをとって得
られる値はいずれも（００）となり、他の層とは接続さ
れていないと認識される。
次に、接している処理領域があれば、その等電位処理領
域の面積の総和に現在の処理領域の面積を加算する（第
１図中、ステップＰａ ）が、ここでは接していないの
で、初期値０にステップＰ３で算出した処理領域Ｒ１の
面積が加算され、Ｒ１の面積がＡの面積となる。
域の面積の総和に現在の処理領域の面積を加算する（第
１図中、ステップＰａ ）が、ここでは接していないの
で、初期値０にステップＰ３で算出した処理領域Ｒ１の
面積が加算され、Ｒ１の面積がＡの面積となる。
次にその処理領域の重なりの状態を見て他の配線とのオ
ーバーラツプ面積を算出する（第１図中、ステップＰｓ
）。ここでは、処理領域はＲ１であるから、重なりの
領域はなく、よってオーバーラツプ面積は初期値の“Ｏ
”のままである。
ーバーラツプ面積を算出する（第１図中、ステップＰｓ
）。ここでは、処理領域はＲ１であるから、重なりの
領域はなく、よってオーバーラツプ面積は初期値の“Ｏ
”のままである。
次にいま処理した処理領域がスリット内の最上位の領域
か否か判定され、最上位の領域でないときは最上位の領
域となるまで、上記のステップＰ３〜Ｐ９の処理が同じ
スリット内の処理領域を１つずつ上へずらして繰り返し
行なわれ（第１図中、ステップＰＩＥ）、最上位の領域
の処理が終ると、その処理領域が一番右端のスリットか
否が判断される（第１図中、ステップＰ１１）。
か否か判定され、最上位の領域でないときは最上位の領
域となるまで、上記のステップＰ３〜Ｐ９の処理が同じ
スリット内の処理領域を１つずつ上へずらして繰り返し
行なわれ（第１図中、ステップＰＩＥ）、最上位の領域
の処理が終ると、その処理領域が一番右端のスリットか
否が判断される（第１図中、ステップＰ１１）。
ここではスリットＳ１の処理が終了した段階であるから
、一つ右のスリットＳ２の走査が行なわれ、再びステッ
プＰ１〜ＰＩＧの処理動作が行なわれる。すなわち、処
理領ＩＩ！Ｒ２の面積が第２図かられかるように、（２
０÷２０）ｘ１０÷２＝２００により算出され（ステッ
プＰ３）、多重度コードが（１０）に設定され（ステッ
プＰ４）、重なりの領域なしと判定され（ステップＰ５
）、すぐ下とすぐ左の領域との接続が認識され（ステッ
プＰｇ 。
、一つ右のスリットＳ２の走査が行なわれ、再びステッ
プＰ１〜ＰＩＧの処理動作が行なわれる。すなわち、処
理領ＩＩ！Ｒ２の面積が第２図かられかるように、（２
０÷２０）ｘ１０÷２＝２００により算出され（ステッ
プＰ３）、多重度コードが（１０）に設定され（ステッ
プＰ４）、重なりの領域なしと判定され（ステップＰ５
）、すぐ下とすぐ左の領域との接続が認識され（ステッ
プＰｇ 。
Ｒ７）、等電位領域の面積に現在の領域Ｒ２の面積“２
００”が加算される。ここでは上１Ｂの面積が“２００
”となる。
００”が加算される。ここでは上１Ｂの面積が“２００
”となる。
次に処理領域Ｒ３の面積が第２図かられかるように、（
２３，４＋３０） ｘ１０÷２＝２６７なる式により算
出され（ステップＰ３）、多重度コードが第３図に示す
如＜（１１）に設定され（ステップＰ４ ）、その処理
領域Ｒ３が素子認識テーブルから層Ａと８の重なりの処
理領域とわかり（ステップＰｓ）、すぐ１・の処理領域
Ｒ２の多重度コード（１０）とのＡＮＤをとられて（１
０）が得られ（ステップＰ６）、すぐ左の処理領域Ｒ１
の多重度コード（０１）とのＡＮＤをとられて（０１）
が得られる（ステップＰ７）。
２３，４＋３０） ｘ１０÷２＝２６７なる式により算
出され（ステップＰ３）、多重度コードが第３図に示す
如＜（１１）に設定され（ステップＰ４ ）、その処理
領域Ｒ３が素子認識テーブルから層Ａと８の重なりの処
理領域とわかり（ステップＰｓ）、すぐ１・の処理領域
Ｒ２の多重度コード（１０）とのＡＮＤをとられて（１
０）が得られ（ステップＰ６）、すぐ左の処理領域Ｒ１
の多重度コード（０１）とのＡＮＤをとられて（０１）
が得られる（ステップＰ７）。
上記のステップＰ６とＲ７の処理による演算゛結果は第
４図に示す如くになり、ステップＰ６での演算結果が（
１０）なので処理領域Ｒ３は処理領域 Ｒ２と上層Ｂで
接続されていることがわかり、またステップＰ７での演
算結果が（０１）なので、処理領域Ｒ３とＲ１とはその
領域間で下層Ａが共通に存在することがわかる。
４図に示す如くになり、ステップＰ６での演算結果が（
１０）なので処理領域Ｒ３は処理領域 Ｒ２と上層Ｂで
接続されていることがわかり、またステップＰ７での演
算結果が（０１）なので、処理領域Ｒ３とＲ１とはその
領域間で下層Ａが共通に存在することがわかる。
その結果、次のステップＰ８での処理において、第１の
等電位領１ｆＡ（Ａ層）の面積の総和（Ｒ１の面積゛３
３４”）に処理領域Ｒ３の面積“’ ２６７”が加算さ
れ、また第２の等電位領域（Ｂ層）の面積の総和（Ｒ２
の面積“２００”）に処理領域Ｒ３の面積” ２６７”
が加算される。
等電位領１ｆＡ（Ａ層）の面積の総和（Ｒ１の面積゛３
３４”）に処理領域Ｒ３の面積“’ ２６７”が加算さ
れ、また第２の等電位領域（Ｂ層）の面積の総和（Ｒ２
の面積“２００”）に処理領域Ｒ３の面積” ２６７”
が加算される。
更にステップＰ５において、処理領域Ｒ３はＡ層とＢ層
との重なりのある処理領域であるとわかっているので、
ステップＰ９において Ａ層の面積＝Ｒ１＋Ｒ３（ただし、Ｂ層とのＡ−バーラ
ップ面積Ｒ３） Ｂ層の面積＝Ｒ２＋Ｒ３（ただし、Ａ層とのオーバーラ
ツプ面積Ｒ３） なる結果が得られる（なお、前記したように Ｒ１＝
３３４． Ｒ２＝ ２００． Ｒ３＝ ２６７である）
。
との重なりのある処理領域であるとわかっているので、
ステップＰ９において Ａ層の面積＝Ｒ１＋Ｒ３（ただし、Ｂ層とのＡ−バーラ
ップ面積Ｒ３） Ｂ層の面積＝Ｒ２＋Ｒ３（ただし、Ａ層とのオーバーラ
ツプ面積Ｒ３） なる結果が得られる（なお、前記したように Ｒ１＝
３３４． Ｒ２＝ ２００． Ｒ３＝ ２６７である）
。
以下、上記と同様の処Ｉ！ｒ！動作がスリットＳ１から
８４にかけて、かつ、同じスリット内では一番下の処理
領域から一番上の処理領域にかけて順番に行なわれ（す
なわち、Ｒ１→Ｒ２→Ｒ３→・・・→Ｒ７→Ｒ８の順番
で行なわれ）、最終的に次の結果が１ｊられる。
８４にかけて、かつ、同じスリット内では一番下の処理
領域から一番上の処理領域にかけて順番に行なわれ（す
なわち、Ｒ１→Ｒ２→Ｒ３→・・・→Ｒ７→Ｒ８の順番
で行なわれ）、最終的に次の結果が１ｊられる。
第１の等電位領域（Ａ層）の面積＝Ｒ１＋Ｒ３→−Ｒ６
＋Ｒ８（ただし、Ｂ層とのオーバーラツプ＝Ｒ３＋Ｒ６
） 第２の等電位領域（Ｂ層）の面積＝Ｒ２＋Ｒ３→−Ｒ４
＋Ｒ５＋Ｒ６＋Ｒ７（ただし、Ａ層とのオーバーラツプ
＝Ｒ３＋Ｒ６） このように、本実施例によれば、全層を一括して扱い、
各図形をスリットに切って各スリット毎に処理を行なう
スリット法をそのまま用い、スリット法を進める過程に
おいてスリット内の各処理領域のオーバーラツプの面積
を算出し、等電位となる処理領域すべてのトータルのオ
ーバーラツプ面積を計算することにより、各等電佼処即
領域の夫々の総記線容量を算出することができる。
＋Ｒ８（ただし、Ｂ層とのオーバーラツプ＝Ｒ３＋Ｒ６
） 第２の等電位領域（Ｂ層）の面積＝Ｒ２＋Ｒ３→−Ｒ４
＋Ｒ５＋Ｒ６＋Ｒ７（ただし、Ａ層とのオーバーラツプ
＝Ｒ３＋Ｒ６） このように、本実施例によれば、全層を一括して扱い、
各図形をスリットに切って各スリット毎に処理を行なう
スリット法をそのまま用い、スリット法を進める過程に
おいてスリット内の各処理領域のオーバーラツプの面積
を算出し、等電位となる処理領域すべてのトータルのオ
ーバーラツプ面積を計算することにより、各等電佼処即
領域の夫々の総記線容量を算出することができる。
なお、本発明は上記の実施例に限定されるものではなく
、例えば積層されている層の数は３以上でもよいことは
勿論である。
、例えば積層されている層の数は３以上でもよいことは
勿論である。
上述の如く、本発明によれば、スリット法による１回の
走査のみでマスクパターンデータから回路の接続情報ば
かりでなく、重なりのある等電位配線領域の総面積を１
９ることができるから、短時間で精度高く配線容量を効
率良く搾出することができ、またシミュレーション等に
おける各種パラメータの自動抽出などへの適用が可能と
なり、更に処理は単純な方法の繰り返しであるため、並
列処理やハードウェア化が容易である等の特長を有する
しのである。
走査のみでマスクパターンデータから回路の接続情報ば
かりでなく、重なりのある等電位配線領域の総面積を１
９ることができるから、短時間で精度高く配線容量を効
率良く搾出することができ、またシミュレーション等に
おける各種パラメータの自動抽出などへの適用が可能と
なり、更に処理は単純な方法の繰り返しであるため、並
列処理やハードウェア化が容易である等の特長を有する
しのである。
第１図は本発明の一実施例のフローチャート、第２図は
配線用処理領域の一例を承り図、第３図は多重度コード
説明図、 第４図は論理接続の抽出の説明図 を示す。 図において、 Ａは下層（第１の等電位領域）、 Ｂは上層（第２の等電位領域）、 Ｒ１〜Ｒ８は処理領域、 ＄１〜Ｓ４はスリット、 Ｐ１〜Ｐ１１はステップ を示す。 杢Ｊυ１の一統例のフロー斗マーＹ ら曙−；冒 図 第２図 多Ｖ＆コーＶ説糟図 鎮３図 嘉４プ
配線用処理領域の一例を承り図、第３図は多重度コード
説明図、 第４図は論理接続の抽出の説明図 を示す。 図において、 Ａは下層（第１の等電位領域）、 Ｂは上層（第２の等電位領域）、 Ｒ１〜Ｒ８は処理領域、 ＄１〜Ｓ４はスリット、 Ｐ１〜Ｐ１１はステップ を示す。 杢Ｊυ１の一統例のフロー斗マーＹ ら曙−；冒 図 第２図 多Ｖ＆コーＶ説糟図 鎮３図 嘉４プ
Claims (1)
- 【特許請求の範囲】 積層された複数の層の組合せにより各論理単位の領域を
形成する集積回路のマスクパターンデータから配線容量
を算出するマスクパターンの配線容量算出方法であつて
、 スリット（Ｓ１〜Ｓ４）の長手方向と前記複数の層の各
辺の線分とにより囲まれる配線用処理領域（Ｒ１〜Ｒ８
）のすべてについて、その面積を算出すると共に前記複
数の層のうち該処理領域（Ｒ１〜Ｒ８）を形成している
層の組合せを示すコードを設定し、回路抽出時の素子認
識テーブルを参照して該処理領域の他の層との重なりの
有無を調べ、相隣る２つの該処理領域毎に該コードを論
理演算することをすべての該処理領域（Ｒ１〜Ｒ８）に
ついて行なって論理接続を抽出し、かつ、前記算出した
面積のうち他の層との重なりのある隣接する等電位処理
領域の面積は各層毎にその等電位処理領域の面積の総和
に加算することをすべての該処理領域（Ｒ１〜Ｒ８）に
ついて１回の走査で行なうことを特徴とするマスクパタ
ーンの配線容量算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288722A JPH01130279A (ja) | 1987-11-16 | 1987-11-16 | マスクパターンの配線容量算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288722A JPH01130279A (ja) | 1987-11-16 | 1987-11-16 | マスクパターンの配線容量算出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01130279A true JPH01130279A (ja) | 1989-05-23 |
Family
ID=17733840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288722A Pending JPH01130279A (ja) | 1987-11-16 | 1987-11-16 | マスクパターンの配線容量算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01130279A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355868A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 電子回路の配線間容量算出方法 |
| US5761076A (en) * | 1994-04-19 | 1998-06-02 | Hitachi, Ltd. | Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring |
-
1987
- 1987-11-16 JP JP62288722A patent/JPH01130279A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355868A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 電子回路の配線間容量算出方法 |
| US5761076A (en) * | 1994-04-19 | 1998-06-02 | Hitachi, Ltd. | Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871332B2 (en) | Structure and method for separating geometries in a design layout into multi-wide object classes | |
| US6883149B2 (en) | Via enclosure rule check in a multi-wide object class design layout | |
| US6772401B2 (en) | Correction of spacing violations between design geometries and wide class objects of dummy geometries | |
| US6892363B2 (en) | Correction of width violations of dummy geometries | |
| JP2006259943A (ja) | 集積回路のレイアウト設計システム及びその方法並びにプログラム | |
| US10346579B2 (en) | Interactive routing of connections in circuit using auto welding and auto cloning | |
| CN114611452A (zh) | 基于电路原理图在版图中自动生成Sub Cell的方法 | |
| JP4178242B2 (ja) | 斜め配線を有するｌｓｉの配線容量の抽出方法およびその抽出プログラム | |
| JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
| JP4544631B2 (ja) | トランジスタモデル生成装置、および、トランジスタモデル生成方法 | |
| JPH08221460A (ja) | 回路シミュレーション方法および配線間容量抽出装置 | |
| US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
| JP3139400B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JPH01293530A (ja) | マスクパターンからのトランジスタサイズ抽出方法 | |
| JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP3076159B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| JPS63157273A (ja) | マスクパタ−ン検証方法 | |
| JPH01106175A (ja) | マスクパターンの配線面積算出方法 | |
| JPH06110972A (ja) | 集積回路マスクパターンからの回路接続情報抽出方法 | |
| JPS6288323A (ja) | マスクパタ−ンの検査方法 | |
| JP2002328965A (ja) | 回路シミュレーション装置および回路シミュレーション方法 |