JPH01106175A - マスクパターンの配線面積算出方法 - Google Patents
マスクパターンの配線面積算出方法Info
- Publication number
- JPH01106175A JPH01106175A JP62262734A JP26273487A JPH01106175A JP H01106175 A JPH01106175 A JP H01106175A JP 62262734 A JP62262734 A JP 62262734A JP 26273487 A JP26273487 A JP 26273487A JP H01106175 A JPH01106175 A JP H01106175A
- Authority
- JP
- Japan
- Prior art keywords
- area
- processing
- areas
- mask pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 73
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 238000007873 sieving Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
大規模集積回路(LSI)のレイアウト設計の結果のマ
スクパターンデータから等電位の配線の各総面積を夫々
算出するマスクパターンの配線面I6算出方法に関し、 マスクパターンデータから回路の接続情報ばかりでなく
、各等電位の配線の総面積を詳細に算出することを目的
とし、 積層された複数の層の組合ゼにより各論理単位の領域を
形成する集積回路のマスクパターンデータから等電位の
配線の各総面積を夫々算出するマスクパターンの配線面
積算出方法において、スリットの長手方向と前記複数の
層の各辺の線分とにより囲まれる配線用処理領域のすべ
てについて、その面積を算出すると共に、前記複数の層
のうち該処理領域を形成している層の組合せを示すコー
ドを設定し、相隣る2らの該処理領域毎に該コードを論
理vJ算することをすべての該処理領域について行なっ
て論理接続を抽出し、かつ、接1F!l係にある隣接す
る等電位処理領域の面積はその等電位処理領域の面積の
総和に加算することをすべての該処理領域について1回
の走査で行なうように構成する。
スクパターンデータから等電位の配線の各総面積を夫々
算出するマスクパターンの配線面I6算出方法に関し、 マスクパターンデータから回路の接続情報ばかりでなく
、各等電位の配線の総面積を詳細に算出することを目的
とし、 積層された複数の層の組合ゼにより各論理単位の領域を
形成する集積回路のマスクパターンデータから等電位の
配線の各総面積を夫々算出するマスクパターンの配線面
積算出方法において、スリットの長手方向と前記複数の
層の各辺の線分とにより囲まれる配線用処理領域のすべ
てについて、その面積を算出すると共に、前記複数の層
のうち該処理領域を形成している層の組合せを示すコー
ドを設定し、相隣る2らの該処理領域毎に該コードを論
理vJ算することをすべての該処理領域について行なっ
て論理接続を抽出し、かつ、接1F!l係にある隣接す
る等電位処理領域の面積はその等電位処理領域の面積の
総和に加算することをすべての該処理領域について1回
の走査で行なうように構成する。
本発明はマスクパターンの配線面v4算出方法に係り、
特にLSIのレイアウト設甜の結果のマスクパターンデ
ータから等電位の配線の各総面積を夫々算出するマスク
パターンの配線面積算出方法に関する。
特にLSIのレイアウト設甜の結果のマスクパターンデ
ータから等電位の配線の各総面積を夫々算出するマスク
パターンの配線面積算出方法に関する。
LSIのレイアウト設計はマスクパターン設計に要する
期間の短縮を図るため、4筒機を用いて大部分が自動的
に行なわれるが、完成度の高いレイアウトを行なったり
、自動レイアウトの結果を部分修正するために人手が入
る。このため、人手による誤りが発生するおそれがある
ので、マスクパターンデータ検証用に31筒機による各
種CA l)(Computer Aided De
sign )がv8発されている。
期間の短縮を図るため、4筒機を用いて大部分が自動的
に行なわれるが、完成度の高いレイアウトを行なったり
、自動レイアウトの結果を部分修正するために人手が入
る。このため、人手による誤りが発生するおそれがある
ので、マスクパターンデータ検証用に31筒機による各
種CA l)(Computer Aided De
sign )がv8発されている。
このマスクパターンデータ検証用のCADでは、マスク
パターンデータの図形処理により回路ス(子やその接続
を抽出し、結果が意図した通りに形成されているかどう
かを調べることにより行なわれる。
パターンデータの図形処理により回路ス(子やその接続
を抽出し、結果が意図した通りに形成されているかどう
かを調べることにより行なわれる。
しかし、回路の微細化が進むにつれて回路の接続ばかり
でなく、その回路内の各種パラメータ(配線容量、抵抗
など)も回路の動作に重要な影響を及ぼしてきている。
でなく、その回路内の各種パラメータ(配線容量、抵抗
など)も回路の動作に重要な影響を及ぼしてきている。
このため、マスクパターンデータより配線面積の算出が
必要とされる。
必要とされる。
従来より知られている。マスクパターンデータから配線
面積を算出する方法は、シンボリックレイアウトから見
積ったり、指定した2点をX方向及びY方向に平行な(
すなわち斜めとならない)線分でつないだ距離(マンハ
ッタン距離)により行なっていた。
面積を算出する方法は、シンボリックレイアウトから見
積ったり、指定した2点をX方向及びY方向に平行な(
すなわち斜めとならない)線分でつないだ距離(マンハ
ッタン距離)により行なっていた。
しかるに、従来方法は回路が複雑な場合は配線が最短距
離をとるとは限らず、実際のマスクパターンデータの配
線ど異なる場合があり、しかもマスクパターンデータか
ら直接配線面積を算出していないため、篩用結果の精度
が悪かった。また、積層されている複数の層の夫々につ
いて行なうから、t)出までに艮時間要するという問題
点があった。
離をとるとは限らず、実際のマスクパターンデータの配
線ど異なる場合があり、しかもマスクパターンデータか
ら直接配線面積を算出していないため、篩用結果の精度
が悪かった。また、積層されている複数の層の夫々につ
いて行なうから、t)出までに艮時間要するという問題
点があった。
本発明は上記の点に鑑みてなされたもので、マスクパタ
ーンデータから回路の接続情報ばかりでなく、各等電位
の配線の総面積を詳細に算出することができるマスクパ
ターンの配線面積算出方法を提供することを目的とする
。
ーンデータから回路の接続情報ばかりでなく、各等電位
の配線の総面積を詳細に算出することができるマスクパ
ターンの配線面積算出方法を提供することを目的とする
。
(問題点を解決するための手段)
本発明のマスクパターンの配線面積算出方法は、配線用
処理領域のすべてについてその面積を亦出すると共に、
処理領域を形成している層の組合せを示すコードを設定
し、相隣62つの処理領域毎にコードを論理演算して論
理接続を抽出し、かつ、接続関係にある隣接する等電位
処理領域の面積はその等電位処理領域の面積の総和に加
算する。
処理領域のすべてについてその面積を亦出すると共に、
処理領域を形成している層の組合せを示すコードを設定
し、相隣62つの処理領域毎にコードを論理演算して論
理接続を抽出し、かつ、接続関係にある隣接する等電位
処理領域の面積はその等電位処理領域の面積の総和に加
算する。
積層された複数の層の組合せにより各論理LP位の領域
を形成する集積回路のマスクパターンデータから、まず
各層の頂点を通る・一定方向の多数の直線で挾まれたス
リットの長手方向と複数の層の各辺の線分とにより囲ま
れる配線用処理領域のすべてについて、面積が算出され
ると共に、その処理領域を形成している層の組合せ(川
なり)を示すコードが設定される。
を形成する集積回路のマスクパターンデータから、まず
各層の頂点を通る・一定方向の多数の直線で挾まれたス
リットの長手方向と複数の層の各辺の線分とにより囲ま
れる配線用処理領域のすべてについて、面積が算出され
ると共に、その処理領域を形成している層の組合せ(川
なり)を示すコードが設定される。
次に、前記コードの論理演算によって相隣る2つの処理
領域の論理接続を抽出し、接続関係にあるときはその処
理領域の面積をそれと同じ等電位処理領域の面積の総和
に加算することをすべての処理領域について行なう。
領域の論理接続を抽出し、接続関係にあるときはその処
理領域の面積をそれと同じ等電位処理領域の面積の総和
に加算することをすべての処理領域について行なう。
ここで、面積の算出は、上記の処理領域が必ず台形(矩
形も含む)となるので、台形の公式を用・いて容易に算
出でき、また等電位処理領域は論理接続の抽出によって
簡単に検出できるので、等電位処理領域の面積の総和を
筒中に算出することができる。
形も含む)となるので、台形の公式を用・いて容易に算
出でき、また等電位処理領域は論理接続の抽出によって
簡単に検出できるので、等電位処理領域の面積の総和を
筒中に算出することができる。
本発明方法の一実施例について第1図のフローチャート
及び第2図乃至第4図と共に説明する。
及び第2図乃至第4図と共に説明する。
第1図において、v4層された複数の層の組合せにより
各論理単位の領域を形成するマスクパターンデータから
計粋機を使用しスリット法に基づいて、スリブI・を決
定する(第1図中、ステップP+ )。
各論理単位の領域を形成するマスクパターンデータから
計粋機を使用しスリット法に基づいて、スリブI・を決
定する(第1図中、ステップP+ )。
いま、配線用の層が第2図に示す如く下ff1Aと上層
Bとからなるものとし、また下mAが頂点a+−a5を
もつ5角形で、上層Bが頂点b+〜b4をもつ4角形で
あるものとすると、上記のスリットは各頂点を通る一定
方向(例えば垂直方向)の直線によって区切られる領域
である。
Bとからなるものとし、また下mAが頂点a+−a5を
もつ5角形で、上層Bが頂点b+〜b4をもつ4角形で
あるものとすると、上記のスリットは各頂点を通る一定
方向(例えば垂直方向)の直線によって区切られる領域
である。
従って、頂点a1とR5を通る垂直線21、頂点b1と
b4を通る垂直線ez、azを通る垂直線23、頂点b
2とb3を通る垂直線之4、頂点a3とR4を通る垂直
線flsとによって区切られた領域81〜S4がスリッ
トである。そして、このスリットの艮手力向と層△、B
の各辺の線分とにより囲まれた領域R1〜R8が処理領
域である。
b4を通る垂直線ez、azを通る垂直線23、頂点b
2とb3を通る垂直線之4、頂点a3とR4を通る垂直
線flsとによって区切られた領域81〜S4がスリッ
トである。そして、このスリットの艮手力向と層△、B
の各辺の線分とにより囲まれた領域R1〜R8が処理領
域である。
スリット法自体は例えば特開昭60−254618号公
報などに開示されており、公知である。
報などに開示されており、公知である。
次に、決定したーのスリット内の領域のうら処理領域を
左端のスリットS1内の一番下の領域とする(第1図中
、ステップP2)。ここでは、スリットS1内には処理
領域はR1一つだけであるから、このR1が処理領域と
なる。
左端のスリットS1内の一番下の領域とする(第1図中
、ステップP2)。ここでは、スリットS1内には処理
領域はR1一つだけであるから、このR1が処理領域と
なる。
次に台形の公式により面積が算出される(第1図中、ス
テップPs)。従って、第2図に示す処理領1i2R1
の場合は(1G+23.4) x20÷2= 334と
なる。
テップPs)。従って、第2図に示す処理領1i2R1
の場合は(1G+23.4) x20÷2= 334と
なる。
次に、その処理領域R1を形成している層の重なりを表
わす多重度コードが設定される(第1図中、ステップP
4)、この多重度コードはFA層されている層の数に等
しいビット数を有し、−理和演埠によって設定される。
わす多重度コードが設定される(第1図中、ステップP
4)、この多重度コードはFA層されている層の数に等
しいビット数を有し、−理和演埠によって設定される。
すなわち、第3図に示す如く、下層Aが(01)、上層
Bが(10)で表わされるbのとすると、処理領域R1
は下層Aのみよりなり、上層Bが存在しないので、その
多重度コードは(01)となる(処理領域R8も同様)
。同様に、後述する処理領域R2,R4゜R5及びR7
は夫々上層Bのみよりなるので、多重度コードは夫々(
10)となる。
Bが(10)で表わされるbのとすると、処理領域R1
は下層Aのみよりなり、上層Bが存在しないので、その
多重度コードは(01)となる(処理領域R8も同様)
。同様に、後述する処理領域R2,R4゜R5及びR7
は夫々上層Bのみよりなるので、多重度コードは夫々(
10)となる。
また、処理領域R3,R6のように下FAと上層Bとの
重なりの存在する領域の多重度コードは、(01)と(
10)との論理和演算の結果(11)となる。
重なりの存在する領域の多重度コードは、(01)と(
10)との論理和演算の結果(11)となる。
左端のスリットS1内の処理領域R1の多重度コードの
設定が終ると次にすぐ下の領域の多重度コードとのAN
D (論理vi)をとり、接続を認識した後(第1図中
、ステップP5)、すぐ左のスリット内の接している領
域の多重度コードとのANDをとり接続を認識する(同
、ステップPs )。
設定が終ると次にすぐ下の領域の多重度コードとのAN
D (論理vi)をとり、接続を認識した後(第1図中
、ステップP5)、すぐ左のスリット内の接している領
域の多重度コードとのANDをとり接続を認識する(同
、ステップPs )。
ここでは処理領域R1のすぐ下の領域も、すぐ左のスリ
ットも存在しないので、上記のANDをとって得られる
値はいずれも(00)となり、他の層とは接続されてい
ないと認識される。
ットも存在しないので、上記のANDをとって得られる
値はいずれも(00)となり、他の層とは接続されてい
ないと認識される。
次に、接している処理領域があれば、その等電位処理領
域の面積の総和に現在の処理領域の面積を加算する(第
1図中、ステップP7)が、ここでは接していないので
、初期値0にステップP3で算出した処理領域R1の面
積が加粋され、R1の面積がへの面積となる。
域の面積の総和に現在の処理領域の面積を加算する(第
1図中、ステップP7)が、ここでは接していないので
、初期値0にステップP3で算出した処理領域R1の面
積が加粋され、R1の面積がへの面積となる。
次にいま処理した処理領域がスリット内の最上位の領域
か否か判定され、最上位の領域で°ないときは最上位の
領域となるまで、上記のステップP3〜P7の処理が同
じスリット内の処理領域を1つずつ上へずらして繰り返
し行なわれ(第1図中、ステップP8)、最上位の領域
の処理が終ると、その処理領域が一番右端のスリットか
否か判断される(第1図中、ステップPs)。
か否か判定され、最上位の領域で°ないときは最上位の
領域となるまで、上記のステップP3〜P7の処理が同
じスリット内の処理領域を1つずつ上へずらして繰り返
し行なわれ(第1図中、ステップP8)、最上位の領域
の処理が終ると、その処理領域が一番右端のスリットか
否か判断される(第1図中、ステップPs)。
ここではスリットS1の処理が終了した段階であるから
、一つ右のスリットS2の走査が行なわれ、再びステッ
プP+−Pgの処理動作が行なわれる。すなわち、処T
II領域R2の面積が第2図かられかるように、(20
+20) xlO÷2= 200によりp出され(ステ
ップP3)、多重度コードが(10)に設定され(ステ
ップP4)、すぐ下とすぐ左の領域との接続が認識され
(ステップPs。
、一つ右のスリットS2の走査が行なわれ、再びステッ
プP+−Pgの処理動作が行なわれる。すなわち、処T
II領域R2の面積が第2図かられかるように、(20
+20) xlO÷2= 200によりp出され(ステ
ップP3)、多重度コードが(10)に設定され(ステ
ップP4)、すぐ下とすぐ左の領域との接続が認識され
(ステップPs。
R6)、等電位領域の面積に現在の領域R2の面積”
200”が加募される。ここでは上)IBの面積が20
0”となる。
200”が加募される。ここでは上)IBの面積が20
0”となる。
次に処理領域R3の面積が第2図かられかるように、(
23,4+30) xlO÷2= 267なる式により
算出され(ステップP3)、多重度コードが第3図に示
ず如<(11)に設定され(ステップP4 )、すぐ下
の処理領域R2の多重度コード(10)とのANDをと
られて(10)が得られくステップP5)、すぐ左の処
理領域R1の多重度コード(01)とのANDをとられ
て(01)が得られる(ステップPa )。
23,4+30) xlO÷2= 267なる式により
算出され(ステップP3)、多重度コードが第3図に示
ず如<(11)に設定され(ステップP4 )、すぐ下
の処理領域R2の多重度コード(10)とのANDをと
られて(10)が得られくステップP5)、すぐ左の処
理領域R1の多重度コード(01)とのANDをとられ
て(01)が得られる(ステップPa )。
上記のステップP5とR6の処理による演の結果は第4
図に示す如くになり、ステップP5での演わ結果が(1
0)なので処理領域R3は処理領域R2と上層Bで接続
されていることがわかり、またステップP6での演9結
果が(01)なので、処理領域R3とR1とはその領域
間で下層Aが共通に存在することがわかる。
図に示す如くになり、ステップP5での演わ結果が(1
0)なので処理領域R3は処理領域R2と上層Bで接続
されていることがわかり、またステップP6での演9結
果が(01)なので、処理領域R3とR1とはその領域
間で下層Aが共通に存在することがわかる。
その結果、次のステップP7での処理にJ3いて、第1
の′?!f電位領域(A層〉の面積の総和(R1の面積
” 334” )に処理領域R3の面積” 267”が
加算され、また第2の等電位領域(8層)の面積の総和
(R2の面積” 200” )に処理領域R3の面積“
267″が加算される。
の′?!f電位領域(A層〉の面積の総和(R1の面積
” 334” )に処理領域R3の面積” 267”が
加算され、また第2の等電位領域(8層)の面積の総和
(R2の面積” 200” )に処理領域R3の面積“
267″が加算される。
以下、上記と同様の処理動作がスリットS1から84に
かけて、かつ、同じスリット内では一番下の処理領域か
ら一番上の処理領域にかけて順番に行なわれ(すなわち
、R1→R2→R3→・・・→R7→R8の順番で行な
われ)、第1の等電位領域(A層)の面積はR1+R3
+R6+R8となり、第2の等電位領域の面積はR2+
R3+R4十R5→R6+R7となる。
かけて、かつ、同じスリット内では一番下の処理領域か
ら一番上の処理領域にかけて順番に行なわれ(すなわち
、R1→R2→R3→・・・→R7→R8の順番で行な
われ)、第1の等電位領域(A層)の面積はR1+R3
+R6+R8となり、第2の等電位領域の面積はR2+
R3+R4十R5→R6+R7となる。
このように、本実施例によれば、全層を一括して扱い、
各図形をスリットに切って各スリット毎に処理を行なう
スリット法をそのまま用い、スリット法を進める過程に
おいてスリット内の各処理領域の面積を算出し、等電位
となる処理領域すべてのトータルの面積を4算すること
により、各等電位処理領域の夫々の総配線面積をp出す
ることができる。
各図形をスリットに切って各スリット毎に処理を行なう
スリット法をそのまま用い、スリット法を進める過程に
おいてスリット内の各処理領域の面積を算出し、等電位
となる処理領域すべてのトータルの面積を4算すること
により、各等電位処理領域の夫々の総配線面積をp出す
ることができる。
上述の如く、本発明によれば、スリット法による1回の
走査のみでマスクパターンデータから回路の接続情報ば
かりでなく、等電位配線領域の総面積を得ることができ
るから、短時間で精度高く配線総面積を効率良く算出す
ることができ、またシミュレーション等における各種パ
ラメータの自動抽出などへの適用が可能となり、・更に
処理は単純な方法の繰り返しであるため、並列処理やノ
ー−ドウエア化が容易である等の特長を有するものであ
る。
走査のみでマスクパターンデータから回路の接続情報ば
かりでなく、等電位配線領域の総面積を得ることができ
るから、短時間で精度高く配線総面積を効率良く算出す
ることができ、またシミュレーション等における各種パ
ラメータの自動抽出などへの適用が可能となり、・更に
処理は単純な方法の繰り返しであるため、並列処理やノ
ー−ドウエア化が容易である等の特長を有するものであ
る。
第1図は本発明の一実施例のフローチャート、第2図は
配線用処理領域の一例を示す図、第3図は多重度コード
説明図、 第4図は論即接続の抽出の説明図を示す。 図において、 P+”Psはステップ、 81〜S4はスリット、 R1〜R8は処理領域、 Aは下層、 Bは上層 を示す。
配線用処理領域の一例を示す図、第3図は多重度コード
説明図、 第4図は論即接続の抽出の説明図を示す。 図において、 P+”Psはステップ、 81〜S4はスリット、 R1〜R8は処理領域、 Aは下層、 Bは上層 を示す。
Claims (1)
- 積層された複数の層の組合せにより各論理単位の領域を
形成する集積回路のマスクパターンデータから等電位の
配線の各総面積を夫々算出するマスクパターンの配線面
積算出方法において、スリット(S1〜S4)の長手方
向と前記複数の層の各辺の線分とにより囲まれる配線用
処理領域(R1〜R8)のすべてについて、その面積を
算出すると共に、前記複数の層のうち該処理領域(R1
〜R8)を形成している層の組合せを示すコードを設定
し、相隣る2つの該処理領域毎に該コードを論理演算す
ることをすべての該処理領域(R1〜R8)について行
なって論理接続を抽出し、かつ、接続関係にある隣接す
る等電位処理領域の面積はその等電位処理領域の面積の
総和に加算することをすべての該処理領域(R1〜R8
)について1回の走査で行なうことを特徴とするマスク
パターンの配線面積算出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62262734A JPH01106175A (ja) | 1987-10-20 | 1987-10-20 | マスクパターンの配線面積算出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62262734A JPH01106175A (ja) | 1987-10-20 | 1987-10-20 | マスクパターンの配線面積算出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01106175A true JPH01106175A (ja) | 1989-04-24 |
Family
ID=17379842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62262734A Pending JPH01106175A (ja) | 1987-10-20 | 1987-10-20 | マスクパターンの配線面積算出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01106175A (ja) |
-
1987
- 1987-10-20 JP JP62262734A patent/JPH01106175A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076118A (ja) | 半導体装置、その設計方法および設計装置 | |
JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
JP2003086689A (ja) | 半導体の不良解析用cadツール及び半導体の不良解析方法 | |
JPH01106175A (ja) | マスクパターンの配線面積算出方法 | |
JP7373675B2 (ja) | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 | |
JPS63129466A (ja) | 回路接続検査装置 | |
JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
JPS5846173B2 (ja) | 論理配線設計方式 | |
JPS63157273A (ja) | マスクパタ−ン検証方法 | |
JP2630218B2 (ja) | 回路設計装置 | |
JPS6126243A (ja) | Lsiア−トワ−クデ−タの回路接続照合出力装置 | |
JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
JPS63181348A (ja) | Lsiのレイアウト設計装置 | |
JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
JPH01293530A (ja) | マスクパターンからのトランジスタサイズ抽出方法 | |
JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 | |
JP2007072832A (ja) | 集積回路の電源配線設計方法及びシステム | |
JPH03118665A (ja) | デザインルールチェック方式 | |
JPH04344979A (ja) | パターンレイアウト検証装置 | |
JPS6295473A (ja) | 論理回路図表示装置 | |
JPH06112323A (ja) | 半導体集積回路のレイアウト検証方法 | |
JPH03171648A (ja) | 自動レイアウト用セル情報検証方法 | |
JPS61264726A (ja) | 回路抽出方法 | |
JPH11259555A (ja) | マクロの設計方法 |