JPS63129466A - 回路接続検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＬＳＩのマスクパターンの回路検査に好適な回
路接続検査装置に関するものである。

従来の技術 ＬＳＩマスクパターンの設計には多大な労力と時間を要
するため、近年、種々の方法で設計の効率化及び設計の
自動化がすすめられている。ＬＳＩのマスクパターンの
検査の自動化についても種々の方法が提案されているが
、その中の代表的なものに、マスクパターンから回路や
論理を復元して回路図や論理図を出力し、図面によって
検査を行なう方法や、マスクパターンから回路シミュレ
ーソヨンや論理シミュレーション用の情報を抽出し、シ
ミュレーションによって検査を行なう方法等がある。ま
た、最近では、マスクパターンから抽出した回路接続（
トランジスタやゲートの接続情報）と回路記述を照合す
ることによって検査を行なう方法が提案されている。

発明が解決しようとする問題点 前記従来技術は、小規模な回路には十分有効であるが、
大規模な回路については以下のような問題点がある。第
１にマスクパターンは図形データの集合であるため、大
規模な回路では処理データが莫大になる。前記検査方法
では、全ての図形データを扱うため処理時間もかかり、
またディスク容量の大きいコンピュータが必要とされる
。第２に、ＬＳＩ設計では多くの場合、繰り返し使われ
る回路があるため、小単位の回路を作成し、その回路を
用いて、１つの機能を有する回路を実現するというよう
な階層設計を行なうが、前記検査方法では、マスク上の
全データを検査するため、同一回路を重複して検査する
ことになり、効率が悪い。

本発明の目的は、上記問題点を解決し、処理能力の小さ
いコンピュータ上でも大規模な回路の検五を行なうこと
ができる回路接続検査装置を提供することにある。

問題点を解決するだめの手段 上記目的は、大規模な回路を小単位の回路に分割し、各
小単位の回路の外部接続点に、回路内部の接続追跡から
外部接続点を認識し外部接続点に接続情報付加する階層
接続情報付加手段によって、外部接続情報を付加し、各
小単位の回路のマスクパターン上の配置情報と前記階層
接続情報付加手段によって付加された外部接続情報から
、階層間の接続情報をもとに等電位追跡を行なう階層間
接続追跡手段を用いて、各小単位の回路間の接続追跡を
行なった結果得られた接続情報とあらかじめ用意された
回路接続記述を、２つの回路接続の比較より回路の接続
ミスを抽出する接続照合手段を用いて照合することによ
り、階層的に回路の接続検査を行なう回路接続検査を提
供することにより達成される。

作用 上記手段において、前記階層接続情報付加手段は、小単
位の回路の内部の接続の抽出及び等電位追跡を行ない外
部への接続点に外部接続情報を付加する。このとき、回
路内部で等電位の外部接続点には対応した外部接続情報
を付加する。前記階層間接続追跡手段は、前記階層接続
情報付加手段により各小単位の回路に付加された外部接
続情報と、各小単位の回路のマスクパターン上の配置情
報から、隣接する小単位の回路の外部接続情報を捜査し
、前記隣接する２つの小単位の回路の外部接続点の座標
がある範囲（デザインルール等で指定）で一致する場合
に２つの接続が等電位であると判定し、対応した外部接
続情報に更新する。この結果、複数の小単位の回路にま
たがる等電位な接続線には、等電位を示す情報が付加さ
れる。こうして得られた小単位の回路間の接続情報につ
いて、前記接続照合手段は、回路の接続記述と照合し、
異なった接続点を接続膜シ情報として出力する。

実施例 以下、本発明の一実施例について図面を用いて説明する
。第１図は本発明の一実施例の回路接続検査装置の全体
構成図である。１は回路接続検査装置、２は階層接続情
報付加手段、３は階層間接続追跡手段、４は接続照合手
段である。５はＬＳＩのマスクパターンデータであシ、
多数の小単位の回路（以後これをセルと呼ぶ）で構成さ
れている。

６はマスクパターンデータ６から階層接続情報付加手段
２によって抽出された各セルの外部接続情報である。７
は各セルの外部接続情報６から階層間接続追跡手段３に
よってセル間の等電位追跡を行なった結果得られた階層
間接続情報である。９は階層間接続情報７と回路接続記
述８を接続照合手段４を用いて照合した結果の出力情報
である。

実施例の回路接続検査装置における処理の流れを第２図
に示す回路を用いて説明する。第２図は１チツプのＬＳ
Ｉマスクパターンの一例であり、１０は各セルを示す。

第２図において、同一アルファベットで示すセルは同一
のものである。各セルのマスクパターンデータから階層
接続情報付加手段によってセル内の接続追跡を行ない各
セルの外部接続点に外部接続情報を付加する。

階層接続情報付加手段における詳細な処理の流れを第４
図に示す。第４図において１５はセル情報抽出部であり
、１チツプのＬＳＩマスクパターンデータより処理対象
のセルのマスクパターンデータを抽出する。１６は抽出
されたセル内マスクパターンデータであり、このデータ
を用いて回路認識部１７では、トランジスタ、コンタク
ト等の回路素子を認識し、素子間の接続を抽出する。さ
らに等電位追跡部１日で、コンタクトを介して接続され
た配線を等電位とする等電位処理を行なう。上記処理の
結果得られたセル内の回路接続情報より、外部信号線抽
出部１９で外部へ接続する配線を抽出し、外部接続点座
標や接続固有番号等を外部接続情報として出力する。

外部接続情報について第３図に具体例を示す。第３図は
第２図のセルＡ、Ｂを拡大した図であり、１３はセル内
の外部へ接続する配線、１４はその外部接続点である。

セルＢ１１において、外部接続点は４点あるが、そのう
ち２点はセル内で等電位となっているため同一の接続固
有番号Ｎ１が付加される。他の外部接続点にはＮ２．Ｎ
３とそれぞれ固有の接続番号が付加される。セルＡ１２
についても同様の処理が行われている。この様にして、
全セルについて外部接続情報を抽出する。抽出された各
セルの外部接続情報をもとに、階層間接続追跡手段によ
りセル間の接続追跡を行なう。

階層間接続追跡手段における詳細な処理の流れを第６図
に示す。第６図において２０は隣接セル探索部であシ、
各セルの配置座標から隣接するセルを探す。隣接するセ
ル同志が存在し、各々のセルの外部接続点の座標がある
範囲で一致している場合（ある範囲というのは通常デザ
インルールと言われるもので決定される）、その外部接
続線は等電位接続線として、等電位登録部２１で登録さ
れる。全セルについて前記処理を行った後、接続情報更
新部２２において全セルの外部接続点の接続固有番号が
更新される。更新された全セルの外部接続情報は階層間
接続情報として出力される。

第３図において階層間接続追跡の具体例を示す。

第３図で１１のセルＢと１２のセル人は隣接しており、
Ｎ１の固有番号をもつ外部接続線とＮ４の固有番号をも
つ外部接続点の外部接続点が一致している。この場合、
Ｎ１とＮ４の接続が等電位となり同一の固有番号に更新
される。こうして得られた階層間接続情報を接続照合手
段を用いて回路接続記述と照合する。

接続照合手段における詳細な処理の流れを第６図に示す
。第６図において２２は接続グラフ作成部であり、階層
間接続情報及び回路接続記述から２３に示す回路接続グ
ラフを作成する。回路接続グラフは、回路の接続をグラ
フの枝と頂点で表現したものである。上記接続グラフ作
成部で作成された両方の回路接続グラフに対して、グラ
フ同形判定部２６で、グラフの同形判定処理を行なう。

２つの回路接続グラフが同形でないと判定した場合はエ
ラー探索部２６で、異なる接続を詳細に探索する。この
様にして見つかったエラー接続を回路検査結果のエラー
情報として出力する。

本実施例によれば、同一セル内を重複して検査すること
なく、また処理データを軽減して、大規模な回路の回路
接続検査を行なうことができる。

発明の効果 本発明によれば、大規模な回路の回路接続検査を小単位
の回路に分けて行なうため処理データを軽減することが
でき、また繰り返し用いる回路については重複すること
なく検査を行なうことができるので、検査効率が上がる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例における回路接続検査装置の
全体構成図、第２図は本実施例装置を適用する回路のブ
ロック図、第３図は第２図に示す回路の一部拡大図、第
４図は本実施例における階層接続情報付加装置の構成図
、第５図は同階層間接続追跡装置の構成図、第６図は同
接続照合装置の構成図である。 １・・・・・・回路接続検査装置、２・・・・・・階層
接続情報付加手段、３・・・・・・階層間接続追跡手段
、４・・・・・・接接脂合手段、６・・・・・・ＬＳＩ
マスクパターンデータファイル、６・・・・・・外部接
続情報ファイル、７・・・・・・階層間接続情報ファイ
ル、８・・・・・回路接続記述ファイル、９・・・・・
・回路検査結果ファイル、１０゜１１．１２・・・・・
・小単位の回路、１３・・・・・・外部接続線、１４・
・・・・・外部接続点。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第４図 第５図 第６図

Claims (3)

【特許請求の範囲】
1. （１）ＬＳＩのマスクパターンの回路接続を検査するた
   めに、各機能ブロックの外部接続点に、前記ブロック内
   部で等電位にある外部接続点を対応づける情報及び位置
   情報からなる外部接続情報を付加する階層情報付加手段
   と、前記階層情報付加手段によって付加された各機能ブ
   ロックの外部接続情報より、機能ブロック間の等電位追
   跡を行なう階層間接続追跡手段と、前記階層間接続追跡
   手段により抽出された機能ブロック間の接続情報と機能
   ブロック間の接続記述とを照合する接続照合手段を具備
   してなる回路接続検査装置。
2. （２）機能ブロック内の回路接続を検査するために機能
   ブロック内の各小単位の回路に関し、階層接続情報付加
   手段と、階層間接続追跡手段と、接続照合手段を具備し
   ている特許請求の範囲第１項記載の回路接続検査装置。
3. （３）階層接続情報付加手段において、機能ブロック内
   部の接続より外部接続点を認識し、内部の等電位追跡を
   行なうことによって等電位の外部接続点には、双方を対
   応づける外部接続情報を付加する特許請求の範囲第１項
   又は第２項記載の回路接続検査装置。