JP3247454B2 - 集積回路マスクパターンの検証装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路マスクパター
ンの検証装置、特に、回路図と、この回路図に基づいて
作成されたマスクパターンと、が一致しているか否かを
コンピュータを用いて検証する装置に関する。

【０００２】

【従来の技術】集積回路を設計する場合、まず、回路図
を作成し、この回路図に基づいて集積回路マスクパター
ンが設計される。ところが、集積回路の集積度が向上し
てくると、集積回路マスクパターンも非常に複雑にな
り、設計したマスクパターンによって具現されている回
路が、もとの回路図上の回路と等価であるか否かの検証
が必要になる。このような検証を人手で行うのは非常に
困難であり、従来から、このような検証にはコンピュー
タが用いられている。すなわち、設計されたマスクパタ
ーンをデジタイズしてデジタルデータとしてコンピュー
タ内に取り込み、これに図形演算や位相演算を施して素
子相互の接続関係を調べ、回路接続情報として抽出する
のである。一方では、回路図に基づいて回路接続情報を
取り込み、両者を比較照合し、不一致の有無を確認する
ことになる。

【０００３】

【発明が解決しようとする課題】集積回路の大規模化、
微細化により、集積回路マスクパターンは非常に複雑に
なってきている。そこで、効率的なマスクパターン設計
を行うために、階層的な設計方式が採られている。すな
わち、単純なものの組み合わせから、より複雑なものへ
段階をおって設計を進めてゆき、下位レベルの回路をマ
クロ化することによって、更に上位レベルの回路を設計
するのである。たとえば、下位レベルのトランジスタ素
子を組み合わせて、ＮＯＲゲート、ＮＡＮＤゲートとい
った基本的な論理ゲートを設計し、これらの論理ゲート
を組み合わせて、ＡＬＵといったユニットを設計してゆ
く。更に、このようなユニットを組み合わせて、マイク
ロプロセッサのような複雑な機能をもったユニットが設
計できる。このような大規模な回路も、階層的な表現を
採ることにより、データ量を減少させることができる。
このような方式で設計された集積回路マスクパターンは
階層構造をもったものになる。

【０００４】しかしながら、従来の検証方法では、マス
クパターンをデジタイズして取り込んだ後、階層情報を
すべて展開し、すべての図形パターンが平面上に展開さ
れた状態で、図形演算や位相演算を行っているため、非
常に多くの処理時間を要する。また、照合の結果、不一
致によるエラーが生じても、エラー箇所を特定するのに
多大な時間が必要になる。

【０００５】そこで本発明は、効率的な演算を行うこと
により、短い処理時間で検証を行うことができる集積回
路マスクパターンの検証装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は、集積回路マス
クパターンが回路図と等価か否かをコンピュータを用い
て検証する集積回路マスクパターンの検証装置におい
て、デジタルデータとして用意された回路図から、階層
表現をもった形式で各素子間の接続情報を第１の回路接
続情報として抽出する第１の接続情報抽出手段と、 集積
回路マスクパターンをデジタイズしてデジタルデータと
して取り込むデジタイズ手段と、 オペレータの指示に基
づいて、集積回路マスクパターン上の特定のセルを指定
する入力を行い、当該指定セルの外部に存在するマスク
パターンについての回路接続情報を第２の回路接続情報
として抽出する第２の接続情報抽出手段と、 第１の回路
接続情報の中から、指定セルに関する回路接続情報を抽
出し、これを第２の回路接続情報の指定セル位置に嵌め
込んで合成し、第３の回路接続情報を作成する接続情報
合成手段と、 第１の回路接続情報と第３の回路接続情報
とを比較照合する比較照合手段と、を設けるようにした
ものである。

【０００７】

【作 用】本発明に係る検証方法は、マスクパターンか
ら抽出した第１の系統の回路接続情報と、回路図から抽
出した第２の系統の回路接続情報と、を比較照合すると
いう点では、従来の方法と基本的に同じである。しかし
ながら、第１の系統の回路接続情報を抽出する際に、オ
ペレータによって所定のセルが指定され、回路接続情報
の抽出処理は、この指定セルの外部の回路についてのみ
行われる。セル内部の回路については、第２の系統の回
路接続情報が嵌め込まれる。結局、第１の系統の回路接
続情報のうち、指定セルの部分については、第２の系統
の回路接続情報が移植されたことになる。したがって、
両系統の回路接続情報を比較した場合、指定セルの部分
については、いずれも第２の系統の回路接続情報が用い
られているため、本来の比較照合は行われないことにな
るが、比較照合を行う必要のないセル（たとえば、従来
から頻繁に利用されてきたセルで、マスクパターンの内
容が保証されているようなセル）を指定セルとしておけ
ば問題は生じない。このように、本発明による方法で
は、比較の必要のないセルについては、マスクパターン
から回路接続情報を抽出する演算処理を省くことができ
るので、効率的な演算を行うことができ、短い処理時間
で検証を行うことができるようになる。

【０００８】

【実施例】以下、本発明を図示する実施例に基づいて詳
述する。はじめに、従来の一般的な集積回路マスクパタ
ーンの検証方法を図１に基づいて説明する。まず、ステ
ップＳ１０において回路図が作成され、続くステップＳ
１１において、この回路図に基づくマスクパターン設計
が行われる。集積回路装置は、このマスクパターンを用
いて製造されることになるが、その前に、マスクパター
ンの検証が行われる。この検証は、ステップＳ１１で設
計されたマスクパターンから抽出した回路接続情報（各
素子相互間がどのように接続されているかを示す情報）
と、ステップＳ１０で作成された回路図から抽出した回
路接続情報と、を比較照合することにより行われる。両
者が一致していれば、ステップＳ１１で設計されたマス
クパターンは、ステップＳ１０で作成された回路図に正
しく対応したものになっていると確認できる。

【０００９】マスクパターンからの回路接続情報の抽出
は、次のような手順でコンピュータを用いて行われる。
まず、ステップＳ１２において、デジタイズを行い、マ
スクパターンをデジタルデータ（図形データ）としてコ
ンピュータ内に取り込む。続いて、ステップＳ１３にお
いて、取り込まれたマスクパターンのデータに対して、
階層構造の展開を行う。前述したように、現在の集積回
路では、階層構造をもった設計が行われるのが一般的で
あり、ステップＳ１１で設計されたマスクパターンは、
一平面上にすべての図形パターンが展開された状態のも
のではなく、上位階層のマスクパターンでは、下位階層
の具体的な図形パターンを表現する代わりに、これを１
つのセルとして表現している。そして、このセル内の具
体的な図形パターンは、下位階層のマスクパターンとし
て用意されることになる。ステップＳ１３における階層
構造展開処理は、このような階層構造によって表現され
たマスクパターンを、一平面上にすべての図形パターン
が表現された状態に展開する処理である。次に、ステッ
プＳ１４において、展開されたマスクパターンに対し
て、回路接続情報の抽出処理を行う。具体的には、ま
す、各回路素子を認識する演算を行う。たとえば、ＭＯ
Ｓ集積回路については、拡散層の図形パターンとポリシ
リコン層の図形パターンとの間でＡＮＤ演算を行うこと
により得られる図形パターンを、ゲートチャネル層とし
て認識することができる。このような図形演算により各
回路素子を認識したら、続いて、各節点について等電位
の認識を行えば、各回路素子相互の接続情報が得られ
る。この等電位の認識は、マスクパターンの各層間の位
相演算によって行われる。たとえば、２つの異なる図形
パターンとして与えられた２つの配線層の重なり領域に
おいて、コンタクトホールの図形パターンが存在すれ
ば、この２つの配線層は等電位であると認識することが
できる。なお、このマスクパターンからの回路接続情報
の抽出処理は、公知の技術なので、ここでは詳しい説明
は省略する。こうして、ステップＳ１４を経て、マスク
パターンから抽出した回路接続情報が得られることにな
る。ここでは、この情報を第１系統の回路接続情報と呼
ぶことにする。

【００１０】一方、ステップＳ１０で作成された回路図
からは、次のような手順で回路接続情報が抽出される。
まず、ステップＳ２１において、回路図から階層表現に
よる回路接続情報を抽出する。通常、回路図も階層構造
をもった表現で作成されており、また、コンピュータを
利用して回路図の作成を行うのが一般的である。したが
って、このステップＳ２１の処理は、コンピュータ内に
用意された回路図に対応するデータに基づいて、回路接
続情報を階層表現をもったまま抽出する処理になる。こ
のような処理は公知の技術であるため、ここでは詳しい
説明は省略する。続いて、ステップＳ２２において、抽
出した回路接続情報の階層構造を展開し、第２系統の回
路接続情報を得る。

【００１１】以上のようにして、ステップＳ１１で設計
したマスクパターンから第１系統の回路接続情報が抽出
され、ステップＳ１０で作成した回路図から第２系統の
回路接続情報が抽出されたら、最後に、ステップＳ３０
において両者を比較照合する。マスクパターンに具現さ
れた回路が回路図上の回路と等価であれば、両者は一致
するはずであるから、不一致が生じた場合には、その箇
所にマスクパターンの誤りが存在すると判断することが
できる。

【００１２】しかしながら、この従来の検証方法では、
ステップＳ１３において階層情報をすべて展開し、すべ
ての図形パターンが平面上に展開された状態で、ステッ
プＳ１４における回路接続情報抽出処理（図形演算や位
相演算）を行うため、非常に多くの処理時間を要すると
いう問題があることは既に述べたとおりである。また、
照合の結果、不一致によるエラーが生じても、エラー箇
所を特定するのにも多大な時間が必要になる。本発明
は、このような問題を解決するためになされたものであ
る。

【００１３】図２は本発明に係る集積回路マスクパター
ンの検証方法の手順を示す図である。図１に示す従来の
方法と比較するとその特徴が理解できよう。回路図に基
づいて第２系統の回路接続情報を抽出する手順（ステッ
プＳ２１，Ｓ２２）については、従来の方法と同一であ
るが、マスクパターンに基づいて第１系統の回路接続情
報を抽出する手順に特徴がある。以下、この手順につい
て説明する。

【００１４】ここでは、説明の便宜上、図３に示すよう
な簡単なマスクパターンを例にとって、以下の説明を行
うことにする。このマスクパターンは、図４に示すよう
な階層構造をもって設計されている。すなわち、最上位
の階層である全体の回路にはＴＯＰなる名がつけられ、
その下の階層にはセルＡおよびセルＢが定義され、更に
その下の階層として、セルＣおよびセルＤが定義されて
いる。図３における各セルの左下の黒点は、各セルの上
位階層への面付けの原点位置を示している。各セルのマ
スクパターン上の空間的な位置は、上位階層のセルに対
する原点の座標値で示すことができる。具体的には、図
５に示すような面付け位置を示す座標値が定義される。
ステップＳ１１において階層構造をもって設計されたマ
スクパターンでは、このようなセルの階層構造を容易に
認識することができる。

【００１５】さて、ステップＳ１１において設計された
マスクパターンを、ステップＳ１２においてデジタイズ
し、コンピュータ内にデジタルデータとして取り込んだ
ら、続くステップＳ１５において、所望のセルの指定が
行われる。このセルの指定は、オペレータからのセル指
定入力に基づいて行われる。ここでは、図３に示すマス
クパターンについて、オペレータが、セルＡとセルＤと
を指定したものとして以下の説明を続け、指定されたセ
ルＡ，Ｄを「指定セル」と呼ぶことにする。どのセルを
指定するかは、オペレータの意思に基づいて決定される
が、通常は、内部の回路接続情報を検証する必要のない
セルを指定することになる。具体的には、過去に何度も
利用されている使用頻度の高い基本的なセルであって、
そのセルの回路動作については何ら問題はないという保
証がなされているようなセルが指定されることになろ
う。このようなセルについては、あらためて回路接続情
報を抽出して検証する必要はない。

【００１６】こうして、セルの指定が完了したら、ステ
ップＳ１６において、指定セルの外部についてのみ、階
層構造の展開を行う。たとえば、セルＡ，Ｄが指定され
た場合、図６に示すように、実線で示す指定セルＡ，Ｄ
の外部についてのみ、階層構造の展開が行われ、指定セ
ルＡ，Ｄ内部の階層構造は無視される。この結果、セル
Ｂが展開され、セルＣは無視されることになり、結局、
図７にハッチングで示した領域についてのみ、図形パタ
ーンが得られることになる。

【００１７】続く、ステップＳ１７では、指定セルの外
部（図７のハッチング部分）についての回路接続情報の
抽出が行われる。このとき、指定セルの内部について
は、セル外部に接続するための各端子だけが回路接続情
報抽出の処理対象として残される。たとえば、いま、指
定セルＡ，Ｄが、図８(a) ，(b) に示すような図形パタ
ーンをもったセルであったとする。指定セルＡは、下位
階層のセルＣを包含しており、内部に配線層ＣＷを有
し、セル外部の配線層Ｗ１〜Ｗ４と外部接続端子ａ，
ａ，ｂ，ｃにおいて接続している。一方、指定セルＤ
は、内部に２つのトランジスタ素子ＴＲを有し、セル外
部の配線層Ｗ５，Ｗ６と外部接続端子ａ，ｂにおいて接
続している。このような場合、ステップＳ１７の処理を
行う上では、指定セルを図９(a) ，(b) に示すような外
部接続端子のみをもったパターンとして扱うのである。
結局、図７のハッチング部分についての回路接続情報の
みが抽出され、指定セルＡ，Ｄの輪郭を構成する境界部
分については、どのセルのどの外部接続端子に繋がって
いるかという情報のみが抽出されることになる。前述の
ように、この回路接続情報を抽出する処理は、種々の図
形演算や位相演算を行う必要があるため、多大な演算時
間を必要とする処理である。ところが、本発明による方
法では、このような演算を指定セルＡ，Ｄの内部におい
ては行う必要がなくなるため、指定セルの数が増えれば
増えるほど、演算時間は短縮されることになる。

【００１８】次に、ステップＳ１８において、指定セル
の内部の回路接続情報を合成する処理を行う。ステップ
Ｓ１７において得られた回路接続情報は、図７に示すよ
うに、指定セルＡ，Ｄの内部についての情報をもたない
ものであり、いわば、指定セルＡ，Ｄの部分がブランク
になった情報である。ステップＳ１８では、このブラン
クの部分を埋めるための処理が行われる。このブランク
の部分に嵌め込む情報としては、回路図から抽出した第
２系統の回路接続情報を利用するのである。すなわち、
図２の手順図において、ステップＳ２１において抽出さ
れた階層表現による回路接続情報のうち、指定セルＡ，
Ｄに対応する情報を、ブランクの部分に嵌め込む処理が
行われる。図１０は、この嵌め込み処理の概念図であ
る。図１０(a) に示すように、ステップＳ２１で抽出し
た回路接続情報は階層構造をもった情報となっているの
で、この情報のうち、指定セルＡ，Ｄに対応する部分
を、図１０(b) に示すように、ステップＳ１７で抽出し
た回路接続情報の指定セルＡ，Ｄの位置に嵌め込むので
ある。指定セルの輪郭を構成する境界部分については、
外部接続端子に両系統で共通したテキスト名を付与して
おくようにすれば、嵌め込み処理を行うときに対応をと
ることができる。このような嵌め込み処理を行うことに
より、指定セルＡ，Ｄの内部についても情報をもった回
路接続情報が合成できる。

【００１９】続く、ステップＳ１９では、この合成され
た回路接続情報について、必要があれば、階層構造の展
開処理を行う。たとえば、図１０(b) に示すように、指
定セルＡに嵌め込まれた回路接続情報は、セルＡ−セル
Ｃという階層構造を有しているので、ステップＳ１９に
おいて、この階層構造が展開される。かくして、第１系
統の最終的な回路接続情報が得られることになる。

【００２０】一方、第２系統の回路接続情報は、従来の
方法と同様に、ステップＳ２１，Ｓ２２を経て得られ
る。そして、ステップＳ３０において、両系統の回路接
続情報が比較照合される。この比較照合においては、指
定セルＡ，Ｄの内部の回路についての検証は行うことが
できない。なぜなら、第１系統の回路接続情報のうち、
指定セルＡ，Ｄの内部の情報は、マスクパターンから抽
出した本来の情報ではなく、第２系統の回路接続情報の
対応部分を移植した情報となっているため、同じ第２系
統の情報同士を比較することになるからである。しかし
ながら、前述したように、指定セルは、そもそも検証の
必要のないセルとして指定されたものであるため、ステ
ップＳ３０において、指定セルについての検証を行うこ
とができないのは、当然の帰結である。

【００２１】要するに、本発明の方法の主眼は、内容が
保証されており、改めて検証を行う必要のない指定セル
については、マスクパターンから回路接続情報を抽出す
る処理を行わないようにし、処理時間を短縮するように
した点にある。そして、検証を行う上では、この指定セ
ルの部分の回路接続情報を、回路図から抽出した回路接
続情報の対応部分を嵌め込むことにより埋め合わせする
ようにし、両系統の回路接続情報の比較照合が行われる
ようにしたのである。しかも、比較照合の結果としてエ
ラーが生じた場合、本発明に係る方法では、エラー箇所
の特定が従来の方法よりも容易になる。なぜなら、指定
セルの内部においては、決してエラーは発生しないので
あるから、エラー発生箇所は、指定セルの外部か、ある
いは、指定セルの外部接続端子との間の接続部分か、に
特定されるからである。したがって、エラー発生時の検
証時間の短縮というメリットも得られる。

【００２２】なお、回路図に基づいてマスクパターンを
設計する場合、実際のパターンの面積や電気的特性を考
慮して、階層構造が変更されるような場合がある。この
ような場合にも、本発明に係る方法は問題なく適用可能
である。たとえば、図３に示すような階層構造をもった
回路図に基づいてマスクパターン設計を行ったときに、
マスクパターン上では、図１１に示すような階層構造に
変更されたという場合を例に考えてみる。すなわち、回
路図においては、セルＢの下位階層として、２つのセル
Ｄが定義されていたのに、実際のマスクパターンでは、
一方のセルＤがセルＢの中に組み込まれてしまって、階
層構造からは姿を消してしまう結果となっている。この
ような場合は、マスクパターンからの回路接続情報の抽
出は、セルＡと一方のセルＤのみを指定セルとして、図
１２のハッチング部分についてのみ回路接続情報抽出処
理を行えばよい。そして、ブランクの部分については、
回路図から抽出した回路接続情報の対応部分を嵌め込む
ようにすれば、何ら問題は生じない。この場合、セルＤ
の一方は検証の対象となり、一方は対象からはずされる
ことになる。

【００２３】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではない。特に、上述の実施例は、説明の便宜上、非常
に単純なモデルについてのものであり、実際にはより複
雑なマスクパターンに対して本発明は適用されることに
なる。

【００２４】

【発明の効果】以上のとおり本発明によれば、集積回路
マスクパターンの検証を行う際に、マスクパターンから
の回路接続情報の抽出処理を、検証が不要なセルについ
ては省くようにしたため、効率的な演算を行うことによ
り、短い処理時間で検証を行うことができるようにな
る。

【図面の簡単な説明】

【図１】従来の一般的な集積回路マスクパターンの検証
方法の手順を示す図である。

【図２】本発明に係る集積回路マスクパターンの検証方
法の手順を示す図である。

【図３】図２の手順を説明するために用いる階層構造を
もった具体的なマスクパターンの一例を示す図である。

【図４】図３に示すマスクパターンの階層構造を示す図
である。

【図５】図３に示すマスクパターンについて、各セルの
面付け位置を示す表である。

【図６】図３に示すマスクパターンについて、セル指定
を行った状態を示す図である。

【図７】図３に示すマスクパターンのうち、回路接続情
報抽出処理の対象となる領域をハッチングで示した図で
ある。

【図８】指定セルＡおよびＤの内部構造を示す図であ
る。

【図９】図８に示す指定セルＡおよびＤについて、外部
接続用端子のみを抽出した図である。

【図１０】マスクパターンから抽出した回路接続情報
に、回路図から抽出した回路接続情報の一部を嵌め込み
合成する概念を説明する図である。

【図１１】マスクパターン設計時に、階層構造を変更し
た状態を示す図である。

【図１２】図１１に示すマスクパターンのうち、回路接
続情報抽出処理の対象となる領域をハッチングで示した
図である。

【符号の説明】

Ａ〜Ｄ…セル ａ〜ｄ…外部接続端子 ＣＷ…配線層 Ｗ１〜Ｗ６…配線層 ＴＲ…トランジスタ Ｖｄｄ，Ｇｎｄ…電源配線層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−182873（ＪＰ，Ａ) 特開 昭63−129466（ＪＰ，Ａ) 特開 平４−304562（ＪＰ，Ａ) 特開 平４−172564（ＪＰ，Ａ) 寺尾淳子、外３名、”超ＬＳＩレイア ウト検証システムＦＲＩＥＮＤにおける 階層的な接続検証”、電子情報通信学会 技術研究報告、電子情報通信学会、昭和 62年、Ｖｏｌ．86、Ｎｏ．328、ｐ．９ −15（ＣＡＳ86−204) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 666 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 集積回路マスクパターンが回路図と等価
   か否かを検証する集積回路マスクパターンの検証装置で
   あって、デジタルデータとして用意された回路図から、階層表現
   をもった形式で各素子間の接続情報を第１の回路接続情
   報として抽出する第１の接続情報抽出手段と、 集積回路マスクパターンをデジタイズしてデジタルデー
   タとして取り込むデジタイズ手段と、 オペレータの指示に基づいて、前記集積回路マスクパタ
   ーン上の特定のセルを指定する入力を行い、当該指定セ
   ルの外部に存在するマスクパターンについての回路接続
   情報を第２の回路接続情報として抽出する第２の接続情
   報抽出手段と、 前記第１の回路接続情報の中から、前記指定セルに関す
   る回路接続情報を抽出し、これを前記第２の回路接続情
   報の前記指定セル位置に嵌め込んで合成し、第３の回路
   接続情報を作成する接続情報合成手段と、 前記第１の回路接続情報と前記第３の回路接続情報とを
   比較照合する比較照合手段と、 を有することを特徴とする集積回路マスクパターンの検
   証装置。