JP3247455B2 - 集積回路マスクパターンの検証装置 - Google Patents

集積回路マスクパターンの検証装置

Info

Publication number
JP3247455B2
JP3247455B2 JP28383692A JP28383692A JP3247455B2 JP 3247455 B2 JP3247455 B2 JP 3247455B2 JP 28383692 A JP28383692 A JP 28383692A JP 28383692 A JP28383692 A JP 28383692A JP 3247455 B2 JP3247455 B2 JP 3247455B2
Authority
JP
Japan
Prior art keywords
circuit
connection information
mask pattern
information
circuit connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28383692A
Other languages
English (en)
Other versions
JPH06110974A (ja
Inventor
安男 神保
直樹 下袴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP28383692A priority Critical patent/JP3247455B2/ja
Publication of JPH06110974A publication Critical patent/JPH06110974A/ja
Application granted granted Critical
Publication of JP3247455B2 publication Critical patent/JP3247455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路マスクパター
ンの検証装置、特に、回路図と、この回路図に基づいて
作成されたマスクパターンと、が一致しているか否かを
コンピュータを用いて検証する装置に関する。
【0002】
【従来の技術】集積回路を設計する場合、まず、回路図
を作成し、この回路図に基づいて集積回路マスクパター
ンが設計される。ところが、集積回路の集積度が向上し
てくると、集積回路マスクパターンも非常に複雑にな
り、設計したマスクパターンによって具現されている回
路が、もとの回路図上の回路と等価であるか否かの検証
が必要になる。このような検証を人手で行うのは非常に
困難であり、従来から、このような検証にはコンピュー
タが用いられている。すなわち、設計されたマスクパタ
ーンをデジタイズしてデジタルデータとしてコンピュー
タ内に取り込み、これに図形演算や位相演算を施して素
子相互の接続関係を調べ、回路接続情報として抽出する
のである。一方では、回路図に基づいて回路接続情報を
取り込み、両者を比較照合し、不一致の有無を確認する
ことになる。
【0003】
【発明が解決しようとする課題】集積回路の大規模化、
微細化により、集積回路マスクパターンは非常に複雑に
なってきている。そこで、効率的なマスクパターン設計
を行うために、階層的な設計方式が採られている。すな
わち、単純なものの組み合わせから、より複雑なものへ
段階をおって設計を進めてゆき、下位レベルの回路をマ
クロ化することによって、更に上位レベルの回路を設計
するのである。たとえば、下位レベルのトランジスタ素
子を組み合わせて、NORゲート、NANDゲートとい
った基本的な論理ゲートを設計し、これらの論理ゲート
を組み合わせて、ALUといったユニットを設計してゆ
く。更に、このようなユニットを組み合わせて、マイク
ロプロセッサのような複雑な機能をもったユニットが設
計できる。このような大規模な回路も、階層的な表現を
採ることにより、データ量を減少させることができる。
このような方式で設計された集積回路マスクパターンは
階層構造をもったものになる。
【0004】しかしながら、従来の検証方法では、マス
クパターンをデジタイズして取り込んだ後、階層情報を
すべて展開し、すべての図形パターンが平面上に展開さ
れた状態で、図形演算や位相演算を行っているため、非
常に多くの処理時間を有する。また、照合の結果、不一
致によるエラーが生じても、エラー箇所を特定するのに
多大な時間が必要になる。
【0005】そこで本発明は、効率的な演算を行うこと
により、短い処理時間で検証を行うことができる集積回
路マスクパターンの検証装置を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は、集積回路マス
クパターンが回路図と等価か否かをコンピュータを用い
て検証する集積回路マスクパターンの検証装置におい
て、デジタルデータとして用意された回路図から、階層
表現をもった形式で各素子間の接続情報を第1の回路接
続情報として抽出する第1の接続情報抽出手段と、 集積
回路マスクパターンをデジタイズしてデジタルデータと
して取り込むデジタイズ手段と、 オペレータの指示に基
づいて、集積回路マスクパターン上の特定のセルを指定
する入力を行い、当該指定セルの外部に存在するマスク
パターンについての回路接続情報を第2の回路接続情報
として抽出する第2の接続情報抽出手段と、 指定セルに
ついて、同じ外部接続端子数をもった疑似回路を生成す
る疑似回路生成手段と、 第1の回路接続情報の中の、指
定セルに関する回路接続情報を、疑似回路の回路接続情
報に置換することにより、第3の回路接続情報を作成す
る接続情報置換手段と、 第2の回路接続情報の中の、指
定セル位置に、疑似回路の回路接続情報を嵌め込んで合
成し、第4の回路接続情報を作成する接続情報合成手段
と、 第3の回路接続情報と第4の回路接続情報とを比較
照合する比較照合手段と、を設けるようにしたものであ
る。
【0007】
【作 用】本発明に係る検証方法は、マスクパターンか
ら抽出した第1の系統の回路接続情報と、回路図から抽
出した第2の系統の回路接続情報と、を比較照合すると
いう点では、従来の方法と基本的に同じである。しかし
ながら、第1の系統の回路接続情報を抽出する際に、オ
ペレータによって所定のセルが指定され、回路接続情報
の抽出処理は、この指定セルの外部の回路についてのみ
行われる。指定セル内部の回路については、実際の回路
とは全く無関係な疑似回路が生成される。そして、第1
の系統の回路接続情報中の指定セル内部の情報は、この
疑似回路の回路接続情報に置換され、第2の系統の回路
接続情報の指定セル位置には、この疑似回路の回路接続
情報が嵌め込まれる。結局、両方の系統の回路接続情報
のうち、指定セルの部分については、実際の回路とは全
く無関係な疑似回路の情報が入ることになる。したがっ
て、両系統の回路接続情報を比較した場合、指定セルの
部分については、同一の疑似回路の回路接続情報が用い
られているため、本来の比較照合は行われないことにな
るが、比較照合を行う必要のないセル(たとえば、従来
から頻繁に利用されてきたセルで、マスクパターンの内
容が保証されているようなセル)を指定セルとしておけ
ば問題は生じない。このように、本発明による方法で
は、比較の必要のないセルについては、マスクパターン
から回路接続情報を抽出する演算処理を省くことができ
るので、効率的な演算を行うことができ、短い処理時間
で検証を行うことができるようになる。
【0008】
【実施例】以下、本発明を図示する実施例に基づいて詳
述する。はじめに、従来の一般的な集積回路マスクパタ
ーンの検証方法を図1に基づいて説明する。まず、ステ
ップS10において回路図が作成され、続くステップS
11において、この回路図に基づくマスクパターン設計
が行われる。集積回路装置は、このマスクパターンを用
いて製造されることになるが、その前に、マスクパター
ンの検証が行われる。この検証は、ステップS11で設
計されたマスクパターンから抽出した回路接続情報(各
素子相互間がどのように接続されているかを示す情報)
と、ステップS10で作成された回路図から抽出した回
路接続情報と、を比較照合することにより行われる。両
者が一致していれば、ステップS11で設計されたマス
クパターンは、ステップS10で作成された回路図に正
しく対応したものになっていると確認できる。
【0009】マスクパターンからの回路接続情報の抽出
は、次のような手順でコンピュータを用いて行われる。
まず、ステップS12において、デジタイズを行い、マ
スクパターンをデジタルデータ(図形データ)としてコ
ンピュータ内に取り込む。続いて、ステップS13にお
いて、取り込まれたマスクパターンのデータに対して、
階層構造の展開を行う。前述したように、現在の集積回
路では、階層構造をもった設計が行われるのが一般的で
あり、ステップS11で設計されたマスクパターンは、
一平面上にすべての図形パターンが展開された状態のも
のではなく、上位階層のマスクパターンでは、下位階層
の具体的な図形パターンを表現する代わりに、これを1
つのセルとして表現している。そして、このセル内の具
体的な図形パターンは、下位階層のマスクパターンとし
て用意されることになる。ステップS13における階層
構造展開処理は、このような階層構造によって表現され
たマスクパターンを、一平面上にすべての図形パターン
が表現された状態に展開する処理である。次に、ステッ
プS14において、展開されたマスクパターンに対し
て、回路接続情報の抽出処理を行う。具体的には、ま
ず、各回路素子を認識する演算を行う。たとえば、MO
S集積回路については、拡散層の図形パターンとポリシ
リコン層の図形パターンとの間でAND演算を行うこと
により得られる図形パターンを、ゲートチャネル層とし
て認識することができる。このような図形演算により各
回路素子を認識したら、続いて、各節点について等電位
の認識を行えば、各回路素子相互の接続情報が得られ
る。この等電位の認識は、マスクパターンの各層間の位
相演算によって行われる。たとえば、2つの異なる図形
パターンとして与えられた2つの配線層の重なり領域に
おいて、コンタクトホールの図形パターンが存在すれ
ば、この2つの配線層は等電位であると認識することが
できる。なお、このマスクパターンからの回路接続情報
の抽出処理は、公知の技術なので、ここでは詳しい説明
は省略する。こうして、ステップS14を経て、マスク
パターンから抽出した回路接続情報が得られることにな
る。ここでは、この情報を第1系統の回路接続情報と呼
ぶことにする。
【0010】一方、ステップS10で作成された回路図
からは、次のような手順で回路接続情報が抽出される。
まず、ステップS21において、回路図から階層表現に
よる回路接続情報を抽出する。通常、回路図も階層構造
をもった表現で作成されており、また、コンピュータを
利用して回路図の作成を行うのが一般的である。したが
って、このステップS21の処理は、コンピュータ内に
用意された回路図に対応するデータに基づいて、回路接
続情報を階層表現をもったまま抽出する処理になる。こ
のような処理は公知の技術であるため、ここでは詳しい
説明は省略する。続いて、ステップS22において、抽
出した回路接続情報の階層構造を展開し、第2系統の回
路接続情報を得る。
【0011】以上のようにして、ステップS11で設計
したマスクパターンから第1系統の回路接続情報が抽出
され、ステップS10で作成した回路図から第2系統の
回路接続情報が抽出されたら、最後に、ステップS30
において両者を比較照合する。マスクパターンに具現さ
れた回路が回路図上の回路と等価であれば、両者は一致
するはずであるから、不一致が生じた場合には、その箇
所にマスクパターンの誤りが存在すると判断することが
できる。
【0012】しかしながら、この従来の検証方法では、
ステップS13において階層情報をすべて展開し、すべ
ての図形パターンが平面上に展開された状態で、ステッ
プS14における回路接続情報抽出処理(図形演算や位
相演算)を行うため、非常に多くの処理時間を有すると
いう問題があることは既に述べたとおりである。また、
照合の結果、不一致によるエラーが生じても、エラー箇
所を特定するのにも多大な時間が必要になる。本発明
は、このような問題を解決するためになされたものであ
る。
【0013】図2は本発明に係る集積回路マスクパター
ンの検証方法の手順を示す図である。図1に示す従来の
方法と比較するとその特徴が理解できよう。以下、この
手順について説明する。ここでは、説明の便宜上、図3
に示すような簡単なマスクパターンを例にとって、以下
の説明を行うことにする。このマスクパターンは、図4
に示すような階層構造をもって設計されている。すなわ
ち、最上位の階層である全体の回路にはTOPなる名が
つけられ、その下の階層にはセルAおよびセルBが定義
され、更にその下の階層として、セルCおよびセルDが
定義されている。図3における各セルの左下の黒点は、
各セルの上位階層への面付けの原点位置を示している。
各セルのマスクパターン上の空間的な位置は、上位階層
のセルに対する原点の座標値で示すことができる。具体
的には、図5に示すような面付け位置を示す座標値が定
義される。ステップS11において階層構造をもって設
計されたマスクパターンでは、このようなセルの階層構
造を容易に認識することができる。
【0014】さて、ステップS11において設計された
マスクパターンを、ステップS12においてデジタイズ
し、コンピュータ内にデジタルデータとして取り込んだ
ら、続くステップS15において、所望のセルの指定が
行われる。このセルの指定は、オペレータからのセル指
定入力に基づいて行われる。ここでは、図3に示すマス
クパターンについて、オペレータが、セルAとセルDと
を指定したものとして以下の説明を続け、指定されたセ
ルA,Dを「指定セル」と呼ぶことにする。どのセルを
指定するかは、オペレータの意思に基づいて決定される
が、通常は、内部の回路接続情報を検証する必要のない
セルを指定することになる。具体的には、過去に何度も
利用されている使用頻度の高い基本的なセルであって、
そのセルの回路動作については何ら問題はないという保
証がなされているようなセルが指定されることになろ
う。このようなセルについては、あらためて回路接続情
報を抽出して検証する必要はない。
【0015】こうして、セルの指定が完了したら、ステ
ップS16において、指定セルの外部についてのみ、階
層構造の展開を行う。たとえば、セルA,Dが指定され
た場合、図6に示すように、実線で示す指定セルA,D
の外部についてのみ、階層構造の展開が行われ、指定セ
ルA,D内部の階層構造は無視される。この結果、セル
Bが展開され、セルCは無視されることになり、結局、
図7にハッチングで示した領域についてのみ、図形パタ
ーンが得られることになる。
【0016】続く、ステップS17では、指定セルの外
部(図7のハッチング部分)についての回路接続情報の
抽出が行われる。このとき、指定セルの内部について
は、セル外部に接続するための各端子だけが回路接続情
報抽出の処理対象として残される。たとえば、いま、指
定セルA,Dが、図8(a) ,(b) に示すような図形パタ
ーンをもったセルであったとする。指定セルAは、下位
階層のセルCを包含しており、内部に配線層CWを有
し、セル外部の配線層W1〜W3と外部接続端子a,
b,cにおいて接続している。一方、指定セルDは、内
部に2つのトランジスタ素子TRを有し、セル外部の配
線層W4,W5と外部接続端子a,bにおいて接続して
いる。このような場合、ステップS17の処理を行う上
では、指定セルを図9(a) ,(b) に示すような外部接続
端子のみをもったパターンとして扱うのである。結局、
図7のハッチング部分についての回路接続情報のみが抽
出され、指定セルA,Dの輪郭を構成する境界部分につ
いては、どのセルのどの外部接続端子に繋がっているか
という情報のみが抽出されることになる。前述のよう
に、この回路接続情報を抽出する処理は、種々の図形演
算や位相演算を行う必要があるため、多大な演算時間を
必要とする処理である。ところが、本発明による方法で
は、このような演算を指定セルA,Dの内部においては
行う必要がなくなるため、指定セルの数が増えれば増え
るほど、演算時間は短縮されることになる。
【0017】さて、ステップS15におけるセルの指定
を受けて、ステップS40では、指定セルについての疑
似回路の生成が行われる。上述の例の場合、指定セル
A,Dのそれぞれについて、疑似回路が生成される。こ
の疑似回路は、「条件1:対応する指定セルの外部接続
端子と同じ端子数をもつこと」と「条件2:異なる指定
セルでは、疑似回路も異なる回路となるように、相互に
ユニークな回路であること」という2つの条件を満足す
るような回路であれば、どのような回路でもかまわな
い。ここでは、たとえば、図8(a) ,(b) に示すような
指定セルA,Dに対して、それぞれ図10(a) ,(b) に
示すような疑似回路A´,D´が生成されたものとす
る。疑似回路A´は、指定セルAと同様に、3つの外部
接続端子a,b,cをもった回路であり、3つのゲート
素子G1〜G3によって構成されている。一方、疑似回
路D´は、指定セルDと同様に、2つの外部接続端子
a,bをもった回路であり、2つのゲート素子G4,G
5によって構成されている。いずれの疑似回路も、論理
回路としては全く意味のない回路でかまわない。疑似回
路A´,D´は、論理回路としては、すべての端子が入
力端子となっており、最終段階のゲート素子G3,G5
の出力は、いずれも浮いた状態となっているが、このよ
うな回路を疑似回路として生成しても何ら支障は生じな
い。本発明による検証方法では、各素子と節点との接続
関係を比較照合するのが目的であって、回路の論理動作
の解析を行うのが目的ではない。したがって、このよう
に、疑似回路としては、全く意味のない論理動作を行う
回路を用いてもかまわない。
【0018】こうして、指定セルについての疑似回路が
生成できたら、ステップS18において、ステップS1
7で抽出した回路接続情報に、生成した疑似回路の回路
接続情報を合成する処理を行う。ステップS17におい
て得られた回路接続情報は、図7に示すように、指定セ
ルA,Dの内部についての情報をもたないものであり、
いわば、指定セルA,Dの部分がブランクになった情報
である。ステップS18では、このブランクの部分を埋
めるための処理が行われる。このブランクの部分に嵌め
込む情報として、ステップS40で生成した疑似回路の
回路接続情報を利用するのである。すなわち、図7にお
いて、指定セルAについてのブランク部分に、図10
(a) に示す疑似回路A´の回路接続情報が嵌め込まれ、
指定セルDについてのブランク部分2か所に、図10
(b) に示す疑似回路D´の回路接続情報が嵌め込まれる
ことになる。指定セルの輪郭を構成する境界部分につい
ては、実際の指定セルと疑似回路とで共通したテキスト
名を付与しておくようにすれば、嵌め込み処理を行うと
きに対応をとることができる。こうして、ステップS1
8を経て得られる第1系統の最終的な回路接続情報は、
一見したところ、ブランクのない全回路についての回路
接続情報となる。
【0019】一方、第2系統についてのステップS21
では、従来の方法と同様にして、回路図から階層表現に
よる回路接続情報が抽出される。すなわち、図4に示す
ような階層構造をもった回路接続情報が得られることに
なる。ところが、第1系統では、指定セルA,Dの内容
として疑似回路の情報を入れてしまったので、この第2
系統についても、指定セルA,Dの内容を疑似回路の情
報に置換しておく必要がある。そこで、ステップS23
において、指定セルの部分の回路接続情報を、ステップ
S40で生成した疑似回路の回路接続情報に置換する処
理を行う。具体的には、図4に示す階層構造において、
セルA−セルCの枝の部分が、図10(a) に示す疑似回
路A´の回路接続情報に置換され、セルDの枝の部分2
か所が、図10(b) に示す疑似回路D´の回路接続情報
に置換されることになる。
【0020】続いて、ステップS24において、置換が
行われた後の第2系統の回路接続情報について、階層構
造の展開処理を行う。こうして、第2系統においても、
最終的な回路接続情報が得られることになる。
【0021】最後に、ステップS30において、両系統
の回路接続情報が比較照合される。この比較照合におい
ては、指定セルA,Dの内部の回路についての検証は行
うことができない。なぜなら、両系統の回路接続情報の
うち、指定セルA,Dの内部の情報は、実際の回路とは
全く関係のない疑似回路についての情報だからである。
しかしながら、前述したように、指定セルは、そもそも
検証の必要のないセルとして指定されたものであるた
め、ステップS30において、指定セルについての検証
を行うことができないのは、当然の帰結である。
【0022】要するに、本発明の方法の主眼は、内容が
保証されており、改めて検証を行う必要のない指定セル
については、マスクパターンから回路接続情報を抽出す
る処理を行わないようにし、処理時間を短縮するように
した点にある。そして、検証を行う上では、この指定セ
ルの部分の回路接続情報に、生成した疑似回路から抽出
した回路接続情報を嵌め込むことにより埋め合わせする
ようにし、両系統の回路接続情報の比較照合が行われる
ようにしたのである。しかも、比較照合の結果としてエ
ラーが生じた場合、本発明に係る方法では、エラー箇所
の特定が従来の方法よりも容易になる。なぜなら、指定
セルの内部においては、決してエラーは発生しないので
あるから、エラー発生箇所は、指定セルの外部か、ある
いは、指定セルの外部接続端子との間の接続部分か、に
特定されるからである。したがって、エラー発生時の検
証時間の短縮というメリットも得られる。
【0023】なお、疑似回路としては、前述したよう
に、どのような回路を用いてもかまわないが、コンピュ
ータ内部で疑似回路を自動的に生成させるようにするに
は、予め単純な疑似回路生成アルゴリズムを用意してお
くとよい。たとえば、次のようなアルゴリズムを用意し
ておくことができる。まず、疑似回路を生成する対象と
なる指定セルの外部接続端子数と同じ数だけの論理ゲー
トを用意する。ここでは、2入力1出力の論理ゲート
(たとえば、ANDゲート、ORゲート、NANDゲー
トなど)を用意する例を示す。そして、前段の論理ゲー
トの出力を、後段の論理ゲートの一方の入力に接続する
ようにして、用意した論理ゲートを順に直列接続する。
更に、各論理ゲートのもう一方の入力には、外部接続端
子を接続する。図11は、このようなアルゴリズムによ
り、n個の外部接続端子T1〜Tnをもつセルについて
の疑似回路を生成した例を示す。n個の論理ゲートG1
〜Gnが用意され、順に直列接続されている。なお第1
段目の論理ゲートG1については、前段の論理ゲートが
存在しないため、両入力とも外部接続端子T1に接続し
ており、第n段目の論理ゲートGnについては、後段の
論理ゲートが存在しないため、出力は浮いた状態として
いる。このようなアルゴリズムでは、すべての外部接続
端子T1〜Tnが入力端子となるような疑似回路が生成
されることになるが、前述したように、そのような疑似
回路を用いても何ら問題はない。なお、同じ外部接続端
子数をもつ疑似回路を複数生成するような場合には、各
論理ゲートの種類を変えて、相互にユニークな回路とな
るようにすればよい。たとえば、図11において、論理
ゲートG1を、ANDゲート、ORゲート、NANDゲ
ートと変えるだけで、3とおりのユニークな回路が生成
できる。
【0024】外部接続端子によっては、互いに入れ替え
ても回路としては等価であるようなものがある。そのよ
うな場合には、これらの外部接続端子についての論理ゲ
ートを並列接続するようにしておけばよい。たとえば、
図12は、端子Tjと端子Tkとが入れ替え可能な場合
の例である。端子Tj,Tkについてそれぞれ用意され
た論理ゲートGj,Gkは並列接続されており、前段の
端子Tiについて用意された論理ゲートGiの出力は、
論理ゲートGj,Gkの両方に与えられている。
【0025】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではない。特に、上述の実施例は、説明の便宜上、非常
に単純なモデルについてのものであり、実際にはより複
雑なマスクパターンに対して本発明は適用されることに
なる。
【0026】
【発明の効果】以上のとおり本発明によれば、集積回路
マスクパターンの検証を行う際に、マスクパターンから
の回路接続情報の抽出処理を、検証が不要なセルについ
ては省くようにしたため、効率的な演算を行うことによ
り、短い処理時間で検証を行うことができるようにな
る。
【図面の簡単な説明】
【図1】従来の一般的な集積回路マスクパターンの検証
方法の手順を示す図である。
【図2】本発明に係る集積回路マスクパターンの検証方
法の手順を示す図である。
【図3】図2の手順を説明するために用いる階層構造を
もった具体的なマスクパターンの一例を示す図である。
【図4】図3に示すマスクパターンの階層構造を示す図
である。
【図5】図3に示すマスクパターンについて、各セルの
面付け位置を示す表である。
【図6】図3に示すマスクパターンについて、セル指定
を行った状態を示す図である。
【図7】図3に示すマスクパターンのうち、回路接続情
報抽出処理の対象となる領域をハッチングで示した図で
ある。
【図8】指定セルAおよびDの内部構造を示す図であ
る。
【図9】図8に示す指定セルAおよびDについて、外部
接続用端子のみを抽出した図である。
【図10】図8に示す指定セルAおよびDについて生成
した疑似回路A´およびD´を示す図である。
【図11】疑似回路を生成するアルゴリズムの一例を示
す図である。
【図12】図11に示すアルゴリズムの変形例を示す図
である。
【符号の説明】
A〜D…セル a〜d…外部接続端子 CW…配線層 G1〜Gn…論理ゲート T1〜Tn…外部接続端子 W1〜W5…配線層 TR…トランジスタ Vdd,Gnd…電源配線層
フロントページの続き (56)参考文献 特開 平4−182873(JP,A) 特開 昭63−129466(JP,A) 特開 平4−304562(JP,A) 特開 平4−172564(JP,A) 寺尾淳子、外3名、”超LSIレイア ウト検証システムFRIENDにおける 階層的な接続検証”、電子情報通信学会 技術研究報告、電子情報通信学会、昭和 62年、Vol.86、No.328、p.9 −15(CAS86−204) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 666 JICSTファイル(JOIS)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 集積回路マスクパターンが回路図と等価
    か否かを検証する集積回路マスクパターンの検証装置
    あって、デジタルデータとして用意された回路図から、階層表現
    をもった形式で各素子間の接続情報を第1の回路接続情
    報として抽出する第1の接続情報抽出手段と、 前記集積回路マスクパターンをデジタイズしてデジタル
    データとして取り込むデジタイズ手段と、 オペレータの指示に基づいて、前記集積回路マスクパタ
    ーン上の特定のセルを指定する入力を行い、当該指定セ
    ルの外部に存在するマスクパターンについての回路接続
    情報を第2の回路接続情報として抽出する第2の接続情
    報抽出手段と、 前記指定セルについて、同じ外部接続端子数をもった疑
    似回路を生成する疑似回路生成手段と、 前記第1の回路接続情報の中の、前記指定セルに関する
    回路接続情報を、前記疑似回路の回路接続情報に置換す
    ることにより、第3の回路接続情報を作成する接続情報
    置換手段と、 前記第2の回路接続情報の中の、前記指定セル位置に、
    前記疑似回路の回路接続情報を嵌め込んで合成し、第4
    の回路接続情報を作成する接続情報合成手段と、 前記第3の回路接続情報と前記第4の回路接続情報とを
    比較照合する比較照合手段と、 を有することを特徴とする集積回路マスクパターンの検
    装置
JP28383692A 1992-09-29 1992-09-29 集積回路マスクパターンの検証装置 Expired - Fee Related JP3247455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28383692A JP3247455B2 (ja) 1992-09-29 1992-09-29 集積回路マスクパターンの検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28383692A JP3247455B2 (ja) 1992-09-29 1992-09-29 集積回路マスクパターンの検証装置

Publications (2)

Publication Number Publication Date
JPH06110974A JPH06110974A (ja) 1994-04-22
JP3247455B2 true JP3247455B2 (ja) 2002-01-15

Family

ID=17670793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28383692A Expired - Fee Related JP3247455B2 (ja) 1992-09-29 1992-09-29 集積回路マスクパターンの検証装置

Country Status (1)

Country Link
JP (1) JP3247455B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
寺尾淳子、外3名、"超LSIレイアウト検証システムFRIENDにおける階層的な接続検証"、電子情報通信学会技術研究報告、電子情報通信学会、昭和62年、Vol.86、No.328、p.9−15(CAS86−204)

Also Published As

Publication number Publication date
JPH06110974A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US5384710A (en) Circuit level netlist generation
US6009251A (en) Method and system for layout verification of an integrated circuit design with reusable subdesigns
US6026228A (en) Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus
US5210699A (en) Process for extracting logic from transistor and resistor data representations of circuits
US7111269B2 (en) Comparison of two hierarchical netlist to generate change orders for updating an integrated circuit layout
US6539528B2 (en) Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information
US20060225017A1 (en) Integrated circuit layout design system, and method thereof, and program
US6321367B1 (en) Apparatus and method for automatically generating circuit layouts
US6907587B2 (en) System and method for correcting connectivity errors in a mask layout file
JPH06274568A (ja) 階層図形データの展開方法
JP2000277617A (ja) Asic設計方法およびasic設計装置
US6629300B1 (en) CAD system for an ASIC
JP3247455B2 (ja) 集積回路マスクパターンの検証装置
JP3247454B2 (ja) 集積回路マスクパターンの検証装置
JPH07287051A (ja) 論理シミュレータ用入力データ作成装置
JP3770724B2 (ja) 半導体集積回路装置のマスクパターン検証装置
JP3247453B2 (ja) 集積回路マスクパターンからの回路接続情報抽出方法
JP2872216B1 (ja) マクロの設計方法
US20050050486A1 (en) Systems and methods utilizing fast analysis information during detailed analysis of a circuit design
JP2962292B2 (ja) レイアウト設計を考慮したlsi論理設計支援システム
JP2544813B2 (ja) マスクレイアウト対回路図照合の方法
JP3097111B2 (ja) レイアウト検証装置
US20050050492A1 (en) Systems and methods for performing circuit analysis on a circuit design
Zhuravlev et al. Design Features of Parameterized Analog Cells Based on Matched SOI Matrix Elements
JPH0793392A (ja) レイアウトパターンデータからの素子抽出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees