JP3770724B2 - 半導体集積回路装置のマスクパターン検証装置 - Google Patents
半導体集積回路装置のマスクパターン検証装置 Download PDFInfo
- Publication number
- JP3770724B2 JP3770724B2 JP02706098A JP2706098A JP3770724B2 JP 3770724 B2 JP3770724 B2 JP 3770724B2 JP 02706098 A JP02706098 A JP 02706098A JP 2706098 A JP2706098 A JP 2706098A JP 3770724 B2 JP3770724 B2 JP 3770724B2
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- cell
- version number
- library
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、大規模集積回路（ＬＳＩ）開発におけるレイアウトパターンの設計において、作成したマスクパターンの検証を行う半導体集積回路装置のマスクパターン検証装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路のマスクパターンを作成するまでには、回路設計から最終的なマスクパターンを得るまでに数ヶ月あるいはそれ以上に及ぶ期間がかかる。これらの期間、設計者はライブラリから必要なセルのマスクパターンを取り出して使用するが、ライブラリから取り出した後に、ライブラリのマスクパターンが変更されることがある。このライブラリの変更は、通常、マスクパターンの異常を修正する場合や、スペック改良、その他歩止まり向上のため等の理由で行なわれる。
【０００３】
設計者がこのライブラリの変更を知らずにいると最終的なマスクパターンとライブラリのマスクパターンが不一致となり、その結果、設計した集積回路のマスクパターンに不具合が生じる場合がある。
【０００４】
また、一旦設計が修了した集積回路を改訂して新たな集積回路を作成する場合もある。この場合には以前に使用したマスクパターンをそのまま一部を再利用する場合にも、改訂する前にライブラリが変更されている場合があり、この場合も同様な問題が発生することがある。
【０００５】
一方、マスクパターン自体を比較する方法が特開平６−３２６１９１号公報に示されている。この公報には、マスクパターン比較を高速に行う技術について開示されているが、比較するための基準マスクパターンの変更があった場合の対応については何等対策が講じられていない。
【０００６】
【発明が解決しようとする課題】
この発明は、設計に際してライブラリから取り出した後に、ライブラリのマスクパターンが変更された場合に問題が生じることがないように、最終的なマスクパターンがどの様なマスクパターンを用いているのか検証可能にし、マスクパターン不良の発生等を防止することを目的とする。更に、この発明は、最終のライブラリデータが使用されているかをチェックすることを目的とする。
【０００７】
【課題を解決するための手段】
この発明の半導体集積回路装置のマスクパターン検証装置は、マスクパターンを検証する動作を制御する処理手段と、入力されたチェックコマンドを前記処理手段に与える入力手段と、前記処理手段に接続されチェックされるマスクパターンを機能セル毎にバージョン番号が付加された状態で記述した記述ファイルとして格納するとともに機能セル毎のマスクパターンに付された最新のバージョン番号をライブラリとして格納する記憶手段と、チェック結果を表示する表示手段と、を備え、前記処理手段は、前記記憶手段に格納されている前記チェックされるマスクパターンの記述ファイルから機能セルのバージョン番号を抽出する手段と、前記記憶手段に格納されているライブラリから抽出した前記マスクパターンの機能セルに対応する機能セルの最新のバージョン番号を抽出する手段と、前記抽出したバージョン番号と対応する最新のバージョン番号を比較する手段と、この比較手段にてバージョン番号に不一致があった場合、前記表示手段に改訂履歴を表示させる手段と、を有することを特徴とする。
【０００８】
上記のように構成することで、旧バージョンのマスクパターンを使用していた場合には、旧バージョンでの問題点や変更理由などの改訂履歴を表示することができるため、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
図１は、この発明が適用される半導体集積回路装置のマスクパターン検証装置の基本的構成を示すブロック図である。
【００１０】
図１に示すように、処理装置１は、ＣＰＵ及びこれら動作を制御するプログラムが格納された記憶装置を備え、後述する動作フローに従ってマスクパターンをチェックする処理を行う。この処理装置１には、キーボード及びマウスなどのポインティングデバイスを含む入力装置２からチェックの際のコマンドが入力される。更に、この処理装置１には、マスクパターンデータやセル情報を記述ファイルとして格納している記憶装置３からそれぞれのデータが与えられ、マスクパターンのチェックを行う。このチェック結果はＣＲＴなどからなる表示装置４に表示される。
【００１１】
次に、上記処理装置の動作につき動作フロー図に従い説明する。
この第１の実施の形態においては、必要な機能セル毎にバジョーン番号がそれぞれ付加された状態でライブラリとして記憶装置３に格納されている。機能セルとしては、論理ゲート、メモリブロック、マルチプレイヤ等があり、図４に示すように、マスクパターンにバージョン番号が付され、ライブラリが改訂された毎にこのバージョン番号は書き換えられる。そして、図５に示すように、記憶装置３内に最新バージョン記述ファイルとして格納されている。設計者が設計したマスクパターンに使用した時点のライブラリのバージョン番号がそのマスクパターンのライブラリと共に記述ファイルとして格納されている。そして、マスクパターンをチェックする場合には、検証するマスクパターンの記述ファイル等を記憶装置３内に格納する。
【００１２】
まず、この発明の第１の実施の形態につき図２の動作を示すフローに従い説明する。
【００１３】
まず、チェック動作を開始すると、ステップＳ１において、記憶装置３に格納されているチェックするマスクパターンの記述ファイルからマスクパターンで使用されているセル名を順次検索する。
【００１４】
続いて、ステップＳ２において、検索したセル名が最新バージョン記述ファイルに定義されているセルかどうかを判断する。定義されているセルの場合は、バージョンのチェックを行うためにステップＳ３に進み、定義されていない場合は、ステップＳ８の処理を行う。
【００１５】
最新バージョン記述ファイルの記述例を図５に示す。この例は最新バージョン記述ファイルのフォーマットを限定するものではないが、内容としては、機能セルのセル名とその最新バージョンが記述されているものである。このステップＳ２における判断は、マスクパターンで使用されているセルには機能セル以外のバージョンのチェックが不要なものも含まれており、このセルを除くことで余分なチェックを省き、高速に処理を行うためである。チェックが不要なセルの一例として、機能セルを構成する下階層のセルが挙げられる。ただし、これらの下階層セルもチェックに含まれるのであれば、必要なものをチェックするようにしても良い。
【００１６】
ステップＳ３においては、チェックを行うセルのマスクパターンからそのセルのバージョン番号を抽出して取得し、ステップＳ４に進む。図４にバージョン番号が記述されているマスクパターンの例を示す。この例では、”ＣＥＬＬ＿Ａ”というセルのマスクパターンのバージョンが”３”であることを示している。
【００１７】
ステップＳ４においては、チェックを行うセルの最新バージョン番号を最新バージョン記述ファイルから取得する。図５の例では、”ＣＥＬＬ＿Ａ”のバージョン番号”３”が得られる。
【００１８】
ステップＳ５においては、マスクパターンから得たバージョン番号と、最新バージョン記述ファイルから得たバージョン番号を比較する。一致する場合は、ステップＳ８に進み、一致しない場合にはステップＳ６に進み、処理を行う。図４及び図５に示す例では、”ＣＥＬＬ＿Ａ”のバージョン番号が各々３であるため一致している。
【００１９】
セルが一致しない場合、例えば、マスクパターンから得た”ＣＥＬＬ＿Ａ”のバージョン番号が１であり、最新バージョン記述ファイルから得た”ＣＥＬＬ＿Ａ”のバージョン番号が３である場合には、ステップＳ５において、両者のバージョン番号が一致しないと判断され、ステップＳ６にて、バージョン番号の一致しないセル情報の表示を行った後、
ステップＳ７に進む。この例では、図６の一行目に示したように、「ＣＥＬＬ＿Ａのバージョンは１ですが、最新バージョンは３です。」という表示を表示装置４に行う。尚、この表示は例であって限定するものではない。このようにバージョン番号を比較することにより、処理時間のかかるレイアウト比較を行わずに簡易な方法で最新のライブラリデータを使用しているかをチェックできるため、高速にチェックができる。
【００２０】
続いて、ステップＳ７では、ここでは、旧バージョンを使用した際の問題点を表示する。問題点とは、マスクパターンで使用されていた旧バージョンから最新バージョンまでの改定履歴で、これらを各バージョンについて表示する。このように、改訂履歴を表示することで、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【００２１】
ステップＳ８では、マスクパターンで使用されているすべてのセルについて、ステップＳ２以降の処理がなされたかを判定する。すべてのセルについて終了した場合は、処理を終了し、残りのセルがある場合は、ステップＳ２へ戻り前述の動作を繰り返す。
【００２２】
次に、この発明の参考例につき図３のフロー図に従い説明する。
単純にマスクパターン比較を行うためのツールは、多くのＥＤＡベンダーから販売されている。この発明の第２の実施の形態では、これらのマスクパターン比較のツール等を用いて、マスクパターンの最新バージョンとの比較を行う。この第２の実施の形態においては、機能セル毎にマスクパターン比較を行っている。
【００２３】
マスクパターンのチェックを開始すると、まず、ステップＳ１１において、セル種別記述ファイルに記述されているセルについて順に検索する。セル種別記述ファイルの例を図７に示す。このファイルにはライブラリに用意されているセルとコンパイルドセルのパラメータが記述されている。この例では、記述されている３つのセルについて、”ＣＥＬＬ＿Ａ”、”ＣＥＬＬ＿Ｂ”はライブラリで用意されているセルで、”ＣＥＬＬ＿Ｃ”は、ビット数が８、ワード数が１０２４のＲＡＭのコンパイルドセルであることを示している。
【００２４】
続いて、ステップＳ１２において、ステップＳ１１で得たセルが最新バージョンに定義されているマスクパターンで使用されているセルであるかを判断する。該当しない場合は、ステップＳ１８に進み、ステップＳ１８の処理を行う。ステップＳ１２において、該当する場合は、ステップＳ１３に進み、ステップＳ１３でコンパイルドセルであるか否かの判断を行う。
【００２５】
ステップＳ１３において、マスクパターンに使用されているセルがコンパイルドセルでない場合は、ステップＳ１５にそのまま進む。
【００２６】
ステップＳ１３において、セルがコンパイルセルであると判断されると、ステップＳ１４に進み、ステップＳ１４では、コンパイルドセルについてコンパイルドセルのパラメータを元にそのセルの最新バージョンのマスクパターンを発生する。これは、コンパイルドセルは、ライブラリとして完成された形で存在せず、コンパイルドセルを構成するサブセルを組み合わせて構成されるからである。図７に示す例では、ビット数が８、ワード数が１０２４のＲＡＭの最新バージョンのマスクパターンを発生することになる。
【００２７】
ステップＳ１５では、ライブラリ及び／または、ステップＳ１４において発生させたコンパイルドセルの最新バージョンのマスクパターンの比較を行う。ここでの比較は図形的な比較であり、この比較の手法としては、ＥＤＡベンダーから販売されていツール等や特
開平６−３２６１９１号公報に開示されているような圧縮したビットマップに基づく比較処理などを用いることができる。
【００２８】
続いて、ステップＳ１６では、ステップＳ１５における比較の結果に基づきマスクパターンが一致するか否か判断し、一致するマスクパターンであれば、ステップＳ１８に進み、一致しない場合は、ステップＳ１７に進む。ステップＳ１７で、前述した第１の実施の形態と同様に不一致セルの情報を表示装置４に表示する。
【００２９】
上記したように、マスクパターン全体のマスクパターン比較を行わず、機能セル単位でチェックを行うものであるが、ライブラリにマスクパターンデータとして存在しないコンパイルドセルについても最新のものが使用されているかのチェックが可能となる。このチェック方法では、第１の実施の形態に比べて、処理時間がかかるが、バージョン情報の管理が不要になる点、さらにマスクパターン自体を比較するため、確実にチェックが行えることなどの利点がある。
【００３０】
ステップＳ１８では、セル種別記述ファイルに記述されているセル全てについて、上記ステップＳ１２以降の処理がなされたかを判定する。全てのセルについて終了した場合は、処理を終了し、残りのセルがある場合は、ステップＳ１２に戻り前述した処理を行う。
【００３１】
【発明の効果】
以上説明したように、この発明の半導体集積回路装置のマスクパターン検証装置においては、処理時間のかかるレイアウト比較を行わずに簡易な方法で最新のライブラリデータを使用しているかをチェックできるため、高速にチェックができる。
【００３２】
また、旧バージョンのマスクパターンを使用していた場合には、旧バージョンでの問題点や変更理由などの改訂履歴を表示することができるため、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【図面の簡単な説明】
【図１】 この発明が適用される半導体集積回路装置のマスクパターン検証装置の基本的構成を示すブロック図である。
【図２】 この発明の第１の実施の形態の処理動作を示すフロー図である。
【図３】 この発明の参考例の処理動作を示すフロー図である。
【図４】 バージョン番号が記述されているマスクパターンの例を示す模式図である。
【図５】 最新バージョン記述ファイルの記述例を示す模式図である。
【図６】 旧バージョンでの問題点の表示例を示す模式図である。
【図７】 セル種別記述ファイルの例を示す模式図である。
【符号の説明】
１ 処理装置
２ 入力装置
３ 記憶装置
４ 表示装置
【発明の属する技術分野】
この発明は、例えば、大規模集積回路（ＬＳＩ）開発におけるレイアウトパターンの設計において、作成したマスクパターンの検証を行う半導体集積回路装置のマスクパターン検証装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路のマスクパターンを作成するまでには、回路設計から最終的なマスクパターンを得るまでに数ヶ月あるいはそれ以上に及ぶ期間がかかる。これらの期間、設計者はライブラリから必要なセルのマスクパターンを取り出して使用するが、ライブラリから取り出した後に、ライブラリのマスクパターンが変更されることがある。このライブラリの変更は、通常、マスクパターンの異常を修正する場合や、スペック改良、その他歩止まり向上のため等の理由で行なわれる。
【０００３】
設計者がこのライブラリの変更を知らずにいると最終的なマスクパターンとライブラリのマスクパターンが不一致となり、その結果、設計した集積回路のマスクパターンに不具合が生じる場合がある。
【０００４】
また、一旦設計が修了した集積回路を改訂して新たな集積回路を作成する場合もある。この場合には以前に使用したマスクパターンをそのまま一部を再利用する場合にも、改訂する前にライブラリが変更されている場合があり、この場合も同様な問題が発生することがある。
【０００５】
一方、マスクパターン自体を比較する方法が特開平６−３２６１９１号公報に示されている。この公報には、マスクパターン比較を高速に行う技術について開示されているが、比較するための基準マスクパターンの変更があった場合の対応については何等対策が講じられていない。
【０００６】
【発明が解決しようとする課題】
この発明は、設計に際してライブラリから取り出した後に、ライブラリのマスクパターンが変更された場合に問題が生じることがないように、最終的なマスクパターンがどの様なマスクパターンを用いているのか検証可能にし、マスクパターン不良の発生等を防止することを目的とする。更に、この発明は、最終のライブラリデータが使用されているかをチェックすることを目的とする。
【０００７】
【課題を解決するための手段】
この発明の半導体集積回路装置のマスクパターン検証装置は、マスクパターンを検証する動作を制御する処理手段と、入力されたチェックコマンドを前記処理手段に与える入力手段と、前記処理手段に接続されチェックされるマスクパターンを機能セル毎にバージョン番号が付加された状態で記述した記述ファイルとして格納するとともに機能セル毎のマスクパターンに付された最新のバージョン番号をライブラリとして格納する記憶手段と、チェック結果を表示する表示手段と、を備え、前記処理手段は、前記記憶手段に格納されている前記チェックされるマスクパターンの記述ファイルから機能セルのバージョン番号を抽出する手段と、前記記憶手段に格納されているライブラリから抽出した前記マスクパターンの機能セルに対応する機能セルの最新のバージョン番号を抽出する手段と、前記抽出したバージョン番号と対応する最新のバージョン番号を比較する手段と、この比較手段にてバージョン番号に不一致があった場合、前記表示手段に改訂履歴を表示させる手段と、を有することを特徴とする。
【０００８】
上記のように構成することで、旧バージョンのマスクパターンを使用していた場合には、旧バージョンでの問題点や変更理由などの改訂履歴を表示することができるため、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
図１は、この発明が適用される半導体集積回路装置のマスクパターン検証装置の基本的構成を示すブロック図である。
【００１０】
図１に示すように、処理装置１は、ＣＰＵ及びこれら動作を制御するプログラムが格納された記憶装置を備え、後述する動作フローに従ってマスクパターンをチェックする処理を行う。この処理装置１には、キーボード及びマウスなどのポインティングデバイスを含む入力装置２からチェックの際のコマンドが入力される。更に、この処理装置１には、マスクパターンデータやセル情報を記述ファイルとして格納している記憶装置３からそれぞれのデータが与えられ、マスクパターンのチェックを行う。このチェック結果はＣＲＴなどからなる表示装置４に表示される。
【００１１】
次に、上記処理装置の動作につき動作フロー図に従い説明する。
この第１の実施の形態においては、必要な機能セル毎にバジョーン番号がそれぞれ付加された状態でライブラリとして記憶装置３に格納されている。機能セルとしては、論理ゲート、メモリブロック、マルチプレイヤ等があり、図４に示すように、マスクパターンにバージョン番号が付され、ライブラリが改訂された毎にこのバージョン番号は書き換えられる。そして、図５に示すように、記憶装置３内に最新バージョン記述ファイルとして格納されている。設計者が設計したマスクパターンに使用した時点のライブラリのバージョン番号がそのマスクパターンのライブラリと共に記述ファイルとして格納されている。そして、マスクパターンをチェックする場合には、検証するマスクパターンの記述ファイル等を記憶装置３内に格納する。
【００１２】
まず、この発明の第１の実施の形態につき図２の動作を示すフローに従い説明する。
【００１３】
まず、チェック動作を開始すると、ステップＳ１において、記憶装置３に格納されているチェックするマスクパターンの記述ファイルからマスクパターンで使用されているセル名を順次検索する。
【００１４】
続いて、ステップＳ２において、検索したセル名が最新バージョン記述ファイルに定義されているセルかどうかを判断する。定義されているセルの場合は、バージョンのチェックを行うためにステップＳ３に進み、定義されていない場合は、ステップＳ８の処理を行う。
【００１５】
最新バージョン記述ファイルの記述例を図５に示す。この例は最新バージョン記述ファイルのフォーマットを限定するものではないが、内容としては、機能セルのセル名とその最新バージョンが記述されているものである。このステップＳ２における判断は、マスクパターンで使用されているセルには機能セル以外のバージョンのチェックが不要なものも含まれており、このセルを除くことで余分なチェックを省き、高速に処理を行うためである。チェックが不要なセルの一例として、機能セルを構成する下階層のセルが挙げられる。ただし、これらの下階層セルもチェックに含まれるのであれば、必要なものをチェックするようにしても良い。
【００１６】
ステップＳ３においては、チェックを行うセルのマスクパターンからそのセルのバージョン番号を抽出して取得し、ステップＳ４に進む。図４にバージョン番号が記述されているマスクパターンの例を示す。この例では、”ＣＥＬＬ＿Ａ”というセルのマスクパターンのバージョンが”３”であることを示している。
【００１７】
ステップＳ４においては、チェックを行うセルの最新バージョン番号を最新バージョン記述ファイルから取得する。図５の例では、”ＣＥＬＬ＿Ａ”のバージョン番号”３”が得られる。
【００１８】
ステップＳ５においては、マスクパターンから得たバージョン番号と、最新バージョン記述ファイルから得たバージョン番号を比較する。一致する場合は、ステップＳ８に進み、一致しない場合にはステップＳ６に進み、処理を行う。図４及び図５に示す例では、”ＣＥＬＬ＿Ａ”のバージョン番号が各々３であるため一致している。
【００１９】
セルが一致しない場合、例えば、マスクパターンから得た”ＣＥＬＬ＿Ａ”のバージョン番号が１であり、最新バージョン記述ファイルから得た”ＣＥＬＬ＿Ａ”のバージョン番号が３である場合には、ステップＳ５において、両者のバージョン番号が一致しないと判断され、ステップＳ６にて、バージョン番号の一致しないセル情報の表示を行った後、
ステップＳ７に進む。この例では、図６の一行目に示したように、「ＣＥＬＬ＿Ａのバージョンは１ですが、最新バージョンは３です。」という表示を表示装置４に行う。尚、この表示は例であって限定するものではない。このようにバージョン番号を比較することにより、処理時間のかかるレイアウト比較を行わずに簡易な方法で最新のライブラリデータを使用しているかをチェックできるため、高速にチェックができる。
【００２０】
続いて、ステップＳ７では、ここでは、旧バージョンを使用した際の問題点を表示する。問題点とは、マスクパターンで使用されていた旧バージョンから最新バージョンまでの改定履歴で、これらを各バージョンについて表示する。このように、改訂履歴を表示することで、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【００２１】
ステップＳ８では、マスクパターンで使用されているすべてのセルについて、ステップＳ２以降の処理がなされたかを判定する。すべてのセルについて終了した場合は、処理を終了し、残りのセルがある場合は、ステップＳ２へ戻り前述の動作を繰り返す。
【００２２】
次に、この発明の参考例につき図３のフロー図に従い説明する。
単純にマスクパターン比較を行うためのツールは、多くのＥＤＡベンダーから販売されている。この発明の第２の実施の形態では、これらのマスクパターン比較のツール等を用いて、マスクパターンの最新バージョンとの比較を行う。この第２の実施の形態においては、機能セル毎にマスクパターン比較を行っている。
【００２３】
マスクパターンのチェックを開始すると、まず、ステップＳ１１において、セル種別記述ファイルに記述されているセルについて順に検索する。セル種別記述ファイルの例を図７に示す。このファイルにはライブラリに用意されているセルとコンパイルドセルのパラメータが記述されている。この例では、記述されている３つのセルについて、”ＣＥＬＬ＿Ａ”、”ＣＥＬＬ＿Ｂ”はライブラリで用意されているセルで、”ＣＥＬＬ＿Ｃ”は、ビット数が８、ワード数が１０２４のＲＡＭのコンパイルドセルであることを示している。
【００２４】
続いて、ステップＳ１２において、ステップＳ１１で得たセルが最新バージョンに定義されているマスクパターンで使用されているセルであるかを判断する。該当しない場合は、ステップＳ１８に進み、ステップＳ１８の処理を行う。ステップＳ１２において、該当する場合は、ステップＳ１３に進み、ステップＳ１３でコンパイルドセルであるか否かの判断を行う。
【００２５】
ステップＳ１３において、マスクパターンに使用されているセルがコンパイルドセルでない場合は、ステップＳ１５にそのまま進む。
【００２６】
ステップＳ１３において、セルがコンパイルセルであると判断されると、ステップＳ１４に進み、ステップＳ１４では、コンパイルドセルについてコンパイルドセルのパラメータを元にそのセルの最新バージョンのマスクパターンを発生する。これは、コンパイルドセルは、ライブラリとして完成された形で存在せず、コンパイルドセルを構成するサブセルを組み合わせて構成されるからである。図７に示す例では、ビット数が８、ワード数が１０２４のＲＡＭの最新バージョンのマスクパターンを発生することになる。
【００２７】
ステップＳ１５では、ライブラリ及び／または、ステップＳ１４において発生させたコンパイルドセルの最新バージョンのマスクパターンの比較を行う。ここでの比較は図形的な比較であり、この比較の手法としては、ＥＤＡベンダーから販売されていツール等や特
開平６−３２６１９１号公報に開示されているような圧縮したビットマップに基づく比較処理などを用いることができる。
【００２８】
続いて、ステップＳ１６では、ステップＳ１５における比較の結果に基づきマスクパターンが一致するか否か判断し、一致するマスクパターンであれば、ステップＳ１８に進み、一致しない場合は、ステップＳ１７に進む。ステップＳ１７で、前述した第１の実施の形態と同様に不一致セルの情報を表示装置４に表示する。
【００２９】
上記したように、マスクパターン全体のマスクパターン比較を行わず、機能セル単位でチェックを行うものであるが、ライブラリにマスクパターンデータとして存在しないコンパイルドセルについても最新のものが使用されているかのチェックが可能となる。このチェック方法では、第１の実施の形態に比べて、処理時間がかかるが、バージョン情報の管理が不要になる点、さらにマスクパターン自体を比較するため、確実にチェックが行えることなどの利点がある。
【００３０】
ステップＳ１８では、セル種別記述ファイルに記述されているセル全てについて、上記ステップＳ１２以降の処理がなされたかを判定する。全てのセルについて終了した場合は、処理を終了し、残りのセルがある場合は、ステップＳ１２に戻り前述した処理を行う。
【００３１】
【発明の効果】
以上説明したように、この発明の半導体集積回路装置のマスクパターン検証装置においては、処理時間のかかるレイアウト比較を行わずに簡易な方法で最新のライブラリデータを使用しているかをチェックできるため、高速にチェックができる。
【００３２】
また、旧バージョンのマスクパターンを使用していた場合には、旧バージョンでの問題点や変更理由などの改訂履歴を表示することができるため、そのまま旧バージョンを使用した場合にどのような問題が発生するかを知ることができる。また、その理由によって、問題のあるセルのマスクパターンを入れ換えるべきかの判定を行うことができる。
【図面の簡単な説明】
【図１】 この発明が適用される半導体集積回路装置のマスクパターン検証装置の基本的構成を示すブロック図である。
【図２】 この発明の第１の実施の形態の処理動作を示すフロー図である。
【図３】 この発明の参考例の処理動作を示すフロー図である。
【図４】 バージョン番号が記述されているマスクパターンの例を示す模式図である。
【図５】 最新バージョン記述ファイルの記述例を示す模式図である。
【図６】 旧バージョンでの問題点の表示例を示す模式図である。
【図７】 セル種別記述ファイルの例を示す模式図である。
【符号の説明】
１ 処理装置
２ 入力装置
３ 記憶装置
４ 表示装置
Claims (1)
- マスクパターンを検証する動作を制御する処理手段と、入力されたチェックコマンドを前記処理手段に与える入力手段と、前記処理手段に接続されチェックされるマスクパターンを機能セル毎にバージョン番号が付加された状態で記述した記述ファイルとして格納するとともに機能セル毎のマスクパターンに付された最新のバージョン番号をライブラリとして格納する記憶手段と、チェック結果を表示する表示手段と、を備え、前記処理手段は、前記記憶手段に格納されている前記チェックされるマスクパターンの記述ファイルから機能セルのバージョン番号を抽出する手段と、前記記憶手段に格納されているライブラリから抽出した前記マスクパターンの機能セルに対応する機能セルの最新のバージョン番号を抽出する手段と、前記抽出したバージョン番号と対応する最新のバージョン番号を比較する手段と、この比較手段にてバージョン番号に不一致があった場合、前記表示手段に改訂履歴を表示させる手段と、を有することを特徴とする半導体集積回路装置のマスクパターン検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02706098A JP3770724B2 (ja) | 1998-02-09 | 1998-02-09 | 半導体集積回路装置のマスクパターン検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02706098A JP3770724B2 (ja) | 1998-02-09 | 1998-02-09 | 半導体集積回路装置のマスクパターン検証装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005229821A Division JP3866268B2 (ja) | 2005-08-08 | 2005-08-08 | 半導体集積回路装置のマスクパターン検証装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224278A JPH11224278A (ja) | 1999-08-17 |
| JP3770724B2 true JP3770724B2 (ja) | 2006-04-26 |
Family
ID=12210536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02706098A Expired - Fee Related JP3770724B2 (ja) | 1998-02-09 | 1998-02-09 | 半導体集積回路装置のマスクパターン検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770724B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120884B2 (en) * | 2000-12-29 | 2006-10-10 | Cypress Semiconductor Corporation | Mask revision ID code circuit |
| FR2846790B1 (fr) * | 2002-10-31 | 2005-10-28 | St Microelectronics Sa | Dispositif pour la determination de la version de masque utilisee pour chaque couche metal d'un circuit integre |
| JP2017227960A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社Ｙｓｌソリューション | 図面管理装置及び図面管理システム |
| EP3542285B1 (en) * | 2016-12-23 | 2023-05-10 | Google LLC | Integrated circuit design system and method |
| JP6968245B2 (ja) * | 2016-12-23 | 2021-11-17 | グーグル エルエルシーGoogle LLC | 集積回路の設計システムおよび方法 |
-
1998
- 1998-02-09 JP JP02706098A patent/JP3770724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11224278A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6418551B1 (en) | Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations | |
| US5805861A (en) | Method of stabilizing component and net names of integrated circuits in electronic design automation systems | |
| US7096447B1 (en) | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout | |
| US6026220A (en) | Method and apparatus for incremntally optimizing a circuit design | |
| US6502229B2 (en) | Method for inserting antenna diodes into an integrated circuit design | |
| US7464350B1 (en) | Method of and circuit for verifying a layout of an integrated circuit device | |
| US20110023000A1 (en) | Generating integrated circuit floorplan layouts | |
| JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
| JP3825572B2 (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| JP4448466B2 (ja) | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 | |
| JP3770724B2 (ja) | 半導体集積回路装置のマスクパターン検証装置 | |
| US5909374A (en) | System and method for verifying logic circuit based on signal line set affecting internal signal | |
| JP3866268B2 (ja) | 半導体集積回路装置のマスクパターン検証装置 | |
| JP2003157104A (ja) | プログラミング装置 | |
| US8751988B1 (en) | Computer-implemented methods and systems for automatic generation of layout versus schematic (LVS) rule files and regression test data suites | |
| JP2004280279A (ja) | トップダウン設計装置およびトップダウン設計プログラム | |
| CN116596476B (zh) | 用于芯片设计制造中项目自动授权的方法、设备及介质 | |
| US7168055B2 (en) | Method and apparatus for detecting nets physically changed and electrically affected by design ECO | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2908438B1 (ja) | 回路修正に伴う論理合成方法 | |
| JP2776267B2 (ja) | 回路図出力方法 | |
| JP2006221368A (ja) | ライブラリ提供方法及びライブラリ提供装置 | |
| JP3247454B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JPH0281178A (ja) | Ｃａｄライブラリ管理方法 | |
| JPH0415873A (ja) | 諭理回路シミュレーシヨン用テストパターンの管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |