JP2908438B1 - 回路修正に伴う論理合成方法 - Google Patents
回路修正に伴う論理合成方法Info
- Publication number
- JP2908438B1 JP2908438B1 JP10170865A JP17086598A JP2908438B1 JP 2908438 B1 JP2908438 B1 JP 2908438B1 JP 10170865 A JP10170865 A JP 10170865A JP 17086598 A JP17086598 A JP 17086598A JP 2908438 B1 JP2908438 B1 JP 2908438B1
- Authority
- JP
- Japan
- Prior art keywords
- cell
- source file
- description language
- hardware description
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
【要約】
【課題】 ＨＤＬソースファイルを変更して再合成する
ことにより、配線修正用の回路図ネットを生成できる回
路修正に伴う論理合成方法を提供すること。 【解決手段】 修正前の回路図ネット１１から使用して
いるセルの種類、セルの数、インスタンス名、ノード名
を抽出し、修正したＨＤＬソースファイル１５の論理合
成に必要なセルの種類と、セルの数がこの抽出した修正
前の回路図ネット１１のセルの種類、セルの数と一致し
ている場合には、コンパイラ１６でコンパイルして修正
前の回路図ネット１１で使用しているインスタンス名、
ノード名と同じ名前を修正したＨＤＬソースファイル１
５に付ける。
ことにより、配線修正用の回路図ネットを生成できる回
路修正に伴う論理合成方法を提供すること。 【解決手段】 修正前の回路図ネット１１から使用して
いるセルの種類、セルの数、インスタンス名、ノード名
を抽出し、修正したＨＤＬソースファイル１５の論理合
成に必要なセルの種類と、セルの数がこの抽出した修正
前の回路図ネット１１のセルの種類、セルの数と一致し
ている場合には、コンパイラ１６でコンパイルして修正
前の回路図ネット１１で使用しているインスタンス名、
ノード名と同じ名前を修正したＨＤＬソースファイル１
５に付ける。
Description
【０００１】この発明は、大規模ＬＳＩの設計に、ハー
ドウェア記述言語（Hardware Description Language：
以下、ＨＤＬという）を用いて、ＬＳＩを設計する過程
において、ＬＳＩの仕様の変更や、設計ミスに伴う回路
の変更作業などに際して、配線修正用の回路図ネットか
ら使用しているセルの種類、セルの数、インスタンス
名、ノード名を注出し、これらの注出したセルの種類、
セルの数、インスタンス名、ノード名を用いて、修正し
たＨＤＬソースファイルの論理合成を行うようにした回
路修正に伴う論理合成方法に関する。
ドウェア記述言語（Hardware Description Language：
以下、ＨＤＬという）を用いて、ＬＳＩを設計する過程
において、ＬＳＩの仕様の変更や、設計ミスに伴う回路
の変更作業などに際して、配線修正用の回路図ネットか
ら使用しているセルの種類、セルの数、インスタンス
名、ノード名を注出し、これらの注出したセルの種類、
セルの数、インスタンス名、ノード名を用いて、修正し
たＨＤＬソースファイルの論理合成を行うようにした回
路修正に伴う論理合成方法に関する。
【０００２】
【従来の技術】近年、大規模ＬＳＩの設計にＨＤＬを用
いることが多くなってきている。ＨＤＬを用いることで
ＬＳＩを設計していく早い段階での高速なシステムシミ
ュレーションが可能になる。また、ＬＳＩの仕様の変更
や設計ミスに伴う回路の変更作業はＨＤＬのソースファ
イルを変更して再び論理合成（以降、前記変更作業を再
合成と呼ぶ）を行うことにより、迅速に対応できるな
ど、様々な利点がある。
いることが多くなってきている。ＨＤＬを用いることで
ＬＳＩを設計していく早い段階での高速なシステムシミ
ュレーションが可能になる。また、ＬＳＩの仕様の変更
や設計ミスに伴う回路の変更作業はＨＤＬのソースファ
イルを変更して再び論理合成（以降、前記変更作業を再
合成と呼ぶ）を行うことにより、迅速に対応できるな
ど、様々な利点がある。
【０００３】ところで、この再合成は、ＬＳＩを作る
（マスクを作る）以前であれば問題はないが、一旦ＬＳ
Ｉを作った後に再合成をするとなると問題が生じてく
る。その理由の一つが開発期間の大幅な遅延である。す
なわち、ＬＳＩを下地から作り直すと数ヶ月を要するか
らである。そこで、一旦ＬＳＩを作った後に、ＬＳＩの
仕様の変更や設計ミスに伴う回路の変更作業が余儀なく
された場合に、開発期間の短縮対策として配線修正とい
う手法が用いられることがあり、前記配線修正を行うた
めには、幾つかの決まりごとがある。
（マスクを作る）以前であれば問題はないが、一旦ＬＳ
Ｉを作った後に再合成をするとなると問題が生じてく
る。その理由の一つが開発期間の大幅な遅延である。す
なわち、ＬＳＩを下地から作り直すと数ヶ月を要するか
らである。そこで、一旦ＬＳＩを作った後に、ＬＳＩの
仕様の変更や設計ミスに伴う回路の変更作業が余儀なく
された場合に、開発期間の短縮対策として配線修正とい
う手法が用いられることがあり、前記配線修正を行うた
めには、幾つかの決まりごとがある。
【０００４】すなわち、この配線修正とは、トランジス
タをそのままにして、アルミ配線のみで修正を行うこと
であり、配線修正を行うには、修正する前の回路と修正
した後の回路で、使用するセルの種類、セル数、セルに
付加されている名前（インスタンス名）と、配線に付加
されている名前（ノード名）が全て一致していなければ
ならない。ところが、通常、論理合成は図４に示すよう
に、ＨＤＬソースファイル１と、ＨＤＬソースファイル
１を変更したＨＤＬソースファイル２とを読み込み、そ
のＨＤＬソースファイル１，ＨＤＬソースファイル２に
記述されている動作条件を満たすために必要となるセル
の種類、セル数を計算してコンパイル３（Ｃｏｍｐｉｌ
ｅ）を行って結果を出すため、ＨＤＬソースファイル１
をコンパイルした結果の回路図ネット４で使用されてい
るセルの種類、セル数、インスタンス名、ノード名と、
ＨＤＬソースファイル２をコンパイルした結果の回路図
ネット５で使用されているセルの種類、セル数、インス
タンス名、ノード名の全てが一致することはない。つま
り、論理合成を用いて、配線修正を行うための回路図ネ
ットを生成することが不可能となる。
タをそのままにして、アルミ配線のみで修正を行うこと
であり、配線修正を行うには、修正する前の回路と修正
した後の回路で、使用するセルの種類、セル数、セルに
付加されている名前（インスタンス名）と、配線に付加
されている名前（ノード名）が全て一致していなければ
ならない。ところが、通常、論理合成は図４に示すよう
に、ＨＤＬソースファイル１と、ＨＤＬソースファイル
１を変更したＨＤＬソースファイル２とを読み込み、そ
のＨＤＬソースファイル１，ＨＤＬソースファイル２に
記述されている動作条件を満たすために必要となるセル
の種類、セル数を計算してコンパイル３（Ｃｏｍｐｉｌ
ｅ）を行って結果を出すため、ＨＤＬソースファイル１
をコンパイルした結果の回路図ネット４で使用されてい
るセルの種類、セル数、インスタンス名、ノード名と、
ＨＤＬソースファイル２をコンパイルした結果の回路図
ネット５で使用されているセルの種類、セル数、インス
タンス名、ノード名の全てが一致することはない。つま
り、論理合成を用いて、配線修正を行うための回路図ネ
ットを生成することが不可能となる。
【０００５】
【発明が解決しようとする課題】そのため、従来、配線
修正を行うための回路図ネットを生成するために、論理
合成を使用せず、修正前の回路図ネットやネットリスト
などはエディタを使用して、使用されているセルの種
類、セル数、インスタンス名、ノード名が変化しないよ
うに、人手を介して修正していた。しかし、この作業は
人手を介するため、非常に時間を要するとともに、ミス
を起こす可能性が高くなるという課題がある。
修正を行うための回路図ネットを生成するために、論理
合成を使用せず、修正前の回路図ネットやネットリスト
などはエディタを使用して、使用されているセルの種
類、セル数、インスタンス名、ノード名が変化しないよ
うに、人手を介して修正していた。しかし、この作業は
人手を介するため、非常に時間を要するとともに、ミス
を起こす可能性が高くなるという課題がある。
【０００６】また、図５に示すように、ＨＤＬソースフ
ァイル６を修正しないで一義的に回路図ネット７を修正
するため、図４で述べたようなＨＤＬソースファイル６
から読み込み、ＨＤＬソースファイル６に記述されてい
る動作条件を満たすために必要となるセルの種類、セル
数を計算してコンパイル８を行って結果を出すというよ
うなことをしない。このため、ＨＤＬソースファイル６
から回路図ネット７が生成できなくなってしまう。ＨＤ
Ｌを用いて大規模ＬＳＩを設計する上で、大切なこと
は、ＨＤＬソースファイルが絶対的な意味を持っている
べきである。
ァイル６を修正しないで一義的に回路図ネット７を修正
するため、図４で述べたようなＨＤＬソースファイル６
から読み込み、ＨＤＬソースファイル６に記述されてい
る動作条件を満たすために必要となるセルの種類、セル
数を計算してコンパイル８を行って結果を出すというよ
うなことをしない。このため、ＨＤＬソースファイル６
から回路図ネット７が生成できなくなってしまう。ＨＤ
Ｌを用いて大規模ＬＳＩを設計する上で、大切なこと
は、ＨＤＬソースファイルが絶対的な意味を持っている
べきである。
【０００７】つまり、ＨＤＬソースファイルさえあれ
ば、論理合成をすることで同じ機能を持つＬＳＩを作れ
ることが重要である。しかし、ＨＤＬソースファイル６
を修正しないで回路図ネットを修正して、修正回路図ネ
ット９としてしまうと、回路図ネット７と修正回路図ネ
ット９との対応が取れなくなり、ＨＤＬソースファイル
６のみで同じ機能を持つＬＳＩを設計することが不可能
となり、問題である。
ば、論理合成をすることで同じ機能を持つＬＳＩを作れ
ることが重要である。しかし、ＨＤＬソースファイル６
を修正しないで回路図ネットを修正して、修正回路図ネ
ット９としてしまうと、回路図ネット７と修正回路図ネ
ット９との対応が取れなくなり、ＨＤＬソースファイル
６のみで同じ機能を持つＬＳＩを設計することが不可能
となり、問題である。
【０００８】なお、関連技術として、ＨＤＬで記述され
た半導体集積回路の仕様を入力とし、ブロック単位でゲ
ートレベルを生成し、仮想配線容量とセルの入力容量と
の和に基づいてセルの駆動能力が不足すると判断した場
合に、セル間にドライバセルを挿入する論理合成方法に
関して、特開平０９−２３２４３６号公報に開示されて
いる。また、下層ステップの修正内容や、下層ステップ
で発生した回路部分をその上位相に反映させるようにし
たＬＳＩ設計方法（特開平７−３３４５４８号公報）
や、ＬＳＩの回路接続情報よりマスクデータを作成する
工程において用いられるＬＳＩ自動配線修正方法（特開
平０７−９８７２２号公報）が知られている。しかし、
これらの公報はいずれも、上記課題の解決手段を暗示す
るものではない。
た半導体集積回路の仕様を入力とし、ブロック単位でゲ
ートレベルを生成し、仮想配線容量とセルの入力容量と
の和に基づいてセルの駆動能力が不足すると判断した場
合に、セル間にドライバセルを挿入する論理合成方法に
関して、特開平０９−２３２４３６号公報に開示されて
いる。また、下層ステップの修正内容や、下層ステップ
で発生した回路部分をその上位相に反映させるようにし
たＬＳＩ設計方法（特開平７−３３４５４８号公報）
や、ＬＳＩの回路接続情報よりマスクデータを作成する
工程において用いられるＬＳＩ自動配線修正方法（特開
平０７−９８７２２号公報）が知られている。しかし、
これらの公報はいずれも、上記課題の解決手段を暗示す
るものではない。
【０００９】この発明は、上記従来の課題を解決するた
めになされたもので、ＨＤＬソースファイルを用いて配
線修正のための回路図の作成が可能となり、ＨＤＬソー
スファイルと回路図との対応がとれ、かつ回路図の直接
修正が可能で、ミスが少なく、作業時間が少なくなる回
路修正に伴う論理合成方法を提供することを目的とす
る。
めになされたもので、ＨＤＬソースファイルを用いて配
線修正のための回路図の作成が可能となり、ＨＤＬソー
スファイルと回路図との対応がとれ、かつ回路図の直接
修正が可能で、ミスが少なく、作業時間が少なくなる回
路修正に伴う論理合成方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明の回路修正に伴う論理合成方法は、修正前
の回路図ネットから使用しているセルの種類、セル数、
インスタンス名、ノード名を抽出する第１ステップと、
前記修正前の回路図ネットより注出した前記セルの種
類、セル数、インスタンス名、ノード名を用いてコンパ
イルして修正したハードウェア記述言語ソースファイル
の論理合成を行う第２ステップとからなることを特徴と
する。
に、この発明の回路修正に伴う論理合成方法は、修正前
の回路図ネットから使用しているセルの種類、セル数、
インスタンス名、ノード名を抽出する第１ステップと、
前記修正前の回路図ネットより注出した前記セルの種
類、セル数、インスタンス名、ノード名を用いてコンパ
イルして修正したハードウェア記述言語ソースファイル
の論理合成を行う第２ステップとからなることを特徴と
する。
【００１１】この発明によれば、第１ステップにおい
て、修正前の回路図ネットから使用しているセルの種類
と、セル数と、インスタンス名と、ノード名を抽出す
る。次に、第２ステップにおいて、これらの抽出したセ
ルの種類と、セル数と、インスタンス名と、ノード名を
用いてコンパイルして修正したハードウェア記述言語ソ
ースファイルの論理合成を行う。したがって、ハードウ
ェア記述言語ソースファイルとネットリストの対応が取
れ、ミスが少なく、作業時間を短縮することができる。
て、修正前の回路図ネットから使用しているセルの種類
と、セル数と、インスタンス名と、ノード名を抽出す
る。次に、第２ステップにおいて、これらの抽出したセ
ルの種類と、セル数と、インスタンス名と、ノード名を
用いてコンパイルして修正したハードウェア記述言語ソ
ースファイルの論理合成を行う。したがって、ハードウ
ェア記述言語ソースファイルとネットリストの対応が取
れ、ミスが少なく、作業時間を短縮することができる。
【００１２】
【発明の実施の形態】以下、この発明による回路修正に
伴う論理合成方法の実施の形態について説明する。図１
はこの発明の第１実施の形態における処理ステップを示
すフローチャートである。まず、第１実施の形態の全般
的な説明から始め、次いで、修正したＨＤＬソースの論
理合成方法の具体的説明に移行することにする。図１に
おいて、修正前の回路図ネット１１と修正前のＨＤＬソ
ース１２との関係は固定である。この修正前の回路図ネ
ット１１から使用しているセルの種類、セルの数、イン
スタンス名、ノード名を抽出過程１３で抽出する。この
抽出されたセルの種類、セルの数などは、たとえば図１
におけるテーブル１４に示すように、ＤＦＦ（Ｄ型フリ
ップフロップ）５個、ＡＮＤゲート１０個、ＯＲゲート
２０個……などである。
伴う論理合成方法の実施の形態について説明する。図１
はこの発明の第１実施の形態における処理ステップを示
すフローチャートである。まず、第１実施の形態の全般
的な説明から始め、次いで、修正したＨＤＬソースの論
理合成方法の具体的説明に移行することにする。図１に
おいて、修正前の回路図ネット１１と修正前のＨＤＬソ
ース１２との関係は固定である。この修正前の回路図ネ
ット１１から使用しているセルの種類、セルの数、イン
スタンス名、ノード名を抽出過程１３で抽出する。この
抽出されたセルの種類、セルの数などは、たとえば図１
におけるテーブル１４に示すように、ＤＦＦ（Ｄ型フリ
ップフロップ）５個、ＡＮＤゲート１０個、ＯＲゲート
２０個……などである。
【００１３】次に、この修正前の回路図ネット１１より
抽出した使用しているセルの種類、セルの数、インスタ
ンス名、ノード名を用いて、修正したＨＤＬソースファ
イル１５の論理合成を行う。この修正したＨＤＬソース
ファイル１５の論理合成を行うのに際して、修正したＨ
ＤＬソースファイル１５に必要なセルの種類、セル数が
修正前の回路図ネット１１で使用しているセル種類と、
セル数が一致しているか、否かの判定を行って、この判
定の結果、一致している場合には、コンパイラ１６でコ
ンパイルして修正前の回路図ネット１１で使用している
インスタンス名、ノード名と同じ名前を修正したＨＤＬ
ソースファイル１５の論理合成した結果、すなわち、修
正したＨＤＬソースファイル１５にも付ける。
抽出した使用しているセルの種類、セルの数、インスタ
ンス名、ノード名を用いて、修正したＨＤＬソースファ
イル１５の論理合成を行う。この修正したＨＤＬソース
ファイル１５の論理合成を行うのに際して、修正したＨ
ＤＬソースファイル１５に必要なセルの種類、セル数が
修正前の回路図ネット１１で使用しているセル種類と、
セル数が一致しているか、否かの判定を行って、この判
定の結果、一致している場合には、コンパイラ１６でコ
ンパイルして修正前の回路図ネット１１で使用している
インスタンス名、ノード名と同じ名前を修正したＨＤＬ
ソースファイル１５の論理合成した結果、すなわち、修
正したＨＤＬソースファイル１５にも付ける。
【００１４】一方、上記判定の結果、修正したＨＤＬソ
ースファイル１５に必要となるセル種類と、セル数が、
修正前の回路図ネット１１で使用しているセル種類と、
セル数より多く必要とする場合には、あらかじめＬＳＩ
を製作する際に、配線修正が起こる可能性を予測して、
本来ＬＳＩの機能を満たすには必要でない余分なセルで
ある修正前のダミーゲートＨＤＬソースファイル１８を
いくつか配置しておく。この修正前のダミーゲートＨＤ
Ｌソースファイル１８より、修正したＨＤＬソースファ
イル１５の論理合成に必要となるセル種類と、セル数の
不足分を補って、コンパイラ１６でコンパイルして、修
正前のダミーゲートＨＤＬソースファイル１８で使用さ
れているインスタンス名、ノード名と同じ名前を修正し
た回路図ネット１７に付けておく。
ースファイル１５に必要となるセル種類と、セル数が、
修正前の回路図ネット１１で使用しているセル種類と、
セル数より多く必要とする場合には、あらかじめＬＳＩ
を製作する際に、配線修正が起こる可能性を予測して、
本来ＬＳＩの機能を満たすには必要でない余分なセルで
ある修正前のダミーゲートＨＤＬソースファイル１８を
いくつか配置しておく。この修正前のダミーゲートＨＤ
Ｌソースファイル１８より、修正したＨＤＬソースファ
イル１５の論理合成に必要となるセル種類と、セル数の
不足分を補って、コンパイラ１６でコンパイルして、修
正前のダミーゲートＨＤＬソースファイル１８で使用さ
れているインスタンス名、ノード名と同じ名前を修正し
た回路図ネット１７に付けておく。
【００１５】このようにして、修正前の回路図ネット１
１と修正前のダミーゲートＨＤＬソースファイル１８で
使用しているセルの種類、セル数、インスタンス名、ノ
ード名をすべて変えることなく、修正した回路図ネット
を生成することができる。つまり、配線修正用の回路図
ネットを生成することができる。かくして、修正したＨ
ＤＬソースファイル１５の論理合成を行う際に、修正し
たＨＤＬソースファイル１５に必要とするセルの種類、
セル数が修正前の回路図ネット１１のそれと一致してい
る場合には、修正したＨＤＬソースファイル１５を論理
合成した修正した回路図ネット１７を生成し、この修正
したＨＤＬソースファイル１５のコンパイルに修正前の
回路図ネット１１から抽出した使用しているセルの種
類、セル数より多く必要の場合には、修正したダミーゲ
ートＨＤＬソースファイル１９、修正したダミーゲート
回路図ネット２０を生成する。
１と修正前のダミーゲートＨＤＬソースファイル１８で
使用しているセルの種類、セル数、インスタンス名、ノ
ード名をすべて変えることなく、修正した回路図ネット
を生成することができる。つまり、配線修正用の回路図
ネットを生成することができる。かくして、修正したＨ
ＤＬソースファイル１５の論理合成を行う際に、修正し
たＨＤＬソースファイル１５に必要とするセルの種類、
セル数が修正前の回路図ネット１１のそれと一致してい
る場合には、修正したＨＤＬソースファイル１５を論理
合成した修正した回路図ネット１７を生成し、この修正
したＨＤＬソースファイル１５のコンパイルに修正前の
回路図ネット１１から抽出した使用しているセルの種
類、セル数より多く必要の場合には、修正したダミーゲ
ートＨＤＬソースファイル１９、修正したダミーゲート
回路図ネット２０を生成する。
【００１６】次に、図２のフローチャートに沿って、修
正したＨＤＬソースファイル１５の論理合成方法につい
て、さらに詳細に説明する。まず、スタートして（ステ
ップＳ１）、ＨＤＬソースファイル１５より論理合成に
必要なセルの種類と、セル数（図２では、necessary_ce
llとして示している）を計算する。続いて、修正前の回
路図ネット１１から使用しているセルの種類と、セルの
数（図２ではused_cellと示している）と同じセルの種
類、同じセル数でコンパイルが可能か、否か、すなわ
ち、（necessary_cell＝used_cell）か、否かの判断を
して（ステップＳ２）、可能であるならコンパイルをし
て（ステップＳ３）、正常に終了となる（ステップＳ
４）。
正したＨＤＬソースファイル１５の論理合成方法につい
て、さらに詳細に説明する。まず、スタートして（ステ
ップＳ１）、ＨＤＬソースファイル１５より論理合成に
必要なセルの種類と、セル数（図２では、necessary_ce
llとして示している）を計算する。続いて、修正前の回
路図ネット１１から使用しているセルの種類と、セルの
数（図２ではused_cellと示している）と同じセルの種
類、同じセル数でコンパイルが可能か、否か、すなわ
ち、（necessary_cell＝used_cell）か、否かの判断を
して（ステップＳ２）、可能であるならコンパイルをし
て（ステップＳ３）、正常に終了となる（ステップＳ
４）。
【００１７】また、前記ステップＳ２の処理において、
修正したＨＤＬソースファイル１５に必要となるセルの
種類、セルの数（necessary_cell）が修正前の回路図ネ
ット１１で使用しているセルの種類、セルの数（used_c
ell）とは異なる状態では、すなわちステップＳ２で（n
ecessary_cell＝used_cell）ではコンパイルが不可能と
判断した場合には、ステップＳ５に処理が移る。このス
テップＳ５において、修正したＨＤＬソースファイル１
５に必要となるセルの種類、セルの数（necessary_cel
l）が修正前の回路図ネット１１で使用しているセルの
種類、セルの数（used_cell）との関係が（necessary_c
ell）＜（used_cell）であるか、否かの判断、つまり修
正したＨＤＬソースファイル１５に必要となるセルの種
類、セルの数が修正前の回路図ネット１１で使用してい
るセルの種類、セルの数より大きいか、否かの判断を行
う。
修正したＨＤＬソースファイル１５に必要となるセルの
種類、セルの数（necessary_cell）が修正前の回路図ネ
ット１１で使用しているセルの種類、セルの数（used_c
ell）とは異なる状態では、すなわちステップＳ２で（n
ecessary_cell＝used_cell）ではコンパイルが不可能と
判断した場合には、ステップＳ５に処理が移る。このス
テップＳ５において、修正したＨＤＬソースファイル１
５に必要となるセルの種類、セルの数（necessary_cel
l）が修正前の回路図ネット１１で使用しているセルの
種類、セルの数（used_cell）との関係が（necessary_c
ell）＜（used_cell）であるか、否かの判断、つまり修
正したＨＤＬソースファイル１５に必要となるセルの種
類、セルの数が修正前の回路図ネット１１で使用してい
るセルの種類、セルの数より大きいか、否かの判断を行
う。
【００１８】この判断の結果、修正したＨＤＬソースフ
ァイル１５に必要となるセルの種類、セルの数（necess
ary_cell）が修正前の回路図ネット１１で使用している
セルの種類、セルの数（used_cell）より小さい場合、
すなわち、（necessary_cell）＜（used_cell）である
場合には、修正前の回路図ネット１１で使用しているセ
ルの種類、セルの数（used_cell）の余ったセルの入力
をクランプし（ステップＳ６）し、コンパイルを行い終
了する。また、ステップＳ５での判断の結果、上記とは
逆に修正したＨＤＬソースファイル１５に必要となるセ
ルの種類、セルの数（necessary_cell）が修正前の回路
図ネット１１で使用しているセルの種類、セルの数（us
ed_cell）より大きい場合、すなわち、（necessary_cel
l＞used_cell）のときは、ステップＳ７に処理が進む。
ァイル１５に必要となるセルの種類、セルの数（necess
ary_cell）が修正前の回路図ネット１１で使用している
セルの種類、セルの数（used_cell）より小さい場合、
すなわち、（necessary_cell）＜（used_cell）である
場合には、修正前の回路図ネット１１で使用しているセ
ルの種類、セルの数（used_cell）の余ったセルの入力
をクランプし（ステップＳ６）し、コンパイルを行い終
了する。また、ステップＳ５での判断の結果、上記とは
逆に修正したＨＤＬソースファイル１５に必要となるセ
ルの種類、セルの数（necessary_cell）が修正前の回路
図ネット１１で使用しているセルの種類、セルの数（us
ed_cell）より大きい場合、すなわち、（necessary_cel
l＞used_cell）のときは、ステップＳ７に処理が進む。
【００１９】このステップＳ７にいて、前記図１で説明
したように、あらかじめいくつかは配置しておいた修正
前のダミーゲートＨＤＬソースファイル１８より、修正
したＨＤＬソースファイル１５の論理合成に必要となる
セル種類と、セル数の不足分を補う。すなわち、修正前
の回路図ネット１１の使用しているセルの種類、セルの
数（used_cell）に修正前のダミーゲートＨＤＬソース
ファイル１８のセル（dummy_cell）を加えたセル数が
（necessary_cell）より大きいか、否かの判断、表現を
変えれば、（necessary_cell）≦（used_cell）＋（dum
my_cell）であるか、否かの判断をし、Ｙｅｓであるな
ら、ステップＳ８でセル（dummy_cell）を使用し、コン
パイルを行い終了する。
したように、あらかじめいくつかは配置しておいた修正
前のダミーゲートＨＤＬソースファイル１８より、修正
したＨＤＬソースファイル１５の論理合成に必要となる
セル種類と、セル数の不足分を補う。すなわち、修正前
の回路図ネット１１の使用しているセルの種類、セルの
数（used_cell）に修正前のダミーゲートＨＤＬソース
ファイル１８のセル（dummy_cell）を加えたセル数が
（necessary_cell）より大きいか、否かの判断、表現を
変えれば、（necessary_cell）≦（used_cell）＋（dum
my_cell）であるか、否かの判断をし、Ｙｅｓであるな
ら、ステップＳ８でセル（dummy_cell）を使用し、コン
パイルを行い終了する。
【００２０】もし、ステップＳ７での処理において、前
記条件（necessary_cell）≦（used_cell）＋（dummy_c
ell）が不成立であれば、換言すれば、修正したＨＤＬ
ソースファイル１５に必要となるセルの種類、セルの数
（necessary_cell）が修正前の回路図ネット１１の使用
しているセルの種類、セルの数（used_cell）に修正前
のダミーゲートＨＤＬソースファイル１８のセル（dumm
y_cell）を加えたセル数より大きく、これらのセルの種
類とセル数（used_cell）＋（dummy_cell）の合計値で
修正したＨＤＬソースファイル１５に必要となるセルの
種類、セルの数（necessary_cell）を処理しきれない状
態では、コンパイルは不可能であり、ステップＳ９で異
常終了となる。
記条件（necessary_cell）≦（used_cell）＋（dummy_c
ell）が不成立であれば、換言すれば、修正したＨＤＬ
ソースファイル１５に必要となるセルの種類、セルの数
（necessary_cell）が修正前の回路図ネット１１の使用
しているセルの種類、セルの数（used_cell）に修正前
のダミーゲートＨＤＬソースファイル１８のセル（dumm
y_cell）を加えたセル数より大きく、これらのセルの種
類とセル数（used_cell）＋（dummy_cell）の合計値で
修正したＨＤＬソースファイル１５に必要となるセルの
種類、セルの数（necessary_cell）を処理しきれない状
態では、コンパイルは不可能であり、ステップＳ９で異
常終了となる。
【００２１】また、このステップＳ７の処理課程におい
て、修正前の回路図ネット１１のセルの種類と、セル
（used_cell）と修正前のダミーゲートＨＤＬソースフ
ァイル１８のセル数（dummy_cell）のインスタンス名、
ノード名は、修正したＨＤＬソースファイル１５に必要
となるセルの種類、セルの数（necessary_cell）に引き
継がれる。
て、修正前の回路図ネット１１のセルの種類と、セル
（used_cell）と修正前のダミーゲートＨＤＬソースフ
ァイル１８のセル数（dummy_cell）のインスタンス名、
ノード名は、修正したＨＤＬソースファイル１５に必要
となるセルの種類、セルの数（necessary_cell）に引き
継がれる。
【００２２】最後に図５より、修正したダミーゲートＨ
ＤＬソースファイル１９（ＮｅｗＤｕｍｍｙ Ｇａｔｅ
Ｓｏｕｒｃｅ）を生成するために必要となる、ダミー
ゲートの記述について説明する。このダミーゲートの記
述は図５のように、「ｇｅｎｅｒａｔｅ文」と「ｆｏｒ
文」を使用して記述しておく。コンパイルの際、ダミー
ゲートを使用したら、使用したセル分をｆｏｒループ変
数から引いて、修正したダミーゲートＨＤＬソースファ
イル１９（Ｎｅｗ Ｄｕｍｍｙ Ｇａｔｅ Ｓｏｕｒｃ
ｅ）を生成する。たとえば、ＥＸ−ＯＲを２個使用した
場合、ｆｏｒループ変数を「９」から「７」に変更す
る。
ＤＬソースファイル１９（ＮｅｗＤｕｍｍｙ Ｇａｔｅ
Ｓｏｕｒｃｅ）を生成するために必要となる、ダミー
ゲートの記述について説明する。このダミーゲートの記
述は図５のように、「ｇｅｎｅｒａｔｅ文」と「ｆｏｒ
文」を使用して記述しておく。コンパイルの際、ダミー
ゲートを使用したら、使用したセル分をｆｏｒループ変
数から引いて、修正したダミーゲートＨＤＬソースファ
イル１９（Ｎｅｗ Ｄｕｍｍｙ Ｇａｔｅ Ｓｏｕｒｃ
ｅ）を生成する。たとえば、ＥＸ−ＯＲを２個使用した
場合、ｆｏｒループ変数を「９」から「７」に変更す
る。
【００２３】
【発明の効果】以上のように、この発明によれば、修正
前の回路ネットから使用しているセルの種類、セルの
数、インスタンス名、ノード名を抽出し、それを用いて
修正したＨＤＬソースファイルの論理合成を行うように
したので、配線修正のためのネットリスト（回路図）の
作成ができ、したがって、修正したＨＤＬソースファイ
ルと修正前の回路図ネットとの対応がとれるとともに、
回路図ネットを直接修正するより、ミスが少なく、作業
時間が短くなるという効果を奏する。
前の回路ネットから使用しているセルの種類、セルの
数、インスタンス名、ノード名を抽出し、それを用いて
修正したＨＤＬソースファイルの論理合成を行うように
したので、配線修正のためのネットリスト（回路図）の
作成ができ、したがって、修正したＨＤＬソースファイ
ルと修正前の回路図ネットとの対応がとれるとともに、
回路図ネットを直接修正するより、ミスが少なく、作業
時間が短くなるという効果を奏する。
【図１】この発明による回路修正に伴う論理合成方法の
第１実施の形態を説明するためのフローチャートであ
る。
第１実施の形態を説明するためのフローチャートであ
る。
【図２】この発明による回路修正に伴う論理合成方法の
第１実施の形態における修正したＨＤＬソースファイル
の論理合成方法を説明するためのフローチャートであ
る。
第１実施の形態における修正したＨＤＬソースファイル
の論理合成方法を説明するためのフローチャートであ
る。
【図３】この発明による回路修正に伴う論理合成方法の
第１実施の形態に適用される修正したダミーゲートＨＤ
Ｌソースファイルを生成するためのプログラムを示す説
明図である。
第１実施の形態に適用される修正したダミーゲートＨＤ
Ｌソースファイルを生成するためのプログラムを示す説
明図である。
【図４】従来の論理合成方法を説明するためのフローチ
ャートである。
ャートである。
【図５】従来の配線修正方法による課題を説明するため
のフローチャートである。
のフローチャートである。
１１……修正前の回路図ネット、１２……修正前のＨＤ
Ｌソース、１３……抽出過程、１４……テーブル、１５
……修正したＨＤＬソースファイル、１６……コンパイ
ラ、１７……修正した回路ネット、１８……修正前のダ
ミーゲートＨＤＬソースファイル、１９……修正したダ
ミーゲートＨＤＬソースファイル、２０……修正したダ
ミーゲートの回路図ネット。
Ｌソース、１３……抽出過程、１４……テーブル、１５
……修正したＨＤＬソースファイル、１６……コンパイ
ラ、１７……修正した回路ネット、１８……修正前のダ
ミーゲートＨＤＬソースファイル、１９……修正したダ
ミーゲートＨＤＬソースファイル、２０……修正したダ
ミーゲートの回路図ネット。
Claims (7)
- 【請求項１】 修正前の回路図ネットから使用している
セルの種類、セル数、インスタンス名、ノード名を抽出
する第１ステップと、 前記修正前の回路図ネットより注出した前記セルの種
類、セル数、インスタンス名、ノード名を用いてコンパ
イルして修正したハードウェア記述言語ソースファイル
の論理合成を行う第２ステップと、 からなることを特徴とする回路修正に伴う論理合成方
法。 - 【請求項２】 前記第２ステップは、前記修正したハー
ドウェア記述言語ソースファイルを論理合成する際に、
前記修正したハードウェア記述言語ソースファイルに必
要となるセルの種類とセルの数が前記修正前の回路図ネ
ットから使用しているセルの種類とセル数が完全に一致
していると、前記修正前の回路図ネットで使用している
インスタンス名、ノード名と同じ名前を前記修正したハ
ードウェア記述言語ソースファイルに付けることを特徴
とする請求項１記載の回路修正に伴う論理合成方法。 - 【請求項３】 前記第２ステップは、前記修正したハー
ドウェア記述言語ソースファイルの論理合成を行うこと
により修正した回路図ネットを生成することを特徴とす
る請求項２記載の回路修正に伴う論理合成方法。 - 【請求項４】 前記第２ステップは、前記修正したハー
ドウェア記述言語ソースファイルを論理合成する際に、
前記修正したハードウェア記述言語のコンパイルに前記
修正前の回路図ネットから抽出した使用しているセルの
種類、セル数、インスタンス名、ノード名以上のセルの
必要性の判断時に前記使用しているセルの種類、セル
数、インスタンス名、ノード名に修正前のダミーゲート
のハードウェア記述言語ソースを追加してコンパイルす
ることにより修正したハードウェア記述言語ソースファ
イルを論理合成することを特徴とする請求項１記載の回
路修正に伴う論理合成方法。 - 【請求項５】 前記第２ステップは、前記修正したハー
ドウェア記述言語ソースファイルを論理合成する際に、
前記修正したハードウェア記述言語のコンパイルに前記
修正前の回路図ネットから抽出した使用しているセルの
種類、セル数、インスタンス名、ノード名以上のセルの
必要性の判断時に前記使用しているセルの種類、セル
数、インスタンス名、ノード名に修正前のダミーゲート
のハードウェア記述言語ソースを追加し、かつこの修正
前のダミーゲートのハードウェア記述言語ソースに使用
されているインスタンス名、ノード名と同じ名前を付け
てコンパイルすることにより修正したダミーゲートのハ
ードウェア記述言語ソースを合成することを特徴とする
請求項１記載の回路修正に伴う論理合成方法。 - 【請求項６】 前記第２ステップは、前記修正したハー
ドウェア記述言語ソースファイルを論理合成することに
より、修正したダミーゲートハードウェア記述言語ソー
スファイルと、修正したダミーゲートの回路図ネットと
を生成することを特徴とする請求項５記載の回路修正に
伴う論理合成方法。 - 【請求項７】 前記第２ステップは、前記修正したダミ
ーゲートハードウェア記述言語ソースファイルの生成時
にｇｅｎｅｒａｔｅ文とｆｏｒ文を使用してダミーゲー
トを記述しておき、コンパイルの際にダミーゲートを使
用すると、使用したセル分をｆｏｒループ変数から引い
て修正したダミーゲートハードウェア記述言語ソースフ
ァイルを生成することを特徴とする請求項６記載の回路
修正に伴う論理合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170865A JP2908438B1 (ja) | 1998-06-18 | 1998-06-18 | 回路修正に伴う論理合成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170865A JP2908438B1 (ja) | 1998-06-18 | 1998-06-18 | 回路修正に伴う論理合成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2908438B1 true JP2908438B1 (ja) | 1999-06-21 |
| JP2000011010A JP2000011010A (ja) | 2000-01-14 |
Family
ID=15912756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170865A Expired - Fee Related JP2908438B1 (ja) | 1998-06-18 | 1998-06-18 | 回路修正に伴う論理合成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908438B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5115003B2 (ja) | 2007-03-30 | 2013-01-09 | 日本電気株式会社 | 論理設計支援システム及びプログラム |
| US9929734B2 (en) * | 2015-09-08 | 2018-03-27 | Dspace Digital Signal Processing And Control Engineering Gmbh | Method for changing the configuration of a programmable logic module |
-
1998
- 1998-06-18 JP JP10170865A patent/JP2908438B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000011010A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7788615B2 (en) | Computer program product for verification using reachability overapproximation | |
| US6226777B1 (en) | Method and system for improving the performance of a circuit design verification tool | |
| JP2002543470A (ja) | 補正の再使用による合理的なｉｃマスク・レイアウトの光学的プロセス補正 | |
| JPH10232891A (ja) | 電子設計自動化用ワークグループコンピューティング | |
| US7350180B1 (en) | Search algorithm for inheriting clock contexts in hardware description language translation tools | |
| US6370678B1 (en) | System and method for adjusting logic synthesis based on power supply circuit models | |
| US6907587B2 (en) | System and method for correcting connectivity errors in a mask layout file | |
| JPH06274568A (ja) | 階層図形データの展開方法 | |
| JP2908438B1 (ja) | 回路修正に伴う論理合成方法 | |
| US20070266361A1 (en) | Logic verification method, logic verification apparatus and recording medium | |
| US8060845B2 (en) | Minimizing impact of design changes for integrated circuit designs | |
| US5533179A (en) | Apparatus and method of modifying hardware description language statements | |
| JP3770724B2 (ja) | 半導体集積回路装置のマスクパターン検証装置 | |
| JP4365274B2 (ja) | 集積回路設計システム、方法及びプログラム | |
| JP2006338090A (ja) | 半導体集積回路の設計方法および設計装置 | |
| US20050222832A1 (en) | Asynchronous clock domain crossing jitter randomiser | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP2000172730A (ja) | 論理合成装置 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH10340283A (ja) | Ｌｓｉ設計検証方法及び装置 | |
| CN115455882A (zh) | 数据处理方法及装置 | |
| JPH09146991A (ja) | エンジニアリング・チェンジ論理合成システム | |
| JP2012160145A (ja) | 論理シミュレーション方法および論理シミュレーション装置 | |
| JP2000215217A (ja) | 論理合成方法及び装置 | |
| Reinhardt et al. | Physical Design Reuse In The SOC Era: Luxury or Necessity? |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |