JPH0415873A - 諭理回路シミュレーシヨン用テストパターンの管理方法 - Google Patents

諭理回路シミュレーシヨン用テストパターンの管理方法

Info

Publication number
JPH0415873A
JPH0415873A JP2117762A JP11776290A JPH0415873A JP H0415873 A JPH0415873 A JP H0415873A JP 2117762 A JP2117762 A JP 2117762A JP 11776290 A JP11776290 A JP 11776290A JP H0415873 A JPH0415873 A JP H0415873A
Authority
JP
Japan
Prior art keywords
test pattern
test
test patterns
patterns
attribute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2117762A
Other languages
English (en)
Inventor
Toshio Yamamoto
敏雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2117762A priority Critical patent/JPH0415873A/ja
Publication of JPH0415873A publication Critical patent/JPH0415873A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、LSI(Large  5cale  In
tegration:大規模集積回路)設計や、プリン
ト基板設計などの論理シミュレーションに用いるテスト
パターンの管理方法に係り、特に、任意の利用者が利用
する場合に、目的のテストパターンを、効率良く出力す
るのに好適な論理回路シミュレーション用テストパター
ンの管理方法に関するものである。
〔従来の技術] 従来、半導体集積回路の設計技術等において、その論理
回路の正しさを確認する論理検証が重要なものとなって
おり、特に、集積度の増大に伴い、論理シミュレーショ
ンを用い、コンピュータにより自動的に設計結果の正し
さを確認する論理検証方法が取り入れられている。
すなわち、設計対象である集積回路の設計言語と、シミ
ュレーション実行制御データとに基づき論理シミュレー
トし、結果として動作を表すタイムチャートを出力する
。論理回路の動作の不良解析は、このタイムチャートの
内容を確認することにより行われる。
このような、論理シミュレーションに関しては、電子情
報通信学会編「電子情報通信ハンドブック」(1988
年、オーム社発行)のpp、853〜854、および、
pp、1657〜1658に記載されている。
さて、従来、論理シミュレーションを用いて検証する為
には、その検証の対象となる論理回路と、入力信号に対
するテストパターンが必要となる。
通常、論理シミュレーションでは、対象となる論理回路
に対して、複数のテストパターンにより、動作の確認を
行なう。また、LSIなどの設計においては、LSIメ
ーカーなどでの確認、および、出荷検査の為に、テスト
パターンが必要となる。
そのために、設計者は、論理設計が終了した後、LSI
メーカーなどに、論理回路とテストパターンを提出する
このテストパターンは、出力ビンで、内部動作が確認で
きるようにされている。しかし、実際の設計では、内部
動作を追うために、出力ビンに変化がないテストパター
ンや、はんの一部しか変更しておらず、同じ様なテスト
パターンなどが多数存在している。そのために、メーカ
ーへの提出は、それらの中から、必要なものだけを選択
して行なう。
この場合、どのテストパターンを提出するべきかの選択
は、−射的には、設計者自身の記憶や、設計者の作成し
た資料に基づき行なわれている。
また、特に、各テストパターンに、ある一定のルールに
基づいたファイル名を付けて管理しているものもある。
例えば、提出用は、rTPIJ、「TP2」等として、
確認用は、rTEsTIJ、rTEST2J等と決めて
運用しているものもある。
[発明が解決しようとする課題] しかし、従来のCAD (Computer  Aid
edDesign :コンピュータ支援設計)における
論理回路検証装置では、シミュレーションを行なうこと
が出来て、その速度が早ければ良いと言うものが多く、
入力となるテストパターンに関しては、その使用目的な
どの管理等、全て、テストパターン設計者に任されてい
る。
従って、テストパターン設計者が、資料などを作成し、
テストパターンの内容等を、文書で管理していない場合
は、テストパターン設計者に間合せない限り、各テスト
パターンで確認している内容や、目的が分からない。こ
のように、テストパターン設計者が、テストパターンを
、文書で管理していない場合は、他の設計者や、LSI
メーカーなどの技術者は、必要なテストパターンと、必
要のないテストパターンとの識別が出来ない。
また、従来、LSIメーカーなどへの提出用テストパタ
ーンは、メーカー指定のフォーマットで提出する必要が
あり、通常、テストパターン設計者は、−本ずつ、メー
カー指定のフォーマットに変換している。そのために、
テストパターン設計者の時間と手間がかかり、大きな負
担となっていた。もし、バッチ処理的なファイルを、テ
ストパターン設計者が作成すれば、−度に変換すること
も可能であるが、そのファイル作成もテストパターン設
計者が行なわなければならない作業が含まれており、大
きな負荷となっていた。
本発明の目的は、これら従来技術の課題を解決し、テス
トパターンの識別を、コンピュータ上で行ない、設計者
の管理負担を低減すると共に、設計者以外のテストパタ
ーンの利用を容易にし、テストパターンの管理効率を向
上させる論理回路シミュレーション用テストパターンの
管理方法を提供することである。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の論理回路シミュレー
ション用テストパターンの管理方法は、(1)複数個の
テストパターンの設計者が、それぞれのテストパターン
に対応して入力した名称を、それぞれのテストパターン
に付与するステップと、さらに、この名称を付与したそ
れぞれのテストパターンに対応して、設計者が入力した
それぞれのテストパターンを識別する属性を付与するス
テップと、この属性と名称との関連付けを示すテーブル
を作成するステップと、そして、任意の操作者からの属
性で特定したテストパターンの出力要求に基づき、この
任意の操作者の特定した属性に関連付く全てのテストパ
ターン名称を、テーブルを参照して抽出するステップと
、この抽出した名称を付与したテストパターンを全て出
力するステップとを含むことを特徴とする。
また、(2)上記(1)に記載の論理回路シミュレーシ
ョン用テストパターンの管理方法において、属性で特定
したテストパターンの任意の操作者からのフォーマット
変換要求に基づき、この任意の操作者が特定した属性に
関連付く全てのテストパターン名称を、テーブルを参照
して抽出するステップと、この抽出した名称を付与した
テストパターンを全て出力するステップと、この出力し
た全テストパターンのフォーマットを変換するステップ
とを含むことを特徴とする。
〔作用〕
本発明においては、テストパターンの設計者の操作に基
づき、テストパターンの入力、および、検証時に、それ
ぞれのテストパターンに対応して名称を付与する。
同様に、設計者の操作に基づき、この名称に対応して、
それぞれのテストパターンを識別する属性、すなわち、
LSIメーカー等への提出用のテストパターンか、もし
くは、部分テスト等の確認のだめのテストパターンであ
るかなどを識別するための情報を関連付け、これらの関
連付けを、覧で示すテーブルを作成する。
そして、任意の操作者が、特定のテストパターンを再利
用する場合には、この特定のテストパターンを識別する
属性で指定する。
すると、この属性に関連付く全てのテストパターン名称
を、テーブルを参照して出力する。
また、任意の操作者の再利用が、LSIメーカー等への
提出用のテストパターンの出力であれば、この属性に関
連付く名称の全てのテストパターンのフォーマットを変
換して出力する。
[実施例] 以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明を施したテストパターン管理システム
の本発明に係る構成の一実施例を示すブロック図である
本発明であるテストパターンの処理と管理を行なうテス
トパターン処理部10を有し、かつ、システム全体の制
御を行なうデータ処理部l、オペレータが情報を入力す
る入力デバイスとしてのキーボード2とマウス3、テス
トパターンのデータや、本発明に係るテストパターンの
名称と属性との関連を示す管理テーブル6などを記憶す
る保持デバイスとしてのメモリ4、そして、データ処理
部lの処理結果等を表示する表示デバイスとしての画面
表示部5から構成されている。
さらに、テストパターン処理部10は、テストパターン
を新規作成する場合に、そのテストパタンの名前を設定
するテストパターン名設定@ll、テストパターンが、
LSIメーカーへの提出用のものか、または、星に、内
部動作の確認のためのものか、あるいは、試作で失敗し
たものかなど、それぞれのテストパターンの属性を設定
するテストパターン属性設定部12、そして、論理回路
シミュレーションを行なう上で必要なテストパターンの
入力と、シミュレーション結果の検証を行なうテストパ
ターン入力・検証部13、また、テストパターン名設定
部11とテストパターン属性設定部12からの情報に基
づき、管理テーブル6を作成してメモリ4に格納し、テ
ストパターンを管理制御するテストパターン管理部14
、さらに、メーカーに提出する必要のあるテストパター
ンを、メーカー指定のフォーマットに変換するテストパ
ターン変換部15から構成されている。
このような構成により、テストパターン管理システムは
、テストパターンの管理を実行し、設計者以外の者でも
、容易に、テストパターンを再利用することが可能とな
り、例えば、メーカーに提出するテストパターンのフォ
ーマット変換を行なうことが出来る。
すなわち、まず、設計者が、キーボード2を用いて、検
証の対象とするテストパターンを、メモリ4から取り出
す指示を入力すると、テストパターン処理部10のテス
トパターン入力・検証部13は、当該するテストパター
ンを読み込む。このテストパターンは、同時に、データ
処理部1の制御により、画面表示部5に表示される。
続いて、設計者が、画面表示部5に表示されているテス
トパターンを見ながら、キーボード2、または、マウス
3を用いて、テストパターン名を入力する。
すると、テストパターン処理部10は、テストパターン
名設定部11で、画面表示部5に表示しているテストパ
ターンのデータに、設計者が、入力したテストパターン
名を付与する。
同様にして、テストパターン属性設定部12で、設計者
が、マウス3を用いて入力したテストパターンの属性、
すなわち、テストパターンが、LSIメーカーへの提出
用のものか、単に、内部動作の確認のためのものか、ま
たは、試作で失敗したものかなどを識別するための属性
を付与する。
そして、テストパターン名設定部11と、テストパター
ン属性設定部12からの情報に基づき、テストパターン
管理部14は、それぞれのテストパターンを識別する名
称と属性を表わすメモリ4内の管理テーブル6の更新を
行なう。
ここで、もし、設計者、もしくは、他の者が、メモリ4
に記憶したテストパターンを、フォーマット変換する場
合には、管理テーブル6において、付与した名称と属性
に基づき、対象となるテストパターンを、容易に選出す
ることが出来る。そして、テストパターン変換部15で
、メーカー提出する必要のあるテストパターンを、メー
カー指定のフォーマットに変換する。
このように、テストパターンの入力、および、検証時に
、設計者が、LSIメーカーなどに提出するテストパタ
ーンか、単に、内部を確認するためのテストパターンか
などを識別する情報を関連付けることにより、テストパ
ターンの識別を、コンピュータ上で行なうことが出来る
。このことにより、テストパターン設計者以外の者でも
、容易に、必要とするテストパターンを選択することが
可能であり、かつ、提出する全てのテストパターンを、
メーカー指定のフォーマットに、−度に、変換すること
が出来る。
以下、テストパターン処理部10の処理動作を、さらに
、詳しく説明する。
第2図は、第1図におけるテストパターン処理部の本発
明に係る処理動作の一実施例を示すフローチャートであ
る。
まず、入力した論理回路の検証を開始しくステップ20
1)、オペレータからの命令が、テストパターンの入力
・修正かを判定する(ステップ202)。
命令が、テストパターンの入力・修正であれば、入力さ
れたテストパターン名を当該するテストパターンに付与
する(ステップ203)。そして、次に、そのテストパ
ターン名が、新規作成のものかをチエツクする(ステッ
プ204)。
新規作成のテストパターン名であり、テストパターンの
属性、例えば、LSIメーカー等へ提出するものか否か
を示す情報が入力されれば、その属性情報を、当該する
テストパターンに付与する(ステップ205)。
そして、付与したテストパターン名とテストパターン属
性を、管理テーブルに書き込む(ステップ206)。
次に、オペレータの操作に基づくテストパターンの入力
と、修正を行なう(ステップ207)。
テストパターンの入力、または、修正の後に、再度、テ
ストパターン名、または、テストパターン属性の変更が
あれば(ステップ208)、管理テーブルの該当する項
目の内容を書き換える(ステップ209)。そして、ス
テップ202に戻り、次の操作入力の処理を行なう。
ステップ204で、そのテストパターン名が、新規作成
のものでなければ、ステップ205と、ステップ206
におけるテストパターンの属性の付与と管理テーブルへ
の書き込みは行なわず、ステップ207のオペレータの
操作に基づくテストパターンの入力と、修正に移る。
次に、ステップ202で、オペレータからの命令が、テ
ストパターンの入力・修正でなければ、メーカ用のフォ
ーマット変換操作か否かを判断しくステップ210)、
フォーマット変換操作であれば、管理テーブルから、フ
ォーマット変換の対象となる属性を持つテストパターン
名を、全て取り出す(ステップ211)。そして、これ
らのテストパターン名のテストパターンを、全て、メー
カー指定のフォーマットに変換して(ステップ212)
、ステップ202に戻り、次の操作入力の処理を行なう
ステップ210で、オペレータからの命令が、フォーマ
ット変換操作でなければ、全ての処理が終了したか否か
を判断し、未だであれば、残りの処理を行ない(ステッ
プ214)、処理を終了する。
このように、本実施例では、メーカ等に提出する必要の
あるテストパターンと、それ以外のテストパターンとの
識別を、テストパターン名に関連付けたテストパターン
属性で行なう。さらに、これらのテストパターン名と、
テストパターン属性との関連付けを、管理テーブルで管
理する。このことにより、テストパターンの設計者以外
の者でも、テストパターンの識別が可能となり、テスト
パターンの再利用時に、設計者に間合せることなく、必
要とするテストパターンを、容易に選出することが出来
る。そして、テストパターンの設計者以外の者でも、メ
ーカー等へ提出する必要のあるテストパターンを、全て
メーカー指定のフォーマットに変換することが出来る。
〔発明の効果〕
本発明によれば、テストパターンの識別を、コンピュー
タ上で行ない、設計者の管理負担を低減すると共に、設
計者以外のテストパターンの利用を容易にし、テストパ
ターンの管理効率を向上させることが可能である。
【図面の簡単な説明】
図面は本発明の実施例を示し、第1図は本発明を施した
テストパターン管理システムの本発明に係る構成の一実
施例を示すブロック図、第2図は第1図におけるテスト
パターン処理部の本発明に係る処理動作の一実施例を示
すフローチャー十である。 l;データ処理部、2:キーボード、3:マウス。 4:メモリ、51画面表示部、6:管理テーブル。 10:テストパターン処理部、11:テストパターン名
設定部、12:テストパターン属性設定部。 13、テストパターン入力・検証部、14:テストパタ
ーン管理部、15:テストパターン変換部。

Claims (2)

    【特許請求の範囲】
  1. (1)論理回路のシミュレーションに用いる複数個のテ
    ストパターンの管理方法において、該複数個のテストパ
    ターンの設計者が、それぞれのテストパターンに対応し
    て入力した名称を、それぞれのテストパターンに付与す
    るステップと、さらに、該名称を付与したそれぞれのテ
    ストパターンに対応して、上記設計者が入力したそれぞ
    れのテストパターンを識別する属性を付与するステップ
    と、該属性と上記名称との関連付けを示すテーブルを作
    成するステップと、そして、任意の操作者からの上記属
    性で特定したテストパターンの出力要求に基づき、該任
    意の操作者の特定した属性に関連付く全てのテストパタ
    ーン名称を、上記テーブルを参照して抽出するステップ
    と、該抽出した名称を付与したテストパターンを全て出
    力するステップとを含むことを特徴とする論理回路シミ
    ュレーション用テストパターンの管理方法。
  2. (2)請求項1に記載の論理回路シミュレーション用テ
    ストパターンの管理方法において、上記属性で特定した
    テストパターンの任意の操作者からのフォーマット変換
    要求に基づき、該任意の操作者が特定した属性に関連付
    く全てのテストパターン名称を、上記テーブルを参照し
    て抽出するステップと、該抽出した名称を付与したテス
    トパターンを全て出力するステップと、該出力した全テ
    ストパターンのフォーマットを変換するステップとを含
    むことを特徴とする論理回路シミュレーション用テスト
    パターンの管理方法。
JP2117762A 1990-05-09 1990-05-09 諭理回路シミュレーシヨン用テストパターンの管理方法 Pending JPH0415873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2117762A JPH0415873A (ja) 1990-05-09 1990-05-09 諭理回路シミュレーシヨン用テストパターンの管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2117762A JPH0415873A (ja) 1990-05-09 1990-05-09 諭理回路シミュレーシヨン用テストパターンの管理方法

Publications (1)

Publication Number Publication Date
JPH0415873A true JPH0415873A (ja) 1992-01-21

Family

ID=14719697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117762A Pending JPH0415873A (ja) 1990-05-09 1990-05-09 諭理回路シミュレーシヨン用テストパターンの管理方法

Country Status (1)

Country Link
JP (1) JPH0415873A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059089A (ja) * 2004-08-19 2006-03-02 Fujitsu Ltd 半導体集積回路の検証装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059089A (ja) * 2004-08-19 2006-03-02 Fujitsu Ltd 半導体集積回路の検証装置

Similar Documents

Publication Publication Date Title
JP3027009B2 (ja) 設計取り込みシステム
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US6026220A (en) Method and apparatus for incremntally optimizing a circuit design
US6230305B1 (en) Methods and apparatus for configuring schematic diagrams
US6910200B1 (en) Method and apparatus for associating selected circuit instances and for performing a group operation thereon
US8527254B2 (en) Simulator engine development system and simulator engine development method
US20100058277A1 (en) Method and system for organizing data generated by electronic design automation tools
US6345270B1 (en) Data management system
WO2004059537A1 (ja) 製品設計支援システム、製品設計支援方法及びプログラム
JPH0415873A (ja) 諭理回路シミュレーシヨン用テストパターンの管理方法
US9875329B1 (en) Method and system for import of mask layout data to a target system
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
JP6981296B2 (ja) バス配線探索プログラム、バス配線探索方法および情報処理装置
JPH04246778A (ja) 半導体集積回路の配置方式
JPH0962726A (ja) Cadデータインタフェース方法
US6886144B2 (en) Logic verification method for semiconductor device
JPH10198708A (ja) 図面検証システム
KR20230005671A (ko) 집적 회로의 레이아웃 생성 방법
JPH0429425Y2 (ja)
JP2023167310A (ja) 属性データ記憶装置、方法及びプログラム
JPH0778190A (ja) 回路設計支援装置
JP2003099490A (ja) データ処理装置およびそのプログラム、ならびにデータ処理方法
JPH1185490A (ja) エンジニアリングシステム
JP2002072438A (ja) 露光パターン検図装置及び露光パターン検図方法
JPH07200276A (ja) ソフトウェア資産管理装置