KR20230005671A - 집적 회로의 레이아웃 생성 방법 - Google Patents

집적 회로의 레이아웃 생성 방법 Download PDF

Info

Publication number
KR20230005671A
KR20230005671A KR1020210086673A KR20210086673A KR20230005671A KR 20230005671 A KR20230005671 A KR 20230005671A KR 1020210086673 A KR1020210086673 A KR 1020210086673A KR 20210086673 A KR20210086673 A KR 20210086673A KR 20230005671 A KR20230005671 A KR 20230005671A
Authority
KR
South Korea
Prior art keywords
information
generating
layout
grid
pin
Prior art date
Application number
KR1020210086673A
Other languages
English (en)
Inventor
윤영복
한재덕
Original Assignee
에스케이하이닉스 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한양대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210086673A priority Critical patent/KR20230005671A/ko
Priority to US17/831,019 priority patent/US20230004703A1/en
Publication of KR20230005671A publication Critical patent/KR20230005671A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 기술에 의한 레이아웃 생성 방법은 다수의 소자를 포함하는 집적 회로의 레이아웃을 생성하는 방법으로서, 다수의 소자의 배치 정보를 추출하는 단계; 다수의 소자의 핀 위치 정보를 추출하는 단계; 핀 위치 정보를 이용하여 그리드 정보를 생성하는 단계; 및 그리드 상에서 두 핀 사이의 라우팅 정보를 생성하는 단계를 포함한다.

Description

집적 회로의 레이아웃 생성 방법{METHOD FOR GENERATING LAYOUT OF AN INTEGRATED CIRCUIT}
본 기술은 집적 회로의 레이아웃 생성 방법에 관한 기술이다.
집적 회로의 구조가 복잡해지면서 디자인 규칙을 추상화하고, 기본 셀을 재사용하는 셀 기반의 방법론이 사용되고 있다.
즉, 집적 회로의 설계 과정에서 집적 회로에 포함되는 셀들에 대한 라이브러리(library)를 생성하고, 생성된 라이브러리를 이용하여 집적 회로를 구현하는 경우 반도체 집적 회로의 설계 및 구현에 소요되는 시간과 비용을 줄일 수 있는 장점이 있다.
그러나 회로 면적이나 라우팅 규칙 등에 있어서 제한이 심한 경우 셀 기반의 방법론을 적용하는데 한계가 있다.
예를 들어 디램은 넓은 셀 면적을 확보하기 위하여 상대적으로 주변 회로 영역에서 면적 및 라우팅에 제한이 심하다.
예를 들어 로직 회로는 면적 및 라우팅 조건을 충족하기 위하여 하나의 표준적인 모델을 사용할 수 없고 적극적으로 커스터마이징을 수행하여 레이아웃을 수행해야 한다.
이에 따라 동일한 기능을 수행하는 회로라고 하여도 재사용이 불가능하고 레이아웃을 새로 생성해야 하므로 집적 회로의 레이아웃 비용이 높아져 생산성이 떨어지는 문제가 있다.
KR 10-2016-0047380 A US 5351197 US 2017/0316136 A1
E. Chang et al., "BAG2: A process-portable framework for generator based AMS circuit design," IEEE Custom Integrated Circuits Conference (CICC), 2018.
본 기술은 집적 회로에 대해서 충분히 많은 파라미터를 부여하여 높은 수준으로 커스터마이징을 수행하면서도 효율성을 높인 레이아웃 생성 방법을 제공한다.
본 발명의 일 실시예에 의한 레이아웃 생성 방법은 다수의 소자를 포함하는 집적 회로의 레이아웃을 생성하는 방법으로서, 다수의 소자의 배치 정보를 추출하는 단계; 다수의 소자의 핀 위치 정보를 추출하는 단계; 핀 위치 정보를 이용하여 그리드 정보를 생성하는 단계; 및 그리드 상에서 두 핀 사이의 라우팅 정보를 생성하는 단계를 포함한다.
본 기술에 의한 레이아웃 생성 방법을 통해 레이아웃에 대한 커스터마이징을 최대화하는 동시에 수행하는 동시에 레이아웃을 생성하는 속도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 레이아웃 생성 시스템을 나타내는 블록도.
도 2는 본 발명의 일 실시예에 의한 PCell 설정 파일을 나타내는 도면.
도 3은 본 발명의 일 실시예에 의한 셀 생성 스크립트를 나타내는 도면.
도 4는 본 발명의 일 실시예에 의한 레이아웃 생성 방법을 나타낸 순서도이다.
도 5는 XNOR 게이트를 나타내는 회로와 레이아웃을 나타내는 도면.
도 6 내지 도 8은 XNOR 게이트의 레이아웃 방법을 설명하는 도면.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 1은 본 발명의 일 실시예에 의한 레이아웃 생성 시스템을 나타내는 블록도이다.
레이아웃 생성 시스템은 셀 레이아웃 정보(10)를 저장하는 데이터베이스(20)와 셀 레이아웃 정보(10)를 이용하여 레이아웃을 생성하는 컴퓨터(30)를 포함한다.
컴퓨터(30)는 셀 레이아웃 정보(10)를 생성하고 이를 데이터베이스(20)에 추가하거나 데이터베이스(20)에 저장될 셀 레이아웃 정보(10)를 갱신할 수도 있다.
일반적으로 집적 회로는 다수의 소자의 조합으로 생성될 수 있다.
예를 들어 XNOR 게이트와 같은 논리 회로는 하나의 집적 회로로서 다수의 트랜지스터를 포함하여 구성될 수 있다.
또 다른 예로서 디램의 명령 디코더는 디코더의 기능을 수행하기 위하여 바람직한 방식으로 연결된 다수의 트랜지스터를 포함한다.
본 실시예에서는 XNOR 게이트나, 명령 디코더에 대응하는 것을 집적 회로 또는 셀로 지칭하고, 다수의 트랜지스터 각각을 PCell로 지칭할 수 있다.
PCell은 전자 설계 자동화(EDA) 기술에서 일반적으로 사용되는 개념으로서 예를 들어 회로에 사용되는 부품의 구조를 하나 이상의 파라미터를 이용하여 기술한 것이다.
다수의 트랜지스터 즉 다수의 PCell 대한 정보는 PCell 설정 파일(11)에 저장되고 다수의 PCell을 배치하고 이들을 연결(라우팅)하기 위한 정보는 셀 생성 스크립트(12)에 기술된다.
PCell 설정 파일(11)은 하나의 셀에 포함되는 다수의 PCell의 정보를 하나의 파일에 모아서 저장한 것으로서 소자 설정 파일(11)로 지칭할 수 있다.
하나의 집적 회로에 대응하는 셀 레이아웃 정보(10)는 데이터베이스(20)에 저장될 수 있다.
공정 기술의 변화에 따라 집적 회로의 레이아웃을 변경해야 하는 경우 기존에 작성된 셀 레이아웃 정보(10)에서 공정 기술의 변화에 따라 수정이 필요한 부분을 갱신하여 사용할 수 있다.
도 2는 PCell 설정 파일(11)에 포함된 PCell 정보를 예시한 것이다.
도 2의 PCell 정보는 이름이 M7인 트랜지스터에 대한 것으로서 물리 파라미터와 디자인 파라미터가 저장된다.
예를 들어, 물리 파라미터는 높이, 폭, 길이, 게이트, 소스, 드레인의 위치 등의 정보에 대응하고, 디자인 파라미터는 게이트, 소스, 드레인의 모양에 대응한다.
게이트, 소스, 드레인은 이하에서 핀으로 지칭할 수 있다.
PCell 정보는 공정 기술에 특화된 정보로서 공정 기술이 달라지면 파라미터의 수치가 달라질 수 있다.
본 실시예에서 PCell 정보에 포함되는 물리 파라미터와 디자인 파라미터는 공정 기술에 종속되지 않도록 추상화된 형태로 기술될 수도 있다.
예를 들어, 높이, 폭, 길이, 위치 등의 정보가 구체적인 값으로 특정되는 것이 아니라 상대적인 길이나 상대적은 좌표값으로 기술될 수 있다.
본 실시예에서 셀 생성 스크립트(12)는 공정 기술 파라미터를 참조하여 추상화된 길이, 위치 등의 정보를 공정 기술에 맞게 디코딩하여 실제 공정 기술에 대응하는 구체적인 길이, 위치 등의 정보를 생성할 수 있다.
공정 기술 파라미터는 집적 회로의 레이아웃을 실제 공정에 적용하여 반도체 장치로 제조할 때 요구되는 정보로서 이에 대한 정보는 미리 제공될 수 있다.
PCell 설정 파일(11)에 포함되는 공정 기술 관련 파라미터를 추상화하고 셀 생성 스크립트(12)에서 이를 디코딩하는 기술은 비특허문헌 1 등을 통해 알려진 것으로서 이에 대한 구체적인 설명은 생략한다.
셀 생성 스크립트(12)는 다수의 PCell의 배치 방법을 기술하는 배치 명령과 다수의 PCell의 연결 방법을 기술하는 라우팅 명령을 포함한다.
컴퓨터(30)는 셀 생성 스크립트(12)를 실행시킴으로써 대응하는 집적 회로의 레이아웃을 생성할 수 있다.
컴퓨터(30)는 다수의 집적 회로에 대한 셀 생성 스크립트(12)를 실행시킴으로써 다수의 집적 회로의 조합으로 생성되는 더 큰 규모의 회로에 대한 레이아웃을 생성할 수 있다.
예를 들어 디램에 포함되는 명령 디코더, 주소 버퍼, 데이터 버퍼, 센스 앰프 등을 각각 셀 레이아웃 정보로 생성하고, 각각에 대응하는 셀 생성 스크립트를 실행시킴으로써 디램의 레이아웃을 생성할 수 있다.
이때 컴퓨터(30)는 다수의 집적 회로의 배치 및 라우팅에 관한 상위 레벨의 스크립트를 사용할 수도 있다.
상위 레벨의 스크립트는 셀 생성 스크립트(12)를 상위 레벨로 확장한 것이므로 통상의 기술자라면 본 발명의 개시로부터 용이하게 알 수 있는 것이다.
도 3은 셀 생성 스크립트(12)의 일 예를 나타내는 소프트웨어 코드이다.
도 3의 코드는 예시를 위한 것으로서 각 코드의 이름, 변수 등에 대해서는 상세한 설명을 생략하고 주석을 참조하여 각 코드의 기능을 중심으로 설명한다.
셀 생성 스크립트(12)는 PCell 설정 파일(11) 로드, 배치 및 라우팅 객체 생성, 장치 파라미터 갱신, 인스턴스 로드 동작을 수행하는데 이는 셀 생성 스크립트(12)에서 배치 및 라우팅을 실행하기 위하여 필요한 준비 동작에 해당한다. 이때 인스턴스는 각각의 PCell을 지칭하는 것이다.
본 실시예에서는 배치 및 라우팅 객체 생성 시 공정 기술 파라미터를 포함하는 라이브러리(techlib)를 함께 이용하여 배치 및 라우팅 동작 시 공정 기술에 부합하는 구체적인 정보를 생성하고 이를 사용할 수 있다.
셀 생성 스크립트(12)는 배치 명령과 라우팅 명령을 포함한다.
집적 회로가 다층 구조를 가지는 경우 레이어에 따라 배치 명령과 라우팅 명령이 수행될 수 있다.
또한, PCell 개수에 따라 다수 개의 배치 명령과 라우팅 명령이 포함될 수 있다
도 3의 '인스턴스 배치' 부분에서는 인스턴스 ND0, ND1, ND2를 배치하는 동작을 기술한다.
배치 명령은 먼저 ND0의 위치를 지정하고, 다음으로 ND2를 ND0의 오른쪽에 배치하고, 마지막으로 ND1을 ND2의 왼쪽에 배치하는 명령에 대응한다.
첫 번째 배치 명령에서는 인스턴스(ND0)를 배치할 기준 좌표를 특정하고, 두 번째 및 세번째 명령에서는 인접 인스턴스와의 가로 간격을 함께 기재할 수 있다.
전술한 바와 같이 집적 회로 제조에는 다수의 레이어가 사용될 수 있다.
본 발명에서는 레이어 별로 동적인 그리드를 설정할 수 있는데 이에 따라 그리드를 나타내는 변수를 이용하여 레이어를 특정할 수 있다.
도 3에서 배치 명령과 라우팅 명령은 레이어를 특정하기 위하여 그리드를 나타내는 변수를 입력받는다.
종래에는 레이어에 대응하는 그리드를 사용하는 경우 모눈 종이와 같이 일정한 간격이 고정적으로 제공되는 정적인 그리드를 사용한다.
이러한 정적인 그리드는 디램과 같이 다양한 규격의 트랜지스터를 사용하거나 라우팅이 복잡한 환경에서 사용하기에 적절하지 않다.
본 발명에서는 정적인 그리드를 사용하지 않고, PCell 정보에 포함되는 핀 위치를 기준으로 간격이 다양하게 설정되는 동적인 그리드를 생성하여 동적인 그리드를 기준으로 레이아웃을 수행한다.
이에 대해서는 아래에서 다시 구체적으로 개시한다.
셀 생성 스크립트(12)는 라우팅 명령을 통해 PCell 사이의 라우팅을 완성한다.
추상적인 형태의 라우팅 명령을 예시하면 다음과 같다.
"connect 'G' pin of inst A to 'D' pin of inst B using grid A"
이는 그리드 A 상에서 인스턴스 A의 게이트 핀을 인스턴스 B의 드레인 핀과 연결하는 것을 지시하는 라우팅 명령이다.
도 3은 하나의 라우팅 명령을 포함하고 있으나, 하나의 레이어 상에서도 다수의 라우팅 명령을 실행하여 레이아웃을 완성할 수 있다.
도 3의 집적 회로의 레이아웃을 완성하기 위하여 배치 명령과 라우팅 명령을 사용하는 것을 예시하고 있으나 백그라운드에서 수행되는 구체적인 레이아웃 생성 방법에 대해서는 개시하지 않는다.
도 4는 본 발명의 일 실시예에 의한 레이아웃 생성 방법을 나타낸 순서도이다.
이하에서는 도 5 내지 도 7의 레이아웃 도면을 참조하여 도 4의 레이아웃 생성 방법을 개시한다.
도 5는 XNOR 게이트의 회로도와 이에 대응하는 레이아웃 도면이며, 도 6 내지 도 8은 XNOR 게이트의 레이아웃 방법을 설명하는 도면이다.
XNOR 게이트는 전술한 집적 회로에 대응하는 것으로서 하나의 셀에 대응한다.
도 4의 레이아웃 생성 방법은 컴퓨터(30)에서 셀 생성 스크립트(12)가 실행되면서 수행될 수 있다.
먼저 다수의 PCell의 배치 정보를 추출한다(S110).
다수의 PCell의 배치 정보는 전술한 바와 같이 셀 생성 스크립트(12)에 포함된 다수의 배치 명령을 분석하여 알 수 있다.
다음으로, 다수의 PCell의 핀 위치 정보를 추출한다(S120).
핀 위치 정보는 트랜지스터의 소스, 드레인, 게이트의 위치에 대응하며 PCell 정보의 일부로 PCell 설정 파일(11)에 저장될 수 있다.
다음으로, 핀 위치 정보를 이용하여 그리드 정보를 생성한다(S130).
예를 들어 그리드 정보에 포함된 가로 그리드와 세로 그리드의 각 좌표는 핀 위치에 대응하며 가로 그리드 사이 또는 세로 그리드 사이의 실제 간격은 일정한 값으로 고정되지 않는다.
도 6은 다수의 PCell(100, 200, 300, 400)의 배치가 완료된 상태에서 라우팅 동작이 일부만 완료된 상태의 레이아웃 도면이다.
전술한 바와 같이 라우팅 동작을 완료하기 위해서 다수의 라우팅 명령이 수행될 수 있다.
라우팅 명령이 수행되지 않은 상태에서 다수의 PCell 사이에는 라우팅 경로가 존재하지 않고 서로 분리된 상태이다.
도 6은 다수의 PCell이 일부 연결된 상태로서 다수의 라우팅 명령 중 일부가 수행된 상태로 볼 수 있다.
도 6에서 가로무늬 패턴의 사각형(110)은 게이트 레이어에 위치하는 게이트 라인(110) 또는 게이트 라인과 연결된 라우팅 경로를 나타낸다.
도 6에서 민무늬의 사각형(120, 130)은 첫 번째 메탈 레이어(M0)에 위치하는 메탈 라인(120, 130) 또는 메탈 라인과 연결된 라우팅 경로를 나타낸다.
도 6은 소스 콘택 패턴(121), 드레인 콘택 패턴(131), 비아 패턴(141)을 함께 도시하고 있다.
도 7은 도 6에서 파악된 핀 위치 정보에 기초하여 가로 및 세로 그리드를 추가한 모습을 나타낸다.
그리드 정보에 포함된 가로 그리드와 세로 그리드는 핀 위치에 대응한다.
이에 따라 핀의 위치는 가로 그리드와 세로 그리드의 좌표로 표시할 수 있다.
전술한 바와 같이 가로 그리드 사이 또는 세로 그리드 사이의 실제 간격은 일정한 값으로 고정되지 않는다.
예를 들어 가로 그리드 0번과 1번 사이의 간격과 가로 그리드 1번과 2번 사이의 실제 물리적인 간격은 서로 다를 수 있다.
전술한 바와 같이 그리드는 레이어 별로 동적으로 생성될 수 있으며 인접한 그리드 사이의 간격이 일정한 수치로 고정되지 않는다.
라우팅은 하나의 레이어 단위로 수행되는데 서로 다른 레이어에 위치하는 배선과 연결이 필요한 경우 비아 콘택이 추가될 수 있다.
이에 따라 레이어에 대응하는 그리드를 생성하는 경우 인접한 레이어의 핀 위치를 추가로 참조할 수 있다. 즉, 어느 한 레이어에 대응하는 그리드에는 인접한 레이어의 핀 위치에 대응하는 그리드가 추가로 포함될 수 있다.
그리드는 라우팅 명령을 수행하는 도중에 생성될 수도 있고, 모든 레이어에 대해서 미리 생성될 수 있다.
도 7과 도 8에서 점선으로 표시된 그리드는 가로 줄무늬의 게이트 레이어와 민무늬의 메탈 레이어를 연결하는 라우팅 동작을 위하여 생성된 그리드를 예시한 것이다.
그리드 정보가 생성된 후 그리드 상에서 핀 사이의 라우팅 정보를 생성한다(S140).
본 발명은 일정한 고정된 간격을 가지는 정적인 그리드가 아니라 핀 위치를 기준으로 동적으로 생성된 그리드를 이용하여 라우팅 경로를 생성하므로 복잡한 구조의 회로에 대해서 보다 효율적으로 라우팅을 수행할 수 있다.
예를 들어 두 핀 사이를 연결하는 라우팅 명령에서 두 핀의 좌표를 지정하면 그리드를 따라 라우팅을 용이하게 수행될 수 있다.
도 8은 라우팅 명령에 의하여 제공된 추가 라우팅 경로(41 ~ 47)를 나타내는 레이아웃 도면이다.
추가 라우팅 경로(41 ~ 47)는 메탈 레이어(M0)에 존재하는 것이나 식별을 위하여 사선 패턴을 추가하였다.
도시된 바와 같이 추가 라우팅 경로(41 ~ 47)는 모두 그리드 상에 존재한다.
예를 들어 41번 추가 라우팅 경로의 경우 좌표 (0, 7)에 위치하는 핀과 좌표 (0, 8)에 위치하는 핀 사이를 연결하는 라우팅 명령을 제공하여 생성될 수 있다.
전술한 바와 같이 본 발명에서 그리드 정보는 실제의 물리적인 길이를 기준으로 생성되는 것이 아니라 핀의 위치를 기준으로 생성된다.
레이아웃 생성 과정에서는 공정 기술 파라미터를 참조하여 그리드 정보가 실제 물리적인 길이로 변환되므로 공정 기술에 따라 그리드의 간격이 동적으로 변경될 수 있다.
이와 같이 본 발명에선 공정 기술 변경에 따라 필요한 PCell 정보를 갱신하면 기존의 배치 명령과 라우팅 명령을 그대로 사용할 수 있으므로 레이아웃 생성 과정이 간편해지는 장점이 있다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.
10: 셀 레이아웃 정보
11: PCell 설정 파일
12: 셀 생성 스크립트
20: 데이터베이스
30: 컴퓨터
100, 200, 300, 400: PCell
110: 게이트 라인
120, 130: 메탈 라인
121: 소스 콘택 패턴
131: 드레인 콘택 패턴
141: 비아 패턴
41, 42, 43, 44, 45, 46, 47: 추가 라우팅 경로

Claims (12)

  1. 다수의 소자를 포함하는 집적 회로의 레이아웃을 생성하는 방법으로서,
    상기 다수의 소자의 배치 정보를 추출하는 단계;
    상기 다수의 소자의 핀 위치 정보를 추출하는 단계;
    상기 핀 위치 정보를 이용하여 그리드 정보를 생성하는 단계; 및
    상기 그리드 상에서 두 핀 사이의 라우팅 정보를 생성하는 단계
    를 포함하는 레이아웃 생성 방법.
  2. 청구항 1에 있어서, 상기 다수의 소자의 배치 정보 및 상기 다수의 소자의 핀 위치 정보를 포함하는 셀 레이아웃 정보를 로드하는 단계를 더 포함하는 레이아웃 생성 방법.
  3. 청구항 2에 있어서, 상기 셀 레이아웃 정보를 로드하는 단계는
    상기 셀 레이아웃 정보를 데이터베이스에서 검색하는 단계; 및
    검색된 셀 레이아웃 정보가 존재하는 경우 검색된 셀 레이아웃 정보를 로드하고, 존재하지 않는 경우 새로운 셀 레이아웃 정보를 생성하여 로드하는 단계
    를 포함하는 레이아웃 생성 방법.
  4. 청구항 3에 있어서, 검색된 셀 레이아웃 정보를 공정 기술에 따라 갱신하는 단계를 더 포함하는 레이아웃 생성 방법.
  5. 청구항 2에 있어서, 상기 셀 레이아웃 정보는 상기 다수의 소자의 핀 위치 정보, 상기 다수의 소자의 배치 정보를 나타내는 배치 명령과 상기 다수의 핀 위치 정보를 참조하여 라우팅 정보를 생성하는 라우팅 명령을 포함하는 레이아웃 생성 방법.
  6. 청구항 5에 있어서, 상기 셀 레이아웃 정보는 상기 다수의 소자의 핀 위치 정보를 저장하는 소자 설정 파일과 상기 배치 명령과 상기 라우팅 명령을 저장하는 셀 생성 스크립트를 포함하는 레이아웃 생성 방법.
  7. 청구항 5에 있어서, 상기 소자의 핀 위치 정보는 공정 기술에 독립적인 값인 레이아웃 생성 방법.
  8. 청구항 7에 있어서, 상기 핀 위치 정보를 추출하는 단계는 상기 공정 기술에 대응하는 파라미터를 이용하여 상기 셀 레이아웃 정보에 포함된 소자의 핀 위치 정보를 디코딩하는 단계를 포함하는 레이아웃 생성 방법.
  9. 청구항 1에 있어서, 상기 집적 회로는 다수의 레이어를 포함하고,
    상기 그리드 정보를 생성하는 단계는 상기 다수의 레이어 각각에 대응하는 그리드 정보를 생성하는 단계를 포함하는 레이아웃 생성 방법.
  10. 청구항 9에 있어서, 상기 다수의 레이어 중 어느 하나의 레이어에 대응하는 그리드 정보를 생성하는 단계는
    상기 어느 하나의 레이어에 포함된 핀 위치 정보에 대응하는 그리드 정보를 생성하는 단계 및
    상기 어느 하나의 레이어에 인접한 레이어에 포함된 핀 위치 정보의 적어도 일부에 대응하는 그리드 정보를 생성하는 단계
    를 포함하는 레이아웃 생성 방법.
  11. 청구항 1에 있어서, 상기 그리드 정보를 생성하는 단계는
    상기 핀 위치 정보에 따라 가로 그리드를 생성하는 단계 및
    상기 핀 위치 정보에 따라 세로 그리드를 생성하는 단계
    를 포함하는 레이아웃 생성 방법.
  12. 청구항 1에 있어서, 상기 라우팅 정보를 생성하는 단계는 하나의 핀이 위치하는 좌표와 다른 하나의 핀이 위치하는 좌표를 연결하는 단계를 포함하는 레이아웃 생성 방법.
KR1020210086673A 2021-07-01 2021-07-01 집적 회로의 레이아웃 생성 방법 KR20230005671A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210086673A KR20230005671A (ko) 2021-07-01 2021-07-01 집적 회로의 레이아웃 생성 방법
US17/831,019 US20230004703A1 (en) 2021-07-01 2022-06-02 Method for generating a layout of an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210086673A KR20230005671A (ko) 2021-07-01 2021-07-01 집적 회로의 레이아웃 생성 방법

Publications (1)

Publication Number Publication Date
KR20230005671A true KR20230005671A (ko) 2023-01-10

Family

ID=84786137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210086673A KR20230005671A (ko) 2021-07-01 2021-07-01 집적 회로의 레이아웃 생성 방법

Country Status (2)

Country Link
US (1) US20230004703A1 (ko)
KR (1) KR20230005671A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351197A (en) 1989-04-13 1994-09-27 Cascade Design Automation Corporation Method and apparatus for designing the layout of a subcircuit in an integrated circuit
KR20160047380A (ko) 2014-10-22 2016-05-02 삼성전자주식회사 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
US20170316136A1 (en) 2016-04-29 2017-11-02 Globalfoundries Inc. Netlist editing of graphical data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351197A (en) 1989-04-13 1994-09-27 Cascade Design Automation Corporation Method and apparatus for designing the layout of a subcircuit in an integrated circuit
KR20160047380A (ko) 2014-10-22 2016-05-02 삼성전자주식회사 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
US20170316136A1 (en) 2016-04-29 2017-11-02 Globalfoundries Inc. Netlist editing of graphical data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E. Chang et al., "BAG2: A process-portable framework for generator based AMS circuit design," IEEE Custom Integrated Circuits Conference (CICC), 2018.

Also Published As

Publication number Publication date
US20230004703A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US10796053B2 (en) Computer implemented system and method for generating a layout of a cell defining a circuit component
CN109299503B (zh) 一种基于布线阻塞的lef文件的生成方法
US11288432B2 (en) Computer implemented system and method for generating a layout of a cell defining a circuit component
Williams STICKS-A graphical compiler for high level LSl design
US6536023B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
CN111597768B (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
JP2002110797A (ja) クロック配線の設計方法
CN116227407B (zh) 形成物理版图的模块边界的方法及相关设备
Kahng et al. RosettaStone: connecting the past, present, and future of physical design research
Li et al. iEDA: An Open-source infrastructure of EDA
US20090276748A1 (en) Stitched circuitry region boundary indentification for stitched ic chip layout
KR20230005671A (ko) 집적 회로의 레이아웃 생성 방법
US11449660B1 (en) Method to perform secondary-PG aware buffering in IC design flow
CN110096725A (zh) 用于单元交换的方法
JP2009237904A (ja) 半導体集積回路の設計データの作成方法
US9875329B1 (en) Method and system for import of mask layout data to a target system
US11416661B2 (en) Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow
US8006211B2 (en) IC chip and design structure including stitched circuitry region boundary identification
Cibrario et al. A high-level design rule library addressing CMOS and heterogeneous technologies
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
CN111611761A (zh) 生成电路版图图案的方法、设备和计算机可读存储介质
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
US7861208B2 (en) Structure for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
JP2016507817A (ja) パターンベースの電源グランド（ｐｇ）ルーティングおよびビア生成
US11972191B2 (en) System and method for providing enhanced net pruning

Legal Events

Date Code Title Description
A201 Request for examination