JPH04246778A - 半導体集積回路の配置方式 - Google Patents
半導体集積回路の配置方式Info
- Publication number
- JPH04246778A JPH04246778A JP3011728A JP1172891A JPH04246778A JP H04246778 A JPH04246778 A JP H04246778A JP 3011728 A JP3011728 A JP 3011728A JP 1172891 A JP1172891 A JP 1172891A JP H04246778 A JPH04246778 A JP H04246778A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output pin
- arranging
- list
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 6
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の配置方
式に関し、特に入出力ピンの配置方式に関する。
式に関し、特に入出力ピンの配置方式に関する。
【０００２】
【従来の技術】一般に、半導体集積回路の入出力ピンの
配置位置は、システムを構築する他の半導体集積回路と
の関係より、自動配置配線ＣＡＤシステムを実行する前
から決まっているため、入出力ピンの配置は、予め入出
力ピンの配置情報を用意しておき、その配置情報を自動
配置プログラムが読み込んで配置している。
配置位置は、システムを構築する他の半導体集積回路と
の関係より、自動配置配線ＣＡＤシステムを実行する前
から決まっているため、入出力ピンの配置は、予め入出
力ピンの配置情報を用意しておき、その配置情報を自動
配置プログラムが読み込んで配置している。
【０００３】従来、この種の入出力ピンの配置方式は、
図３に示すように、入出力ピンの配置情報表を見ながら
、人がエディタを使用して入出力ピンの配置情報をキー
入力１５し、自動配置プログラムが配置できるような配
置情報データを作成し、自動配置プログラムが作成され
た配置情報データを読み込んで入出力ピンの配置を行な
っていた。従って、自動配置プログラムの配置結果を見
ないとミスがあった場合、ミスを発見できなく、又、ミ
スがあった場合は、配置情報をエディタで修正して、再
度自動配置プログラムを実行しなければならなかった。
図３に示すように、入出力ピンの配置情報表を見ながら
、人がエディタを使用して入出力ピンの配置情報をキー
入力１５し、自動配置プログラムが配置できるような配
置情報データを作成し、自動配置プログラムが作成され
た配置情報データを読み込んで入出力ピンの配置を行な
っていた。従って、自動配置プログラムの配置結果を見
ないとミスがあった場合、ミスを発見できなく、又、ミ
スがあった場合は、配置情報をエディタで修正して、再
度自動配置プログラムを実行しなければならなかった。
【０００４】更に、集積回路の大規模化に伴い、入出力
ピンが急増したため、人手によるキー入力が非常に多く
なっていた。
ピンが急増したため、人手によるキー入力が非常に多く
なっていた。
【０００５】
【発明が解決しようとする課題】上述した従来の入出力
ピンの配置方式は、入出力ピンの配置情報表を見ながら
人がエディタで入出力ピンの配置情報をキー入力してい
るので、キー入力するデータ量が多くなると、フォーマ
ットミスやタイプミス等の容易なミスが発生しやすくな
り、集積回路の設計期間が長くなるという欠点がある。
ピンの配置方式は、入出力ピンの配置情報表を見ながら
人がエディタで入出力ピンの配置情報をキー入力してい
るので、キー入力するデータ量が多くなると、フォーマ
ットミスやタイプミス等の容易なミスが発生しやすくな
り、集積回路の設計期間が長くなるという欠点がある。
【０００６】本発明の目的は、集積回路の設計時間を短
縮できる半導体集積回路の配置方式を提供することにあ
る。
縮できる半導体集積回路の配置方式を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
の配置方式は、論理接続情報とパッケージ情報とライブ
ラリ情報を磁気ディスクより読み込む手段と、ディスプ
レイ上に入出力ピンの配置情報表とソートされた未配置
入出力ピン表を表示する手段と、マウスを使用してソー
トされた前記未配置入出力ピン表から入出力ピンを選択
し配置情報表の配置したい部分を指定し電気的チェック
や物理的チェックを行なう手段と、入出力ピン配置情報
表に配置し配置結果を磁気ディスクに書き込む手段とを
有することを特徴とする。
の配置方式は、論理接続情報とパッケージ情報とライブ
ラリ情報を磁気ディスクより読み込む手段と、ディスプ
レイ上に入出力ピンの配置情報表とソートされた未配置
入出力ピン表を表示する手段と、マウスを使用してソー
トされた前記未配置入出力ピン表から入出力ピンを選択
し配置情報表の配置したい部分を指定し電気的チェック
や物理的チェックを行なう手段と、入出力ピン配置情報
表に配置し配置結果を磁気ディスクに書き込む手段とを
有することを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明のハード構成である。コンピュータ
本体１とディスプレイ２と磁気ディスク装置３とキーボ
ード４とマウス５を使用する。
る。図１は、本発明のハード構成である。コンピュータ
本体１とディスプレイ２と磁気ディスク装置３とキーボ
ード４とマウス５を使用する。
【０００９】図２は、本発明の流れを説明するためのフ
ローチャートである。マウスで入出力ピン配置６を行な
った後、自動配置７を行ない、その後自動配線８を行な
う。マウスでの入出力ピン配置６のフローは、最初に、
手段９により論理接続情報とパッケージ情報とライブラ
リ情報を読み込み次に手段１０により配置リストを作成
し、ソートを行なう。更に手段１１により配置リストと
未配置リストをディスプレイ上に表示し、マウス５によ
る入力を持つ。作業者は、手段１２により未配置リスト
より入出力ピンを選択して、配置リストのどこに置くか
をマウスで指定する。このとき、物理的，電気的チェッ
クを行なってから配置する。作業が終了したならば、手
段１３によりディスプレイ上に表示されている配置リス
トと未配置リストを非表示にする。その後、手段１４に
より入出力ピンの配置結果を磁気ディスクに書き込んで
終了する。
ローチャートである。マウスで入出力ピン配置６を行な
った後、自動配置７を行ない、その後自動配線８を行な
う。マウスでの入出力ピン配置６のフローは、最初に、
手段９により論理接続情報とパッケージ情報とライブラ
リ情報を読み込み次に手段１０により配置リストを作成
し、ソートを行なう。更に手段１１により配置リストと
未配置リストをディスプレイ上に表示し、マウス５によ
る入力を持つ。作業者は、手段１２により未配置リスト
より入出力ピンを選択して、配置リストのどこに置くか
をマウスで指定する。このとき、物理的，電気的チェッ
クを行なってから配置する。作業が終了したならば、手
段１３によりディスプレイ上に表示されている配置リス
トと未配置リストを非表示にする。その後、手段１４に
より入出力ピンの配置結果を磁気ディスクに書き込んで
終了する。
【００１０】
【発明の効果】以上説明したように本発明は、入出力ピ
ンを配置する段階でチェックを行なって配置することに
より、設計期間を短縮することができる効果がある。
ンを配置する段階でチェックを行なって配置することに
より、設計期間を短縮することができる効果がある。
【図１】ハードウェハ構成図である。
【図２】本発明の概略フロー図である。
【図３】従来の概略フロー図である。
１ コンピュータ本体
２ ディスプレイ
３ 磁気ディスク装置
４ キーボード
５ マウス
Claims (1)
- 【請求項１】 論理接続情報とパッケージ情報とライ
ブラリ情報を磁気ディスクより読み込む手段と、ディス
プレイ上に入出力ピンの配置情報表とソートされた未配
置入出力ピン表を表示する手段と、マウスを使用してソ
ートされた前記未配置入出力ピン表から入出力ピンを選
択し配置情報表の配置したい部分を指定し電気的チェッ
クや物理的チェックを行なう手段と、入出力ピン配置情
報表に配置し配置結果を磁気ディスクに書き込む手段と
を有することを特徴とする半導体集積回路の配置方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011728A JPH04246778A (ja) | 1991-02-01 | 1991-02-01 | 半導体集積回路の配置方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011728A JPH04246778A (ja) | 1991-02-01 | 1991-02-01 | 半導体集積回路の配置方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246778A true JPH04246778A (ja) | 1992-09-02 |
Family
ID=11786096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011728A Pending JPH04246778A (ja) | 1991-02-01 | 1991-02-01 | 半導体集積回路の配置方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246778A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7784011B2 (en) | 2006-12-04 | 2010-08-24 | Fujitsu Limited | Reflecting pin swap of PLD performed in package design in circuit design and PLD design |
| US7831944B2 (en) | 2006-12-04 | 2010-11-09 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US7904863B2 (en) | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US7913220B2 (en) | 2006-12-04 | 2011-03-22 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US8176457B2 (en) | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
| US8255844B2 (en) | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
-
1991
- 1991-02-01 JP JP3011728A patent/JPH04246778A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7784011B2 (en) | 2006-12-04 | 2010-08-24 | Fujitsu Limited | Reflecting pin swap of PLD performed in package design in circuit design and PLD design |
| US7831944B2 (en) | 2006-12-04 | 2010-11-09 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US7904863B2 (en) | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US7913220B2 (en) | 2006-12-04 | 2011-03-22 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US8176457B2 (en) | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
| US8255844B2 (en) | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6378110B1 (en) | Layer-based rule checking for an integrated circuit layout | |
| US6513143B1 (en) | Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
| US6910200B1 (en) | Method and apparatus for associating selected circuit instances and for performing a group operation thereon | |
| US7990375B2 (en) | Virtual view schematic editor | |
| US7076410B1 (en) | Method and apparatus for efficiently viewing a number of selected components using a database editor tool | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JP2941033B2 (ja) | 回路情報表示装置 | |
| JP2605932B2 (ja) | 半導体集積回路のレイアウト設計装置 | |
| JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
| Clary et al. | SIDS (A Symbolic Interactive Design System) | |
| JPH06309135A (ja) | メニュー項目配列制御方式、及び対話型システム | |
| JP2538397B2 (ja) | 回路設計装置 | |
| JPH10198708A (ja) | 図面検証システム | |
| JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
| Wilkinson | Computers in eletronics design | |
| JPH0877244A (ja) | 端子情報編集装置及び端子情報編集方法 | |
| JPH0778195A (ja) | 回路設計ｃａｄにおけるデータ更新方式 | |
| JPS6375973A (ja) | テストデ−タ編集機能付ｃａｄ装置 | |
| JPH029370B2 (ja) | ||
| JPH0773208A (ja) | 回路図編集システム、及びシミュレーション用回路図入力システム | |
| JPH0561929A (ja) | 回路図入力方法 | |
| JPH07182401A (ja) | 印刷回路基板設計支援装置 | |
| JPH02217967A (ja) | プリント配線板設計システムの部品配置方式 |