JPH06194402A - 多層配線基板の結線構造検査装置 - Google Patents

多層配線基板の結線構造検査装置

Info

Publication number
JPH06194402A
JPH06194402A JP4343733A JP34373392A JPH06194402A JP H06194402 A JPH06194402 A JP H06194402A JP 4343733 A JP4343733 A JP 4343733A JP 34373392 A JP34373392 A JP 34373392A JP H06194402 A JPH06194402 A JP H06194402A
Authority
JP
Japan
Prior art keywords
data
net
wiring
pattern
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4343733A
Other languages
English (en)
Other versions
JP3103697B2 (ja
Inventor
Hiroshi Tokumaru
浩 徳丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP04343733A priority Critical patent/JP3103697B2/ja
Publication of JPH06194402A publication Critical patent/JPH06194402A/ja
Application granted granted Critical
Publication of JP3103697B2 publication Critical patent/JP3103697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 多層配線基板の配線パターンに関するCAD
データを特定フォーマットに変換するための図形データ
コンバート手段11と、変換した複数層の配線パターン
のデータを層ごとに分類して保存するためのデータ保存
手段12と、層内の全ての配線パターンについて上層及
び/又は下層の配線パターンとの導通の有無を、層ごと
に順次判断し、導通するパターンごとにネット番号を付
加するネット番号付加手段13と、前記配線パターンの
データベースから回路を構成する端子同士の接続状態を
抽出するネットデータ抽出手段15と、このネットデー
タと予め形成されたネットリストとを比較する比較手段
18と、この比較手段の比較結果を出力する出力手段1
9を備える。 【効果】 専門の操作員でなくとも、基板全体の配線パ
ターンのを簡単に一括して検査することが可能である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板の結線構造
検査装置に関し、特に層ごとに結線構造を検査して全体
の結線状態を把握する結線構造検査装置に関する。
【0002】
【従来の技術および発明が解決しようとする課題】従
来、多層配線基板の結線構造を検査する場合、多層配線
基板の各層のプロットアウト図面を複数枚重ね、目視で
配線の結線状態を追うことにより行われていた。この目
視で行う検査には、次ぎのような問題がある。すなわ
ち、図面を重ねて目視でチェックできる枚数には限度が
あり、実際には二枚程度が限界である。このため二層ご
とのペアのチェックを繰り返すことによって結線構造の
検査を行うことになるが、数十層にも及ぶ多層配線基板
では、手間が膨大になるため運用不可能である。また、
図面を重ねて目視で検査する場合、誤りが発生しやすい
のでダブルチェックを行なう必要があるが、ダブルチェ
ックを行ったとしても十分な精度の検査ができず、膨大
な検査時間が掛かる。
【0003】このため結線構造検査の機械化が提案され
ており、例えば図8に示すように、CAD(不図示)な
どに格納されている図形ファイル81から必要データの
みを抽出して図形データコンバート手段82で特定のフ
ォーマットに変換し、配線パターンのデータ保存手段8
3でデータベースを作成し、この状態で、マウス84な
どを用いて特定の導体パターンを導体パターン指定手段
85で指定し、指定したある導体パターンを起点とし
て、結線追跡手段86で導通する導体パターンを上下層
に順次追跡することにより、指定したある導体パターン
に導通する導体パターンを順次拾い上げるものである
(例えば特開平3−72279号公報参照)。なお、図
8中、87は導体パターンを指定する際に、多層配線基
板の層を指定する層制御手段であり、88は結線の追跡
結果を出力する出力手段である。
【0004】ところが、この結線構造検査装置では、指
示した導体パターンと導通する導体パターンのみの結線
状態を検出するものであり、複雑な基板の配線パターン
を一括して求めることができないと共に、浮きビア、浮
きパターンの検出ができないという問題があった。な
お、浮きビアとは、多層配線基板の層と層の間をつなぐ
スルーホール内に形成された導体パターンのうち、他の
導体パターンとつながっていないものをいい、浮きパタ
ーンとは、他の導体パターンとつながっていない層上に
形成された導体パターンをいう。この浮きビアや浮きパ
ターンは、容量やノイズなどの点で回路特性上悪影響が
ある。また、配線パターンを多層に渡って順次上下層に
追跡していくため、検査が冗長になり、多大の処理時間
がかかるという問題があった。さらに、配線パターンの
リスト出力が得られるだけで、ネットリストと配線パタ
ーンとの比較・検査は目視で行わなければならないとい
う問題もあった。なお、ネットリストとは、回路を構成
する端子同士の接続状態をリストとして表現したもので
ある。
【0005】このようなことから、多層配線基板の製造
工程において、多層配線基板全体の結線の検査が一括し
てできず、結線の検査に時間がかかると共に、配線パタ
ーンのリスト出力が膨大になるため、出力リストとネッ
トリストを照合する手間が膨大になるという問題があっ
た。
【0006】
【課題を解決するための手段】本発明に係る多層配線基
板の結線構造検査装置は、上述のような従来装置の問題
点に鑑みてなされたものであり、その特徴とするところ
は、多層配線基板の配線パターンに関するCADデータ
を特定フォーマットに変換するための図形データコンバ
ート手段と、この特定フォーマットに変換した複数層の
配線パターンのデータを層ごとに分類して保存するため
のデータ保存手段と、この配線パターンのデータから、
層内の全ての配線パターンについて上層及び/又は下層
の配線パターンとの導通の有無を、層ごとに順次判断
し、導通するパターンごとにネット番号を付加するネッ
ト番号付加手段と、前記配線パターンのデータベースか
ら回路を構成する端子同士の接続状態を抽出するネット
データ抽出手段と、このネットデータと予め形成された
ネットリストとを比較する比較手段と、この比較手段の
比較結果を出力する出力手段を備えて成る点にある。
【0007】
【作用】上記のように構成することにより、基板全体の
配線パターンを一括して自動的に求めることができると
共に、基板のデータを一方向に1回スキャンするだけ
で、どんなに複雑な配線パターンでも検査することがで
き、さらに多層配線基板の配線パターンとネットリスト
を機械的に検査して、ネットリストとの相違点を自動的
に検出することができる。
【0008】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図1は、本発明に係る多層配線基板の結
線構造検査装置の一実施例を示すブロック図であり、1
は配線パターン検査装置本体、2はCADシステムなど
の形状データベース部(図形ファイル)、3は各端子の
接続状態についての情報であるネットリストのファイル
である。
【0009】配線パターン検査装置本体1は、図形デー
タコンバート手段11、配線パターンのデータ保存手段
12、ネット番号付加手段13、層制御手段14、ネッ
トデータ抽出手段15、ネットリストコンバート手段1
6、ネットリストデータ保存手段17、比較手段18、
および出力手段19から構成されており、図形ファイル
2内の形状データベースとネットリスト3の情報をもと
に、配線パターンの検査を行い、検査結果を出力手段1
9から出力する。
【0010】図2(a)および(b)は、配線パターン
の検査を行うための試料であり、それぞれ外形図と結線
模式図である。この試料は底部に680本のリード端子
23を有する多層配線基板24であり、試料の外形寸法
は縦横50mm×50mm、層数は20層である。図2
(b)中、21は導体パターンであり、22は上下層の
導体パターン21を接続するスルーホール内に形成され
る導体パターンである(以下、単にスルーホールとい
う)。また、図2(b)中、A1、A2、A3は入出力
端子の名称を示す回路記号である。
【0011】図3は、配線パターンのデータ保存手段1
2で保存されるデータベースのファイルフォーマットの
一例を示す図であり、この配線パターンのデータベース
では、導体パターンおよびスルーホール、回路記号ごと
に、座標値と層番号が付されており、後述するネット番
号が付される。また、導体パターンには、構成点数のデ
ータもあり、回路記号には、回路記号の名称のデータも
ある。ここでネット番号とは、導体パターンなどの導通
状態を表す論理的な番号である。ネット番号が同じもの
同士は導通があり、ネット番号の異なるものは導通がな
いことを表す。なお、配線パターンのデータ保存手段1
2には、上述のようなデータが各層ごとに保存されてい
る。
【0012】図4はネットリストデータ保存手段17で
保存されるデータベースのファイルフォーマットの例を
示す図であり、このネットリストのデータベースには、
信号種ごとに、信号の名称と回路記号1〜nのデータが
ある。信号種とは、一まとまりの導通している回路記号
のグループを意味する。信号名称は、信号につけた論理
名称である。
【0013】図5は、本装置の動作を示すフローチャー
トである。ステップ41では、図形データコンバート手
段11により、図形ファイル2から、導体パターンおよ
びスルーホール、回路記号の各データを抽出し、特定構
造をもつ配線パターンのデータベースを作成して配線パ
ターンのデータ保存手段12に保存する。図形データコ
ンバート手段11により生成された直後の配線パターン
のデータベースは、ネット番号は入っていない。ネット
番号が入っていないことを表すには、例えばネット番号
0を、ネット番号が入っていないことを表す特別なネッ
ト番号として用いることができる。
【0014】ステップ42では、層制御手段14によ
り、ネット番号付加手段13を特定層の配線パターンの
データベースに位置づける。
【0015】ステップ43では、ネット番号付加手段1
3により、配線パターンのデータベース上の特定層内の
導体パターンとスルーホールの座標を比較することによ
り、導通の有無を判定する。すなわち、図6に示すよう
に、上層からのスルーホール62及び/又は下層へのス
ルーホール63が導体パターン61の内側に位置するか
どうかを、全ての導体パターン61とスルーホール6
2、63について判断する。もし「内側」と判断された
場合、スルーホール62、63と導体パターン61は導
通があることになるので、ネット番号を付与するために
以下の処理を行う。
【0016】導体パターン61とスルーホール62のネ
ット番号をそれぞれ、X、Yとする。X=Y=0の場合
(X、Yともにネット番号が付されていない場合)、新
しいネット番号を生成し、導体パターン61とスルーホ
ール62の共通のネット番号とする。これに伴い、図3
に示すデータベースを更新する。X=0、Y≠0または
X≠0、Y=0の場合(X、Yのいずれか一方にネット
番号が付されていない場合)、0でない方のネット番号
を共通のネット番号とする。ネット番号0の側を0でな
いネット番号に変更し、配線パターンのデータベースを
更新する。X=Y≠0の場合(X、Yの双方に共通のネ
ット番号が付されている場合)、もともと共通のネット
番号がついているので、この場合は何もしない。X≠
0、Y≠0、X≠Yの場合(X、Yの双方に異なるネッ
ト番号が付されている場合)、導通があるにもかかわら
ず、異なるネット番号がついているケースである。この
場合は、配線パターンのデータベース内のネット番号Y
を全てXに書き換える。なお、YをXに書き換えてもよ
い。
【0017】したがって、配線パターンのデータを上層
から下層に向けて一方向にスキャンするだけで、どんな
に複雑な配線パターンでも検査することができ、非常に
高速な処理が行える。
【0018】なお、このステップ43では、導体パター
ンと回路記号との座標の比較も同時に行っており、導通
のある導体パターンに接続される入出力端子にも同時に
ネット番号を付与している。
【0019】次に、ステップ44に進む。ステップ44
では、層制御手段14により、最終層に到達したかどう
かの判定を行う。最上層からスタートした場合は最下層
が、最下層からスタートした場合は、最上層がそれぞれ
最終層である。最終層に到達していた場合は、ステップ
46に進む。
【0020】スッテプ45では、層制御手段14によ
り、ネット番号付加手段13内の配線パターンのデータ
ベースを次の層に移動させるステップ43に戻る。ステ
ップ43からステップ45の繰り返し処理により、導体
パターンとスルーホールの座標全ての層のデータベース
について比較することになる。
【0021】ステップ46では、ネットデータ抽出手段
15で配線パターンのデータベース内の回路記号のデー
タのみを抽出し、ネット番号ごとのグループに分類す
る。これにより、同一ネット番号を持つ出力端子および
導体パターン、スルーホールが一まとまりの状態にな
る。この結果を比較手段18に転送する。
【0022】ステップ47では、設計のもとになるネッ
トリスト3をCAD装置などからネットリストコンバー
タ16を介して読み込み、図4に示すような、特定構造
を持つネットリストデータベースを作成する。
【0023】ステップ48では、配線パターンのデータ
ベースにネット番号が付されたデータベースから、ネッ
トデータ抽出手段15により、出力端子に付される回路
記号に関連するデータのみを分類して抽出し、この回路
記号に関連するデータとネットリストデータベースの内
容を比較手段18で比較し、配線設計上の配線パターン
とネットリストとの差異を求める。
【0024】ステップ49では、比較手段18で検査し
た結果を出力装置19によりリスト出力する。出力リス
トの例を図7に示す。
【0025】以上のようにして、任意の形状を持つ配線
設計情報(図形ファイルの内容)とネットリストを照合
することにより、高速・高精度の結線検査を機械的に行
うことが可能になる。
【0026】図2に示す試料を本装置により検査したと
ころ、検査に要する時間は5時間であった。一方、目視
による検査によれば、検査に要する時間は20時間であ
り、最低でもダブル・チェックを行わなければならない
ことを考慮すると、延べ40時間を要することになる。
この試料のような大型基板では、たとえダブルチェック
を行っても充分な検査精度を得ることは難しく再現性も
低くなる。このため、本発明による結線構造検査装置
は、極めて有用である。
【0027】
【発明の効果】以上のように、本発明に係る多層配線基
板の結線構造検査装置では、多層配線基板の配線パター
ンに関するCADデータを特定フォーマットに変換する
ための図形データコンバート手段と、この特定フォーマ
ットに変換した複数層の配線パターンのデータを層ごと
に分類して保存するためのデータ保存手段と、この配線
パターンのデータから、層内の全ての配線パターンにつ
いて上層及び/又は下層の配線パターンとの導通の有無
を、層ごとに順次判断し、導通するパターンごとにネッ
ト番号を付加するネット番号付加手段と、前記配線パタ
ーンのデータベースから回路を構成する端子同士の接続
状態を抽出するネットデータ抽出手段と、このネットデ
ータと予め形成されたネットリストとを比較する比較手
段と、この比較手段の比較結果を出力する出力手段を備
えて成ることから、専門の操作員でなくとも、基板全体
の配線パターンを簡単に一括して検査することが可能で
あり、またネットリストとの照合も機械的に行われるの
で、高速かつ高精度の検査を容易に行うことができ、さ
らに配線相互の関係が配線パターンのデータベースから
得られるので、抵抗計算のみならず容量計算など高度な
シミュレーションへの展開が可能になる。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の結線構造検査装置
の一実施例を示すブロック図である。
【図2】実験に用いた試料を表す図であり、(a)は外
形図、(b)は結線模式図である。
【図3】配線パターンのデータベースのファイルフォー
マットの例を示す図である。
【図4】ネットリストデータベースのファイルフォーマ
ットの例を示す図である。
【図5】本発明に係る多層配線基盤の結線構造検査装置
の動作を示すフローチャートである。
【図6】導体パターンとスルーホールとの座標の比較の
例を示す図である。
【図7】出力リストの例を示す図である。
【図8】従来の多層配線基板の結線構造検査装置を示す
ブロック図である。
【符号の説明】
1・・・配線パターン検査装置本体、2・・・CADシ
ステムなどの図形ファイル、3・・・ネットリスト、1
1・・・図形データコンバート手段、12・・・配線パ
ターンのデータ保存手段、13・・・ネット番号付加手
段、14・・・層制御手段、15・・・ネットデータ抽
出手段、16・・・ネットリストコンバート手段、17
・・・ネットリストデータ保存手段、18・・・比較手
段、19・・・出力手段。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 多層配線基板の配線パターンに関するC
    ADデータを特定フォーマットに変換するための図形デ
    ータコンバート手段と、この特定フォーマットに変換し
    た複数層の配線パターンのデータを層ごとに分類して保
    存するためのデータ保存手段と、この配線パターンのデ
    ータから、層内の全ての配線パターンについて上層及び
    /又は下層の配線パターンとの導通の有無を、層ごとに
    順次判断し、導通するパターンごとにネット番号を付加
    するネット番号付加手段と、前記配線パターンのデータ
    ベースから回路を構成する端子同士の接続状態を抽出す
    るネットデータ抽出手段と、このネットデータと予め形
    成されたネットリストとを比較する比較手段と、この比
    較手段の比較結果を出力する出力手段を備えて成る多層
    配線基板の結線構造検査装置。
JP04343733A 1992-12-24 1992-12-24 多層配線基板の結線構造検査装置 Expired - Fee Related JP3103697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04343733A JP3103697B2 (ja) 1992-12-24 1992-12-24 多層配線基板の結線構造検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04343733A JP3103697B2 (ja) 1992-12-24 1992-12-24 多層配線基板の結線構造検査装置

Publications (2)

Publication Number Publication Date
JPH06194402A true JPH06194402A (ja) 1994-07-15
JP3103697B2 JP3103697B2 (ja) 2000-10-30

Family

ID=18363832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04343733A Expired - Fee Related JP3103697B2 (ja) 1992-12-24 1992-12-24 多層配線基板の結線構造検査装置

Country Status (1)

Country Link
JP (1) JP3103697B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263099B1 (en) 1994-10-07 2001-07-17 Hitachi, Ltd. Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns of an object to be inspected
JP2014241068A (ja) * 2013-06-12 2014-12-25 日置電機株式会社 ネット情報生成装置、及びプログラム
JP2022513109A (ja) * 2018-11-23 2022-02-07 上海望友信息科技有限公司 Pcb設計レイアウトの回路開放短絡検査方法、検出システム及び電子デバイス

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263099B1 (en) 1994-10-07 2001-07-17 Hitachi, Ltd. Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns of an object to be inspected
US6404498B1 (en) 1994-10-07 2002-06-11 Hitachi, Ltd. Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns on an object to be inspected
US7061600B2 (en) 1994-10-07 2006-06-13 Renesas Technology Corp. Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns on an object to be inspected
US7180584B2 (en) 1994-10-07 2007-02-20 Renesas Technology Corp. Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns of an object to be inspected
US7460220B2 (en) 1994-10-07 2008-12-02 Renesas Technology Corporation Manufacturing method of semiconductor substrate and method and apparatus for inspecting defects of patterns of an object to be inspected
JP2014241068A (ja) * 2013-06-12 2014-12-25 日置電機株式会社 ネット情報生成装置、及びプログラム
JP2022513109A (ja) * 2018-11-23 2022-02-07 上海望友信息科技有限公司 Pcb設計レイアウトの回路開放短絡検査方法、検出システム及び電子デバイス
EP3916512A4 (en) * 2018-11-23 2022-08-31 Vayo (Shanghai) Technology Co., Ltd. METHOD AND SYSTEM FOR DETECTING AN OPEN CIRCUIT/SHORT CIRCUIT ON A LAYOUT OF A CIRCUIT BOARD DESIGN AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
JP3103697B2 (ja) 2000-10-30

Similar Documents

Publication Publication Date Title
US5157668A (en) Method and apparatus for locating faults in electronic units
CN1256733C (zh) 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
KR101380478B1 (ko) 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법
US9147034B1 (en) Circuit layout verification method
CN117057308B (zh) 大面积叠加的集成电路版图融合与精准诊断方法及装置
JPH06194402A (ja) 多層配線基板の結線構造検査装置
JP3191467B2 (ja) プリント基板検査データ作成方法
JPS62123301A (ja) 半導体露光パタンデータ検査方法及び検査装置
JPS63129466A (ja) 回路接続検査装置
JPH11143917A (ja) プリント基板検査装置および方法
US6457158B1 (en) Method and device for placing electrode for signal observation
JP7278981B2 (ja) クロストークチェック装置
JP3148180B2 (ja) 半導体集積回路のレイアウト検証方法とレイアウト検証装置
JPS63311575A (ja) 印刷配線板用cadシステム
JP2506907B2 (ja) 図形接続検証システム
MIURA et al. Automatic transistor-level performance fault tracing by successive circuit extraction from CAD layout data for VLSI in the CAD-linked EB test system
JPH04124852A (ja) 論理回路試験装置
JPH0419575A (ja) 回路配線板の検査点位置変換装置
JPH0773238A (ja) 不要ランド削除システム
JP2795248B2 (ja) 自動製図装置
JPH04282773A (ja) プリント基板配線パターン生成順序決定方法
JPH0372279A (ja) Pga等の積層セラミックパッケージの配線構造の自動検出法
JPH0777554A (ja) プリント配線板の検査方法
JPS60254618A (ja) 回路の接続関係抽出方法
JP2000181948A (ja) 階層図面設計装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees