JPS60254618A - 回路の接続関係抽出方法 - Google Patents
回路の接続関係抽出方法Info
- Publication number
- JPS60254618A JPS60254618A JP59109424A JP10942484A JPS60254618A JP S60254618 A JPS60254618 A JP S60254618A JP 59109424 A JP59109424 A JP 59109424A JP 10942484 A JP10942484 A JP 10942484A JP S60254618 A JPS60254618 A JP S60254618A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- line segment
- pattern
- circuit
- line segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/3002—Details
- H01J37/3005—Observing the objects or the point of impact on the object
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アート・ワーク・データ(マスク・データ)
から回路構成を高速で抽出したい場合に用いて好適な回
路の接続関係抽出方法に関する。
から回路構成を高速で抽出したい場合に用いて好適な回
路の接続関係抽出方法に関する。
従来、半導体装置を製造するのに用いるマスクを作成し
た場合、その誤りの有無を調べるのに、マスク・データ
を電算機にかけて回路を検出し、その検出結果と元のマ
スク設計データとを比較することに依り、それ等の間に
相違点が見出されれば、作成したマスクに誤りが在るも
のと判断している。
た場合、その誤りの有無を調べるのに、マスク・データ
を電算機にかけて回路を検出し、その検出結果と元のマ
スク設計データとを比較することに依り、それ等の間に
相違点が見出されれば、作成したマスクに誤りが在るも
のと判断している。
さて、前記マスク・データから回路の接続関係を抽出す
る場合、多数のマスク、例えば、フィールド部分に関す
るマスク、アルミニウム配線部分に関するマスク、多結
晶シリコン部分に関するマスク等、種々のマスクから成
る2層(2枚のマスク)分のマスクを選択し、そのマス
クに於けるパターンの重なり状態から、例えば、AND
、OR。
る場合、多数のマスク、例えば、フィールド部分に関す
るマスク、アルミニウム配線部分に関するマスク、多結
晶シリコン部分に関するマスク等、種々のマスクから成
る2層(2枚のマスク)分のマスクを選択し、そのマス
クに於けるパターンの重なり状態から、例えば、AND
、OR。
NOR等の領域を抽出し、トランジスタ部分或いは配線
部分等を認識し、次に、別の2層或いは前記最初に選択
した2層のうちの1層或いは該2層に関して得られた結
果と新たな1層とを選択して同様な抽出を行い、以後、
同様な抽出を繰り返し、それ等を最後に組合せて回路の
接続関係を知るようにしている。
部分等を認識し、次に、別の2層或いは前記最初に選択
した2層のうちの1層或いは該2層に関して得られた結
果と新たな1層とを選択して同様な抽出を行い、以後、
同様な抽出を繰り返し、それ等を最後に組合せて回路の
接続関係を知るようにしている。
前記従来の技術に依れば、回路を抽出するまでの処理が
複雑であり、処理に要する時間は膨大なものである。
複雑であり、処理に要する時間は膨大なものである。
また、その処理過程も半導体装置の製造プロセスに対応
して変える必要があり、成る程度その面での知識を持つ
者でなければ実施することは不可能であった。
して変える必要があり、成る程度その面での知識を持つ
者でなければ実施することは不可能であった。
本発明は、マスク・データから回路を抽出するに際し、
・全層(全部のマスク)のデータを一括して処理し、一
度の走査で回路の接続関係を抽出できるようにする。
・全層(全部のマスク)のデータを一括して処理し、一
度の走査で回路の接続関係を抽出できるようにする。
本発明に於ける回路の接続関係抽出方法では、スリット
法を適用してアート・ワーク・データから回路の接続関
係を抽出するに際し、選択されたスリット内に於いて一
つのパターンを構成し且つ番号を有する2本の線分を処
理することに依りスリット走査方向とは反対側で前記ス
リットに隣接する別のスリット内の前記と同様の2本の
線分を抽出し、それ等線分が有する番号の差をめ、その
値を用いて電気的な接続関係を判別している。
法を適用してアート・ワーク・データから回路の接続関
係を抽出するに際し、選択されたスリット内に於いて一
つのパターンを構成し且つ番号を有する2本の線分を処
理することに依りスリット走査方向とは反対側で前記ス
リットに隣接する別のスリット内の前記と同様の2本の
線分を抽出し、それ等線分が有する番号の差をめ、その
値を用いて電気的な接続関係を判別している。
前記構成に依ると、多層のデータを一括して処理するこ
とができミ全体を一回だけ走査すれば回路の接続関係を
抽出できる。
とができミ全体を一回だけ走査すれば回路の接続関係を
抽出できる。
第1図は本発明を実施して接続関係を抽出しようとして
いる回路の一例を表す回路図である。
いる回路の一例を表す回路図である。
図に於いて、Ql乃至G4はトランジスタをそれぞれ示
している。
している。
本発明では、第1図に見られるような回路を表現する場
合、各トランジスタQ1乃至Q4に於ける各端子がどの
ように結合されているかで表し、それを次のようなリス
トにする。
合、各トランジスタQ1乃至Q4に於ける各端子がどの
ように結合されているかで表し、それを次のようなリス
トにする。
ゲート端子 ゛イース端矛 ドレイン端子QI B D
A C3CD A C3E F D Q4 G HF このリスト及び第1図から判るように、等電位である配
線ネットにそれぞれA、B、C・・・・の如く名前を持
たせ、各トランジスタQ乃至Q4に於ける各端子がどの
配線ネットに接続されているかを表すことに依り回路を
表現するようにしている。
A C3CD A C3E F D Q4 G HF このリスト及び第1図から判るように、等電位である配
線ネットにそれぞれA、B、C・・・・の如く名前を持
たせ、各トランジスタQ乃至Q4に於ける各端子がどの
配線ネットに接続されているかを表すことに依り回路を
表現するようにしている。
本発明では、スリット法を適用することに依って前記リ
ストをマスク・データから抽出する方法を採っている関
係上、ここで、スリット法の概略について説明する。
ストをマスク・データから抽出する方法を採っている関
係上、ここで、スリット法の概略について説明する。
第2図はスリット法を実施する場合を説明する為の半導
体装置のパターンを表す要部平面図である。
体装置のパターンを表す要部平面図である。
図に於いて、PI、P2・・・・−はパターン、T1.
T2・・・・は各パターンの頂点、Gl。
T2・・・・は各パターンの頂点、Gl。
G2・・・・はグリッドをそれぞれ示している。
図から判るように、各パターンPi、−P2・・・・の
頂点TI、T2・・・・から垂線゛(グリッドGl、G
2・・・・)を下ろし、相隣る2本のグリッド間(スリ
ット)毎に「処理」を行い、原則として左端のスリット
から右端のスリットまで順に処理し、各素子、例えば、
トランジスタ等の抽出或いは接続関係を知得することが
できる。
頂点TI、T2・・・・から垂線゛(グリッドGl、G
2・・・・)を下ろし、相隣る2本のグリッド間(スリ
ット)毎に「処理」を行い、原則として左端のスリット
から右端のスリットまで順に処理し、各素子、例えば、
トランジスタ等の抽出或いは接続関係を知得することが
できる。
本発明に於ける前記「処理」の内容は後の説明で明らか
になるが、相隣るスリット間に於いて、その接続関係を
効率的に認識することが可能である。
になるが、相隣るスリット間に於いて、その接続関係を
効率的に認識することが可能である。
第3図は本発明に於けるパターン・データの構造を解説
する為゛の説明図である。
する為゛の説明図である。
図に於いて□、G及びG′はグリッド、Sはスリット、
VRI、’VR2は線分(ベクトル)、VLl 、 ’
V L’ 2は線分(ベクトル)をそれぞれ示してい
る。
VRI、’VR2は線分(ベクトル)、VLl 、 ’
V L’ 2は線分(ベクトル)をそれぞれ示してい
る。
さて、本発明では、各パターンをグリッドG及びG′と
平行な辺以外の辺を左回りのベクトルとして表すことに
している。
平行な辺以外の辺を左回りのベクトルとして表すことに
している。
従って、スリットS内で下から順に線分を検索し、右向
き線分VRI或いはVR2が現れれば、そこからがパタ
ーン内、左向き線分が現れれば、そこまでがパターン内
とすることができる。
き線分VRI或いはVR2が現れれば、そこからがパタ
ーン内、左向き線分が現れれば、そこまでがパターン内
とすることができる。
また、相隣る二つのスリット間に於いて、成るパターン
の接続関係の様子は、大別すると第4図(a)、 (b
l、 Tc)に見られる3種となる。尚、図では、第1
図乃至第3図に関して説明した部分と同部分は同記号で
指示してあり、また、スリットに依り走査は左から右に
行うものとする。
の接続関係の様子は、大別すると第4図(a)、 (b
l、 Tc)に見られる3種となる。尚、図では、第1
図乃至第3図に関して説明した部分と同部分は同記号で
指示してあり、また、スリットに依り走査は左から右に
行うものとする。
図に於いて、SLは左側スリット、SRは右側スリット
をそれぞれ示している。
をそれぞれ示している。
第4図Ta)は配線ネット名を発生させる必要がある場
合であり、右側スリットSRに存在するパターンと接続
されるパターンが隣接する左側スリン)SLに存在しな
い為、右側スリットSRに存在するパターンに新たな配
線ネット名を付与しなければならず、図ではAを付けて
いる。
合であり、右側スリットSRに存在するパターンと接続
されるパターンが隣接する左側スリン)SLに存在しな
い為、右側スリットSRに存在するパターンに新たな配
線ネット名を付与しなければならず、図ではAを付けて
いる。
第4図(b)は配線ネット名を継続させる必要がある場
合であり、右側スリットSRに存在するパターンと接続
されるパターンが隣接する左側スリットSLに一つだけ
存在しているので、左側スリン)SLに在るパターンが
持っている配線ネット名Bを右側スリットSRに存在す
るパターンにも付与する。
合であり、右側スリットSRに存在するパターンと接続
されるパターンが隣接する左側スリットSLに一つだけ
存在しているので、左側スリン)SLに在るパターンが
持っている配線ネット名Bを右側スリットSRに存在す
るパターンにも付与する。
第4図(C)は配線ネット名を一致させる必要がある場
合であり、右側スリットSRに存在するパターンが隣接
する左側スリン)SLに複数存在しているので、左側ス
リン1−3Lに存在する複数のパターンが持っている配
線ネット名を全て同じ名前に統一し、更に、それ等のパ
ターンと接続されている右側スリットSRに存在するパ
ターンにも同じ名前を付与する。
合であり、右側スリットSRに存在するパターンが隣接
する左側スリン)SLに複数存在しているので、左側ス
リン1−3Lに存在する複数のパターンが持っている配
線ネット名を全て同じ名前に統一し、更に、それ等のパ
ターンと接続されている右側スリットSRに存在するパ
ターンにも同じ名前を付与する。
本発明では、隣接するスリット間に在るパターンの接続
が、前記3種類のうち、どれに該当するかを効率的に知
得することを問題にしている。
が、前記3種類のうち、どれに該当するかを効率的に知
得することを問題にしている。
第5図は本発明一実施例を説明する為のモデルを表す説
明図であり、第1図乃至第4図Ta)〜(C1に関して
説明した部分と同部分は同記号で指示しである。尚、本
発明は全層のマスク・データ層を一括して処理できるこ
とが大きな特徴であるが、ここでは、理解を容易にする
為、先ず、単層の場合について説明する。
明図であり、第1図乃至第4図Ta)〜(C1に関して
説明した部分と同部分は同記号で指示しである。尚、本
発明は全層のマスク・データ層を一括して処理できるこ
とが大きな特徴であるが、ここでは、理解を容易にする
為、先ず、単層の場合について説明する。
さて、左側スリットSL内に存在する線分には各層毎に
下から順に線分番号1.2・・・・を付与し、右側スリ
ットSR内に存在する線分には層の区別なく線分番号1
.2・・・・を付与する。
下から順に線分番号1.2・・・・を付与し、右側スリ
ットSR内に存在する線分には層の区別なく線分番号1
.2・・・・を付与する。
ここでは、単層を取り扱っているので、左側スリットS
L内の線分も下から順に1.2・・・・なる番号が付く
ことになる。
L内の線分も下から順に1.2・・・・なる番号が付く
ことになる。
最初、右側スリン)SR内の最下位の線分から処理を行
い、一つの線分の処理を終了した後、次なる線分の処理
へと移り、最上位の線分を処理したところで1スリツト
内の処理を完了する。
い、一つの線分の処理を終了した後、次なる線分の処理
へと移り、最上位の線分を処理したところで1スリツト
内の処理を完了する。
例えば、右側スリットSR内の処理線分が右向きの場合
、左側スリットSL内の線分のうち、同層のもので且つ
Y座標値が等しく、同じ向きの線分があれば、その線分
を、若し、なければY座標値がすぐ上の線分か或いはす
ぐ下の線分のうち、同じ向きの線分を見つけて、その線
分番号と右側スリットSR内の線分番号とをスタッカに
格納する操作を行う。今ミこの段階では、右側スリット
SR内の一番下の線分、即ち、番号が1であるものから
処理していることになっていて、その線分lから抽出さ
れる左側スリン)SL内の線分も1であるから、この二
つの値(1,1)が記憶されるものである。
、左側スリットSL内の線分のうち、同層のもので且つ
Y座標値が等しく、同じ向きの線分があれば、その線分
を、若し、なければY座標値がすぐ上の線分か或いはす
ぐ下の線分のうち、同じ向きの線分を見つけて、その線
分番号と右側スリットSR内の線分番号とをスタッカに
格納する操作を行う。今ミこの段階では、右側スリット
SR内の一番下の線分、即ち、番号が1であるものから
処理していることになっていて、その線分lから抽出さ
れる左側スリン)SL内の線分も1であるから、この二
つの値(1,1)が記憶されるものである。
次に、右側スリンl−3R内の処理線分が変更されて、
同じ層に於ける線分の処理が行われるのは必ず左向きで
ある。即ち、処理線分が左向きのときは、必ず、その線
分と対になる右向きの線分番号が記憶されている。この
左向きの線分を処理する場合も、前記右向きの線分の場
合と同様な操作に依って行われ、まず、左側スリン)S
L内の線分を見つけ、その線分番号と前記スタッカに記
憶しておいた左側スリットSL内の線分番号の差を採り
、その値をXとする。今、この段階では、右側スリン)
SR内の線分2を処理しているのであり、この線分2か
ら抽出される左側スリットSL内の線分も2である。従
って、記憶される二つの値は(2,2)である。これは
、左向きの線分であるから、パターンはここまでである
と判る。
同じ層に於ける線分の処理が行われるのは必ず左向きで
ある。即ち、処理線分が左向きのときは、必ず、その線
分と対になる右向きの線分番号が記憶されている。この
左向きの線分を処理する場合も、前記右向きの線分の場
合と同様な操作に依って行われ、まず、左側スリン)S
L内の線分を見つけ、その線分番号と前記スタッカに記
憶しておいた左側スリットSL内の線分番号の差を採り
、その値をXとする。今、この段階では、右側スリン)
SR内の線分2を処理しているのであり、この線分2か
ら抽出される左側スリットSL内の線分も2である。従
って、記憶される二つの値は(2,2)である。これは
、左向きの線分であるから、パターンはここまでである
と判る。
前記説明から、右側スリン1−3R内に於ける線分1及
び線分2で形成されるパターンは、左側スリットS上内
に於ける線分lと線分2とで形成さ゛れるパターンと接
続していることが判り、図の(alに見られるように、
x=2−1=L即ち、X−1であり、配線ネット名の継
続と判断する。
び線分2で形成されるパターンは、左側スリットS上内
に於ける線分lと線分2とで形成さ゛れるパターンと接
続していることが判り、図の(alに見られるように、
x=2−1=L即ち、X−1であり、配線ネット名の継
続と判断する。
次に、右側スリン)SR内の線分3を処理し、左側スリ
ン)SL内の線分3が抽出され、(3゜3)が記憶され
、また、右側スリットSR内の線分4を処理すると、左
側スリンl−3L内の線分6が抽出され、(4,6)が
記憶され、従って、図の(blに見られるように、X=
6−3=3となって(x+1)/2=2であるから、左
側スリットSL内の二つのパターンと接続されているこ
とが判る。即ち、x>lの場合は複数のパターンと接続
されている。
ン)SL内の線分3が抽出され、(3゜3)が記憶され
、また、右側スリットSR内の線分4を処理すると、左
側スリンl−3L内の線分6が抽出され、(4,6)が
記憶され、従って、図の(blに見られるように、X=
6−3=3となって(x+1)/2=2であるから、左
側スリットSL内の二つのパターンと接続されているこ
とが判る。即ち、x>lの場合は複数のパターンと接続
されている。
次に、右側スリン1−3R内の線分5に関しては右側ス
リットS上内に該当する線分が存在せず、図の(C1に
見られるようにx=−1であり、この場合は、線分5と
6との間のパターンに新たな配線ネット名を付与するこ
とになる。
リットS上内に該当する線分が存在せず、図の(C1に
見られるようにx=−1であり、この場合は、線分5と
6との間のパターンに新たな配線ネット名を付与するこ
とになる。
右側スリ7)SR内の線分処理が全て終了した後、左側
スリン)SL内に記号7及び8で指示されているように
、右側スリットSR内のどの線分とも接続されなかった
線分が残った場合、即ち、図の!d)の場合、そのパタ
ーンは、そこで終了していると判断する。
スリン)SL内に記号7及び8で指示されているように
、右側スリットSR内のどの線分とも接続されなかった
線分が残った場合、即ち、図の!d)の場合、そのパタ
ーンは、そこで終了していると判断する。
前記実施例は、簡明にする為、単層の場合を例示したの
であるが、実際の半導体装置では、多結晶シリコン層、
フィールド層、配線層等が混在しているものである。然
しなから、その場合であっても、各層に対応する記憶を
することに依り、前記と同様に処理することが可能であ
る。
であるが、実際の半導体装置では、多結晶シリコン層、
フィールド層、配線層等が混在しているものである。然
しなから、その場合であっても、各層に対応する記憶を
することに依り、前記と同様に処理することが可能であ
る。
第6図は多層を一括して処理する場合を説明する為のモ
デルを表す説明図であり、第1図乃至第5図に関して説
明した部分と同部分は同記号で指示しである。
デルを表す説明図であり、第1図乃至第5図に関して説
明した部分と同部分は同記号で指示しである。
この実施例は、実線の線分で表される層と、1点鎖線の
線分で表される層と、破線の線分で表される層の3層が
存在する場合を説明するものである。
線分で表される層と、破線の線分で表される層の3層が
存在する場合を説明するものである。
この場合の線分番号の付は方は第5図の実施例と全く同
様であり、左側スリットSL内の線分には各層毎に下か
ら順に番号を付与し、右側スリットSR内の線分には全
層一括して下から順に番号を付与する。
様であり、左側スリットSL内の線分には各層毎に下か
ら順に番号を付与し、右側スリットSR内の線分には全
層一括して下から順に番号を付与する。
先ず、右側スリットSR内の線分1は、これは実線であ
るから、左側スリン1−3L内の線分1が選択され(実
線、1.1)と層の区別をして記憶する。
るから、左側スリン1−3L内の線分1が選択され(実
線、1.1)と層の区別をして記憶する。
次に、右側スリットSR内の線分2をアドレスすると破
線の線分である。然しなから、左側スリン)SL内には
破線の線分が存在しない為、(破線、2.O)を記憶す
る。
線の線分である。然しなから、左側スリン)SL内には
破線の線分が存在しない為、(破線、2.O)を記憶す
る。
次に、右側スリットSR内の線分3を選択すると、これ
も破線の線分であり、左側スリットSL内に破線の線分
が存在せず、従って、(破線、3゜0)となる。また、
この線分は左向きである為、記憶されている線分(破線
、2.O)との間で新たな配線ネット名を発生する。
も破線の線分であり、左側スリットSL内に破線の線分
が存在せず、従って、(破線、3゜0)となる。また、
この線分は左向きである為、記憶されている線分(破線
、2.O)との間で新たな配線ネット名を発生する。
次に、右側スリ、、 ) S R内の線分4を見ると、
これは1点鎖線の線分であり、左側スリットSL内の線
分lが選択され、(1点鎖線、4. 1)となる。
これは1点鎖線の線分であり、左側スリットSL内の線
分lが選択され、(1点鎖線、4. 1)となる。
次に、右側スリットSR内の線分5は実線の線分である
為、(実線、5.6)となり、これは左向きであるから
線分(実線、1.1)との間で接続を調べる。x=6−
1=5、(x+1)、/2=3となり、左側スリットS
L内の3個のパターンと右側スリットSR内の1個のパ
ターンとの接続が存在している。
為、(実線、5.6)となり、これは左向きであるから
線分(実線、1.1)との間で接続を調べる。x=6−
1=5、(x+1)、/2=3となり、左側スリットS
L内の3個のパターンと右側スリットSR内の1個のパ
ターンとの接続が存在している。
最後に、右側スリZ トSR内の線分6では(1点鎖線
、6.2)となり、線分(1点鎖線、4゜1)との間で
x=2−1=1となり、配線ネットの継続であると判断
される。
、6.2)となり、線分(1点鎖線、4゜1)との間で
x=2−1=1となり、配線ネットの継続であると判断
される。
前記のような処理を左端のスリットから右端のスリット
まで行うことに依り、全体の接続の様子が知得される。
まで行うことに依り、全体の接続の様子が知得される。
第7図は回路の接続関係を抽出する場合の過程全体を表
すフロー・チャートである。
すフロー・チャートである。
本発明に於ける回路の接続関係抽出方法では、スリット
法を適用してアート・ワーク・データから回路の接続関
係を抽出するに際し、選択されたスリット内に於いて一
つのパターンを構成し且つ番号を有する2本の線分を処
理することに依りスリット走査方向とは反対側で前記ス
リットに隣接する別のスリット内の前記と同様の2本の
線分を抽出し、それ等線分が有する番号の差をめ、その
値を用いて電気的な接続関係を判別するようにしている
。
法を適用してアート・ワーク・データから回路の接続関
係を抽出するに際し、選択されたスリット内に於いて一
つのパターンを構成し且つ番号を有する2本の線分を処
理することに依りスリット走査方向とは反対側で前記ス
リットに隣接する別のスリット内の前記と同様の2本の
線分を抽出し、それ等線分が有する番号の差をめ、その
値を用いて電気的な接続関係を判別するようにしている
。
このような構成を採ると、所定スリット内に何層の線分
が在っても、それに隣接するスリット内の線分の情報と
右向き線分番号を記憶するスタッカを各層毎に対応して
備えておくことに依り、多層のデータを一括して最下位
の線分から順に最上位の線分まで選択するのみで効率的
に処理することができ、それに依り、全体を一度だけ走
査するのみで、回路の接続関係を抽出することが可能で
ある。
が在っても、それに隣接するスリット内の線分の情報と
右向き線分番号を記憶するスタッカを各層毎に対応して
備えておくことに依り、多層のデータを一括して最下位
の線分から順に最上位の線分まで選択するのみで効率的
に処理することができ、それに依り、全体を一度だけ走
査するのみで、回路の接続関係を抽出することが可能で
ある。
第1図は本発明を適用して接続関係を抽出しようとしで
いる回路の一例を示す回路図、第2図はスリット法を実
施する場合を説明する為の半導体装置のパターンを示す
要部平面図、第3図は本発明に於けるパターン・データ
の構造を解説する為の説明図、第4図(a)乃至(C)
は回路接続関係の基本的な分類を示す説明図、第5図は
本発明一実施例を解説する為のモデルの説明図、第6図
は本発明に於ける他の実施例を解説する為のモデルの説
明図、第7図は本発明を実施する場合のフロー・チャー
トをそれぞれ表している。 図に於いて、Ql乃至G4はトランジスタ、A乃至Hは
回路に於いて等電位になる部分に付与した名前、P、1
.P2・・・・はパターン、Tl。 T2・・・・は頂点、Gl、G2・・・・はグリッド、
VRI、VH2,VLI、VL2はベクトル、Sはスリ
ット、G、G’はグリッド、SRは右側スリット、SL
は左側スリット、1乃至8は線分番号をそれぞれ示して
いる。 第2図 第3図 (a) 第4図 (b) (C) 第5図 第6図 窮7図
いる回路の一例を示す回路図、第2図はスリット法を実
施する場合を説明する為の半導体装置のパターンを示す
要部平面図、第3図は本発明に於けるパターン・データ
の構造を解説する為の説明図、第4図(a)乃至(C)
は回路接続関係の基本的な分類を示す説明図、第5図は
本発明一実施例を解説する為のモデルの説明図、第6図
は本発明に於ける他の実施例を解説する為のモデルの説
明図、第7図は本発明を実施する場合のフロー・チャー
トをそれぞれ表している。 図に於いて、Ql乃至G4はトランジスタ、A乃至Hは
回路に於いて等電位になる部分に付与した名前、P、1
.P2・・・・はパターン、Tl。 T2・・・・は頂点、Gl、G2・・・・はグリッド、
VRI、VH2,VLI、VL2はベクトル、Sはスリ
ット、G、G’はグリッド、SRは右側スリット、SL
は左側スリット、1乃至8は線分番号をそれぞれ示して
いる。 第2図 第3図 (a) 第4図 (b) (C) 第5図 第6図 窮7図
Claims (1)
- スリット法を適用してアート・ワーク・データから回路
の接続関係を抽出するに際し、選択されたスリット内に
於いて一つのパターンを構成し且つ番号を有する2本の
線分を処理することに依りスリット走査方向とは反対側
で前記スリットに隣接する別のスリット内の前記と同様
の2本の線分を抽出し、それ等線分が有する番号の差を
め、その値を用いて電気的な接続関係を判別することを
特徴とする回路の接続関係抽出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59109424A JPS60254618A (ja) | 1984-05-31 | 1984-05-31 | 回路の接続関係抽出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59109424A JPS60254618A (ja) | 1984-05-31 | 1984-05-31 | 回路の接続関係抽出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60254618A true JPS60254618A (ja) | 1985-12-16 |
Family
ID=14509890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59109424A Pending JPS60254618A (ja) | 1984-05-31 | 1984-05-31 | 回路の接続関係抽出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60254618A (ja) |
-
1984
- 1984-05-31 JP JP59109424A patent/JPS60254618A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6289116B1 (en) | Computer-assisted design analysis method for extracting device and interconnect information | |
JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法,及びそれらのデザインルール確認方法 | |
JP2008310562A (ja) | 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム | |
JPS60254618A (ja) | 回路の接続関係抽出方法 | |
US6969952B2 (en) | System and method for automatically routing power for an integrated circuit | |
US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
JPH0830671A (ja) | 配線経路調査装置 | |
JPH01277781A (ja) | 集積回路試験装置 | |
JP3148180B2 (ja) | 半導体集積回路のレイアウト検証方法とレイアウト検証装置 | |
JPH0588357A (ja) | マスクパターンの検査方法 | |
JPH06194402A (ja) | 多層配線基板の結線構造検査装置 | |
JP3156544B2 (ja) | 回路抽出装置 | |
JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
JPH0661352A (ja) | Lsiの自動配置配線処理方法 | |
JP6194691B2 (ja) | Lsiレイアウトパターンの検証支援装置 | |
WO2003092067A2 (en) | Integrated circuit layout modification | |
JPH02126368A (ja) | 接続経路探索方法 | |
JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
JP2000181948A (ja) | 階層図面設計装置 | |
JP2856146B2 (ja) | 回路検証結果の表示方法および装置 | |
JPS63239963A (ja) | 配線径路決定方法 | |
JPH06243197A (ja) | Lsi・プリント配線板のcadシステム | |
JPH04115368A (ja) | 束線検出装置 | |
JPH06132401A (ja) | レイアウト検証装置 | |
JPH0330358A (ja) | レイアウトパターンの配置方法 |