JP6194691B2 - Ｌｓｉレイアウトパターンの検証支援装置 - Google Patents

Description

本発明は、ＬＳＩレイアウトパターンの検証支援装置に関し、特に、ＬＳＩ設計上のミスにより生じた短絡箇所を発見する作業を支援する装置に関する。

ＬＳＩの設計プロセスでは、膨大な数の図形を組み合わせてレイアウトパターンを設計する必要があるが、人間が作業を行う以上、設計上のミスは避けられない。このため、設計作業と並行して随時検証作業を行ってゆくことが重要である。このような検証作業を支援するために、一般に、ＬＶＳ（Layout vs Schematic）と呼ばれている検証方法に基づく検証支援装置が広く利用されている。この検証方法では、コンピュータがレイアウトパターンと回路図とを比較する作業を行い、不整合箇所が発見された場合、これをオペレータに提示する処理が行われる。

特に、レイアウトパターンにおける短絡箇所を見つけてオペレータに提示するための検証方法として、下記の特許文献１には、ＬＳＩのパッド間、ノード間、パッドとノード間の配線ショートを検証する方法が開示されている。また、特許文献２には、任意のプローブ点を指定した最短経路探索により、配線がループを形成している場合にも効率的な検証を可能とする方法が開示されている。

特開平９−１３４９６２号公報 特開平１１−３４５８８３号公報

上述したこれまでの検証方法では、ＬＶＳ等の検証方法に基づくエラー発見処理により、短絡箇所の大まかな位置を特定することができ、短絡箇所が存在する可能性のある大まかな範囲をオペレータに提示することは可能である。しかしながら、短絡箇所の正確な位置を特定するためには、当該大まかな範囲内のレイアウトパターンをディスプレイ画面上に表示させ、オペレータの目視による確認作業が必要になる。このため、短絡箇所を特定するために多大な作業負担がかかっている。

そこで、本発明は、ＬＳＩレイアウトパターン上の短絡箇所を特定する作業を容易にし、オペレータの検証作業の負担を軽減することが可能なＬＳＩレイアウトパターンの検証支援装置を提供することを目的とする。

(1) 本発明の第１の態様は、ＬＳＩレイアウトパターンの検証支援装置において、
検証対象となるＬＳＩレイアウトパターンのデータを格納するレイアウトデータ格納部と、
ＬＳＩレイアウトパターンを表示するディスプレイ装置と、
オペレータの表示指示に基づいて、レイアウトデータ格納部から所定のデータを読み出し、ＬＳＩレイアウトパターンの所定部分をディスプレイ装置の画面に表示するレイアウトパターン表示部と、
ＬＳＩレイアウトパターン上で等電位追跡を行い、等電位となる領域を示す等電位パターンを抽出し、これをディスプレイ装置の画面に表示する等電位パターン抽出部と、
等電位パターン上で、第１参照点と第２の参照点との組み合わせからなる経路探索用ペアを複数組指定する経路探索用ペア指定部と、
等電位パターン上で、各経路探索用ペアについて、第１参照点と第２の参照点とを結ぶ最短経路を探索する最短経路探索部と、
各経路探索用ペアについての最短経路に基づいて、ＬＳＩレイアウトパターン上で短絡している可能性のある箇所を絞り込む処理を行って短絡候補領域を求める短絡候補領域絞込部と、
短絡候補領域を、ディスプレイ装置の画面に表示する短絡候補領域表示部と、
を設けたものである。

(2) 本発明の第２の態様は、上述した第１の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
等電位パターン抽出部を、
オペレータの入力操作に基づいて、ディスプレイ装置の画面に表示されているＬＳＩレイアウトパターン上の１点として初期点の位置入力を行う初期点入力部と、
レイアウトデータ格納部に格納されているデータに基づいて、初期点に対して等電位追跡を行い、当該初期点と等電位となる領域を示す等電位パターンを抽出する等電位追跡部と、
抽出した等電位パターンをディスプレイ装置の画面に表示する等電位パターン表示部と、
によって構成したものである。

(3) 本発明の第３の態様は、上述した第１または第２の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
経路探索用ペア指定部を、
オペレータの入力操作に基づいて、ディスプレイ装置の画面に表示されている等電位パターン上の点として複数の参照点の位置入力を行う参照点入力部と、
参照点入力部によって入力された複数の参照点のうち、所定の２点の組み合わせにより経路探索用ペアを決定するペア決定部と、
によって構成したものである。

(4) 本発明の第４の態様は、上述した第３の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
参照点入力部が、第１参照点と第２の参照点とのペアを入力する参照点ペア入力処理を複数ｎ回実行し、
ペア決定部が、参照点ペア入力処理で入力した第１参照点と第２の参照点との組み合わせにより１組の経路探索用ペアを決定する処理をｎ回実行することにより、合計ｎ組の経路探索用ペアを決定するようにしたものである。

(5) 本発明の第５の態様は、上述した第４の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域絞込部が、等電位パターン上での最短経路を示す経路図形を、ｎ組の経路探索用ペアについてそれぞれ求め、求められたｎ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求めるようにしたものである。

(6) 本発明の第６の態様は、上述した第５の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域絞込部が、ｎ組の経路図形について論理積演算を実行することにより短絡候補領域を求めるようにしたものである。

(7) 本発明の第７の態様は、上述した第６の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
参照点入力部が、第ｋ回目（１≦ｋ≦ｎ）の参照点ペア入力処理を実行したときに、短絡候補領域絞込部が、これまでに得られた全ｋ組の経路図形についての論理積演算により第ｋ次短絡候補領域を求め、短絡候補領域表示部が、第ｋ次短絡候補領域をディスプレイ装置の画面に表示するようにしたものである。

(8) 本発明の第８の態様は、上述した第３の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
参照点入力部が、第１グループに所属する複数α個の参照点を入力する処理と、第２グループに所属する複数β個の参照点を入力する処理と、を実行し、
ペア決定部が、第１グループから選択された第１参照点と第２グループから選択された第２参照点との組み合わせにより１組の経路探索用ペアを決定する処理を、組み合わせを変えて複数ｍ回実行することにより、合計ｍ組の経路探索用ペアを決定するようにしたものである。

(9) 本発明の第９の態様は、上述した第８の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
ペア決定部が、第１グループに所属する複数α個の参照点のそれぞれに対して、第２グループに所属する複数β個の参照点のそれぞれを組み合わせることにより、合計ｍ組（但し、ｍ＝α×β）の経路探索用ペアを決定するようにしたものである。

(10) 本発明の第１０の態様は、上述した第８または第９の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域絞込部が、等電位パターン上での最短経路を示す経路図形を、ｍ組の経路探索用ペアについてそれぞれ求め、求められたｍ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求めるようにしたものである。

(11) 本発明の第１１の態様は、上述した第１０の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域絞込部が、ｍ組の経路図形について論理積演算を実行することにより短絡候補領域を求めるようにしたものである。

(12) 本発明の第１２の態様は、上述した第１０の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域絞込部が、第１グループに所属する複数α個の参照点をＡｉ（１≦ｉ≦α）、第２グループに所属する複数β個の参照点をＢｊ（１≦ｊ≦β）とし、参照点Ａｉと参照点Ｂｊとを結ぶ最短経路を示す経路図形をＲｉｊとし、
Ｒ（Ａｉ）＝Π _j=1〜β Ｒｉｊ
Ｒ（Ｂｊ）＝Π _i=1〜α Ｒｉｊ
としたときに、
Ｒ（ans）＝Σ _i=1〜α （Σ _j=1〜β Ｒ（Ａｉ）・Ｒ（Ｂｊ））
（但し、記号”Π”は図形の論理積演算の総積を示し、
記号”Σ”は図形の論理和演算の総和を示す）
なる図形の論理演算式で定義される図形を短絡候補領域とするようにしたものである。

(13) 本発明の第１３の態様は、上述した第６、７、１１または１２の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
第１参照点と第２の参照点とを結ぶ最短経路が複数通り存在する場合に、個々の最短経路を示す経路図形の論理和図形を、当該第１参照点と第２の参照点とを結ぶ最短経路を示す経路図形とするようにしたものである。

(14) 本発明の第１４の態様は、上述した第１〜第１３の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
短絡候補領域表示部が、短絡候補領域を等電位パターンに重ねて、かつ、等電位パターンとは区別可能な態様でディスプレイ装置の画面に表示するようにしたものである。

(15) 本発明の第１５の態様は、上述した第１〜第１４の態様に係るＬＳＩレイアウトパターンの検証支援装置において、
最短経路探索部が、等電位パターンを複数の区画に分割して個々の区画に経路線分を定義し、各経路線分の両端点および交点をノードとする経路マップを作成し、この経路マップ上で最短経路の探索を行うようにしたものである。

(16) 本発明の第１６の態様は、上述した第１〜第１５の態様に係るＬＳＩレイアウトパターンの検証支援装置を、コンピュータにプログラムを組み込むことにより構成したものである。

(17) 本発明の第１７の態様は、上述した第１〜第１５の態様に係るＬＳＩレイアウトパターンの検証支援装置を、ＬＳＩレイアウトパターンの設計装置に組み込むようにしたものである。

本発明に係るＬＳＩレイアウトパターンの検証支援装置では、短絡箇所が存在する可能性のある部分をディスプレイ画面上に表示させた状態において、オペレータが初期点を指定すると、等電位追跡処理が行われ、当該初期点に対して等電位となる領域を示す等電位パターンが表示される。この等電位パターン内に短絡箇所が存在すれば、当該等電位パターンには、本来は電気的に独立した複数のレイアウトパターンが含まれていることになる。

そこで、オペレータが、この等電位パターン上において、本来は別電位となるべき第１参照点と第２の参照点とを指定すれば、両者を経路探索用ペアとした最短経路探索が行われる。短絡箇所は、この最短経路上に位置することになるので、複数通りの経路探索用ペアについて得られた最短経路に基づいて短絡候補領域の絞り込みを行うことができ、これをオペレータに提示することができる。

したがって、オペレータは、この短絡候補領域内を目視確認することにより、最終的な短絡箇所の特定を行うことができる。このため、ＬＳＩレイアウトパターン上の短絡箇所を特定する作業を容易にし、オペレータの検証作業の負担を軽減することが可能になる。

単純なＬＳＩレイアウトパターンの一例を示す平面図である。 図１に示すＬＳＩレイアウトパターンをディスプレイ画面に表示させた状態を示す平面図である。 図２に示すＬＳＩレイアウトパターン上の指定点Ｐ近傍を拡大表示させた状態を示す平面図である。 図３に示すＬＳＩレイアウトパターンを構成する個々の基本図形を示す平面図である。 図１に示す本来のＬＳＩレイアウトパターンに対して、設計ミスにより、一部短絡箇所Ｓが生じた例を示す平面図である。 図５に示すＬＳＩレイアウトパターン（一部短絡）をディスプレイ画面に表示させた状態を示す平面図である。 本発明の基本的な実施形態に係るＬＳＩレイアウトパターンの検証支援装置の構成を示すブロック図である。 図６に示すＬＳＩレイアウトパターン上の１点として、初期点Ｑを指定した状態を示す平面図である。 図８に示すＬＳＩレイアウトパターン（一部短絡）について、初期点Ｑと等電位となる等電位パターンを抽出した状態を示す平面図である。 図１に示す本来のＬＳＩレイアウトパターン（短絡なし）について、初期点Ｑと等電位となる等電位パターンを抽出した状態を示す平面図である。 図９に示す等電位パターン（一部短絡）上で、第１参照点Ａおよび第２参照点Ｂを指定した状態を示す平面図である。 図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ１とを結ぶ最短経路Ｒ１（ハッチング部分）を示す平面図である。 図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ２と第２参照点Ｂ２とを結ぶ最短経路Ｒ２（ハッチング部分）を示す平面図である。 図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ３と第２参照点Ｂ３とを結ぶ最短経路Ｒ３（ハッチング部分）を示す平面図である。 図１２に示す経路図形Ｒ１と図１３に示す経路図形Ｒ２との論理積として得られる経路図形Ｒ（１＆２）（ハッチング部分）を示す平面図である。 図１２に示す経路図形Ｒ１と図１３に示す経路図形Ｒ２と図１４に示す経路図形Ｒ３との論理積として得られる経路図形Ｒ（１＆２＆３）（黒塗り部分）を示す平面図である。 図１６に示す経路図形Ｒ（１＆２＆３）を、ディスプレイ画面に表示させた状態を示す平面図である。 本発明の実施例に用いる別なＬＳＩレイアウトパターンの平面図である。 図１８に示す本来のＬＳＩレイアウトパターンに対して、設計ミスにより、一部短絡箇所Ｓが生じた例を示す平面図である。 図１９に示す短絡箇所Ｓが生じた原因を示す平面図である。 図１９に示すＬＳＩレイアウトパターンについて、初期点Ｑに対して等電位となる等電位パターン（一部短絡）を抽出した状態を示す平面図である。 図２１に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ１とを結ぶ最短経路Ｒ１（ハッチング部分）を示す平面図である。 図２１に示す等電位パターン（一部短絡）上で、第１参照点Ａ２と第２参照点Ｂ２とを結ぶ最短経路Ｒ２（ハッチング部分）を示す平面図である。 図２１に示す等電位パターン（一部短絡）上で、第１参照点Ａ３と第２参照点Ｂ３とを結ぶ最短経路Ｒ３（ハッチング部分）を示す平面図である。 図２２に示す最短経路Ｒ１と図２３に示す最短経路Ｒ２と図２４に示す最短経路Ｒ３との論理積として得られる経路図形Ｒ（１＆２＆３）（黒塗り部分）を示す平面図である。 図２１に示す等電位パターン（一部短絡）について、オペレータが入力した第１参照点Ａ１，Ａ２，Ａ３と第２参照点Ｂ１，Ｂ２，Ｂ３の例を示す平面図である。 図２６に示す参照点入力の際に、ディスプレイ画面上に表示される参照点入力のガイドメッセージの一態様を示す図である。 図２６に示す３個の第１参照点Ａ１，Ａ２，Ａ３と３個の第２参照点Ｂ１，Ｂ２，Ｂ３との組み合わせに係る合計９組の経路探索用ペアについて探索される最短経路Ｒ１１〜Ｒ３３を示す表である。 図２１に示す等電位パターン（一部短絡）について、図２８に示す合計９組の最短経路Ｒ１１〜Ｒ３３を示す経路図形と、その論理積図形として得られる短絡候補領域Ｒ（ans）とを示す図である。 図１８に示す本来のＬＳＩレイアウトパターンに対して、設計ミスにより、２つの短絡箇所Ｓ１，Ｓ２が生じていた場合に得られる等電位パターンを示す平面図である。 図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ１とを結ぶ最短経路Ｒ１１（ハッチング部分）を示す平面図である。 図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ２とを結ぶ最短経路Ｒ１２（ハッチング部分）を示す平面図である。 図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ３と第２参照点Ｂ３とを結ぶ最短経路Ｒ３３（ハッチング部分）を示す平面図である。 図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ３とを結ぶ第１の最短経路Ｒ１３−１（ハッチング部分）を示す平面図である。 図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ３とを結ぶ第２の最短経路Ｒ１３−２（ハッチング部分）を示す平面図である。 図３０に示す等電位パターン（一部短絡）について、図２８に示す合計９組の最短経路Ｒ１１〜Ｒ３３を示す経路図形と、これらに基づく所定の論理演算によって得られる短絡候補領域Ｒ（ans）とを示す図である。 図７に示す最短経路探索部５０によって実行される最短経路探索の処理手順の一例を示す流れ図である。 図３０に示す等電位パターン（一部短絡）について、図３７のステップＳ１による輪郭線決定処理を行った状態を示す平面図である。 図３８に示す輪郭線について、図３７のステップＳ２による着目頂点抽出処理を行った状態を示す平面図である。 図３９に示す着目頂点Ｐ２について、図３７のステップＳ３による垂線決定処理を行った状態を示す平面図である。 図３９に示す着目頂点Ｐ３について、図３７のステップＳ３による垂線決定処理を行った状態を示す平面図である。 図３９に示す着目頂点Ｐ７について、図３７のステップＳ３による垂線決定処理を行った状態を示す平面図である。 図３９に示す着目頂点Ｐ１１について、図３７のステップＳ３による垂線決定処理を行った状態を示す平面図である。 図３０に示す等電位パターン（一部短絡）について得られた垂線の中点（×印）を示す平面図である。 図３０に示す等電位パターン（一部短絡）について、図３７のステップＳ５による経路線分定義処理を行う状態を示す平面図である。 図３０に示す等電位パターン（一部短絡）について、図３７のステップＳ５による経路線分定義処理が完了した状態を示す平面図である。 図３０に示す等電位パターン（一部短絡）について、図３７のステップＳ６による経路マップ作成処理が完了した状態を示す平面図である。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１． 従来の検証方法による短絡箇所の特定手順 ＞＞＞
ここでは、まず、従来の一般的なＬＳＩレイアウトパターンの検証方法において行われている、短絡箇所を特定するための手順を簡単に説明しておく。図１は、比較的単純なＬＳＩレイアウトパターンの一例を示す平面図である（ハッチングは、パターン内部の領域を示している）。実際のＬＳＩレイアウトパターンは、複数のレイヤーが重なり合い、極めて複雑な形状を有しているが、ここでは説明の便宜上、図１に示すような比較的単純な形状からなるパターンを例にとって以下の説明を行うことにする。

図１に示すようなＬＳＩレイアウトパターンは、ＬＳＩ設計装置を利用した設計作業により所定の回路図に基づいて作成され、図形データとして設計装置内に格納される。このＬＳＩレイアウトパターンに対する検証作業は、ＬＳＩレイアウトパターンの検証装置（通常、ＬＳＩ設計装置の一部として組み込まれていることが多い）によって、検証対象となるパターンをディスプレイ画面上に表示することによって行われる。

図２は、図１に示すＬＳＩレイアウトパターンを検証装置のディスプレイ画面１００に表示させた状態を示す平面図である。図示の例の場合、検証装置は、汎用コンピュータに検証用のアプリケーションプログラムを組み込むことによって構成されている。このため、ディスプレイ画面１００の上部には、一般的なアプリケーションプログラム用の表示画面と同様に、タイトルバー１１０およびコマンドメニュー１２０が表示され、更に、メインとなる画面には、レイアウト画像１３０、補助情報１４０、データファイルリスト１５０がそれぞれの専用枠内に表示されている。

ここで、太枠で囲って示すレイアウト画像１３０は、図１に示すＬＳＩレイアウトパターンを画面上に表示して得られる画像である。補助情報１４０は、レイアウト画像１３０に関するデータファイル、表示位置、表示倍率を示す情報であり、データファイルリスト１５０は、表示対象となるレイアウトデータのファイルを選択するためのリストである。この例の場合、図１のＬＳＩレイアウトパターンを示すデータは、ファイル名「ＡＡＡ１１１１」をもったデータファイルとして用意されており、図２に示す表示画面は、オペレータが、データファイルリスト１５０から「ＡＡＡ１１１１」なるファイルを選択して表示させた状態を示すものである。

図２に示されている補助情報１４０における「データＡＡＡ１１１１」、「表示位置（３００，２５０）」、「表示倍率Ｘ３．０」なる表示は、レイアウト画像１３０として現在表示されている画像が、「ＡＡＡ１１１１」なるファイルに対応するレイアウトパターンから、座標（３００，２５０）の位置を中心とする部分を切り出し、表示倍率３倍で表示した画像であることを示している。

図示の例の場合、補助情報１４０の表示欄には、スライド調整式の倍率指定子１４１が設けられており、オペレータは、マウスなどのポインティングデバイスを用いてこの倍率指定子１４１をスライドさせることにより、レイアウト画像１３０の表示倍率を任意の値に設定することができる。すなわち、オペレータが倍率指定子１４１を左右に動かすと、レイアウト画像１３０はリアルタイムで拡大もしくは縮小して表示されることになる。

また、オペレータは、レイアウト画像１３０内の１点をクリックすることにより、当該クリック点が中心となるように表示位置の調整を行うことも可能である。たとえば、オペレータがレイアウト画像１３０内の任意の指定点Ｐをクリックすれば、レイアウト画像１３０は、当該指定点Ｐが中心となるような画像に切り替わることになる。

結局、オペレータは、データファイルリスト１５０から選択した所定のファイル名をもつＬＳＩレイアウトパターンの所定位置の近傍部分を所定倍率で、レイアウト画像１３０として表示させることができる。図３は、図２に示す指定点Ｐの近傍部分を拡大表示させた状態を示す平面図である。このように、オペレータは、任意のＬＳＩレイアウトパターンの任意の部分を任意の倍率で表示させることができるので、ディスプレイ画面上を目視することにより、レイアウトパターンの特定箇所にエラーが生じていないか否かを確認する作業を行うことができる。

なお、ＬＳＩレイアウトパターンは、通常、複数の基本図形を組み合わせた合成図形として定義される。たとえば、図３にレイアウト画像１３０として示されているパターンの上部の枝の部分であれば、図４に示すように、複数の矩形を組み合わせた合成図形Ｆとして定義することができる。具体的には、図４に示す例の場合、実線で示す基本図形Ｆ１０，破線で示す基本図形Ｆ２０，一点鎖線で示す基本図形Ｆ３０，一点鎖線で示す基本図形Ｆ４０，破線で示す基本図形Ｆ５０の論理和図形として、合成図形Ｆを定義することができる。

これらの基本図形をベクタ形式の図形データとして表現すれば、当該基本図形が矩形であることを示す情報と、その２頂点の位置座標を示す情報とを用意すれば十分である。たとえば、基本図形Ｆ１０を定義する図形データは、図に黒丸で示す２頂点Ｐ１１，Ｐ１２の位置座標と、これら２頂点を対角とする矩形であることを示す情報とによって構成することができる。同様に、基本図形Ｆ２０は、白丸で示す２頂点Ｐ２１，Ｐ２２を対角とする矩形、基本図形Ｆ３０は、黒三角で示す２頂点Ｐ３１，Ｐ３２を対角とする矩形、基本図形Ｆ４０は、白三角で示す２頂点Ｐ４１，Ｐ４２を対角とする矩形、基本図形Ｆ５０は、黒四角で示す２頂点Ｐ５１，Ｐ５２を対角とする矩形として定義される。

実際のＬＳＩレイアウトパターンを示す図形データは、このような個々の基本図形の形状および位置座標を示す図形データと、これら基本図形を組み合わせて合成図形を得るための合成方法を示す合成方法データと、によって構成される。たとえば、図示の例の場合、合成方法データとしては、５組の基本図形Ｆ１０〜Ｆ５０の論理和演算を示すデータ（図示の例の場合、「Ｆ＝Ｆ１０＋Ｆ２０＋Ｆ３０＋Ｆ４０＋Ｆ５０」なる合成方法データ）が用意される。図３に示すレイアウト画像１３０は、このような論理和演算を行うことにより得られた合成図形Ｆ（論理和図形）の内部の領域にハッチングを施して示したものである。

さて、ここでは、実際の設計作業により得られたパターンが、図５に示す例のようなパターンであった場合を考えてみる。この図５に示すパターンは、図１に示す本来のＬＳＩレイアウトパターンに対して、設計ミスにより、一部短絡箇所Ｓが生じているパターンである。図５では、短絡箇所Ｓを黒丸で囲って示してあるが、実際には、この短絡箇所Ｓの存在を目視確認することは容易ではない。図６は、図５に示すＬＳＩレイアウトパターン（一部短絡）をディスプレイ画面１００に表示させた状態を示す平面図である。図２のレイアウト画像１３０は、本来のパターン（設計ミスのないパターン）を示すものであり、図６のレイアウト画像１３０は、一部短絡したパターン（設計ミスのあるパターン）を示すものであるが、一見したところ、両者は同じパターンに見え、両者を比較したとしても、その相違箇所を発見するまでには、ある程度の時間がかかるであろう。

前述したとおり、図示のパターン例は、説明の便宜上、比較的単純な形状からなるパターンを示すものであり、実際のＬＳＩレイアウトパターンは、図示の例に比べて極めて複雑な形状を有している。しかも、オペレータに提示されるのは、図６に示すレイアウト画像１３０（設計ミスのあるパターン）のみであり、図２に示すレイアウト画像１３０（設計ミスのないお手本となるパターン）との対比により、短絡箇所Ｓを見つける作業を行うことはできない。

既に述べたとおり、従来の一般的な検証装置には、ＬＶＳ（Layout vs Schematic）と呼ばれている検証方法を実行する機能が備わっており、設計ミスによりＬＳＩレイアウトパターン上に短絡箇所Ｓが存在すると、検証装置が自動的に回路図と比較する処理を行うことにより、レイアウトパターン上に不整合が生じていることが認識できる。しかしながら、当該不整合の原因箇所（すなわち、短絡箇所Ｓ）については、大まかな位置確認を行うことができるものの、正確な位置特定を自動的に行うことはできない。

このため、オペレータは、ＬＶＳの検証機能によって不整合が確認できた場合、当該不整合の原因が存在する可能性のある大まかな範囲を、図６に示す例のように、ディスプレイ画面１００上に表示させ、目視により短絡箇所Ｓを見つける作業を行う必要がある。本発明は、このようにオペレータの目視による短絡箇所Ｓの確認作業の負担を軽減することを目的になされたものである。以下、その構成を詳述する。

＜＜＜ §２． 本発明に係る検証支援装置の基本構成 ＞＞＞
図７は、本発明の基本的な実施形態に係るＬＳＩレイアウトパターンの検証支援装置の構成を示すブロック図である。この装置は、図示のとおり、レイアウトデータ格納部１０、レイアウトパターン表示部２０、等電位パターン抽出部３０、経路探索用ペア指定部４０、最短経路探索部５０、短絡候補領域絞込部６０、短絡候補領域表示部７０、ディスプレイ装置８０によって構成される。

レイアウトデータ格納部１０は、検証対象となるＬＳＩレイアウトパターンのデータを格納する構成要素である。ＬＳＩレイアウトパターンのデータは、§１で述べたとおり、個々の基本図形の形状および位置座標を示す図形データと、これら基本図形を組み合わせて合成図形を得るための合成方法を示す合成方法データと、によって構成することができる。トランジスタを含む一般的な半導体集積回路の場合、半導体チャネル層、ゲート電極層、ソース電極層、ドレイン電極層、電源ライン、接地ラインなどの層がそれぞれ別個のレイヤーを構成するＬＳＩレイアウトパターンとして用意される。

なお、レイアウトデータ格納部１０に格納されているＬＳＩレイアウトパターンのデータには、後述する等電位追跡処理を行うために必要なデータも含まれている。具体的には、個々のレイヤーが導電性のレイヤーであるか否かを示すデータや、コンタクトの位置を示すデータなども、ＬＳＩレイアウトパターンのデータとして、レイアウトデータ格納部１０に格納されている。

ディスプレイ装置８０は、レイアウトデータ格納部１０に格納されているＬＳＩレイアウトパターンのデータに基づいて、ＬＳＩレイアウトパターンの表示を行う構成要素であり、図６のディスプレイ画面１００に示すような表示が行われることになる。

また、レイアウトパターン表示部２０は、オペレータの表示指示に基づいて、レイアウトデータ格納部１０から所定のデータを読み出し、ＬＳＩレイアウトパターンの所定部分をディスプレイ装置８０の画面に表示する構成要素である。オペレータによる表示指示としては、どのレイアウトパターンのどの位置をどの倍率で表示させるかを特定する情報を与えればよい。たとえば、図２に示す例の場合、データファイルリスト１５０から特定のファイルを選択することにより表示対象となるレイアウトパターンを指定し、指定したパターンをレイアウト画像１３０として表示させ、このレイアウト画像１３０上の指定点Ｐをクリックすることにより新たな表示位置を指定し、補助情報１４０の欄に表示された倍率指定子１４１を動かすことにより表示倍率を指定する情報を与えることができる。

等電位パターン抽出部３０は、ＬＳＩレイアウトパターン上で等電位追跡を行い、等電位となる領域を示す等電位パターンを抽出し、これをディスプレイ装置８０の画面に表示する構成要素である。ここに示す実施形態の場合、等電位パターン抽出部３０は、図示のとおり、初期点入力部３１、等電位追跡部３２、等電位パターン表示部３３を有している。以下、これらの各構成要素の機能を、具体例を挙げながら順に説明する。

まず、初期点入力部３１は、オペレータの入力操作に基づいて、ディスプレイ装置８０の画面に表示されているＬＳＩレイアウトパターン上の１点として初期点Ｑの位置入力を行う機能を有する。初期点入力部３１に対してオペレータが入力する初期点Ｑの位置は、できるだけ短絡箇所Ｓが存在する可能性が高いと思われる箇所になるようにする。実際には、前述したように、ＬＶＳなどの従来の検証機能により、短絡箇所Ｓが存在する可能性のある大まかな範囲をオペレータに提示することができるので、オペレータは、当該提示範囲内で短絡箇所Ｓが近傍にあると予想される箇所を、初期点Ｑとして指定する入力操作を行えばよい。

図８は、図６に示すＬＳＩレイアウトパターン上の１点として、初期点Ｑを指定した状態を示す平面図である。オペレータは、初期点入力部３１に対して初期点入力操作を行う旨の指示を与えた後（たとえば、コマンドメニューを利用して、初期点入力コマンドを選択すればよい）、レイアウト画像１３０上の所望の１点（図ではハッチングが施されたパターン内部の点）を初期点Ｑとしてクリックする操作を行えばよい。初期点入力部３１は、こうして入力された初期点Ｑの位置座標を等電位追跡部３２に与える。

等電位追跡部３２は、レイアウトデータ格納部１０に格納されているデータに基づいて、初期点入力部３１が入力した初期点Ｑに対して等電位追跡を行い、初期点Ｑと等電位になる領域を示す等電位パターンを抽出する処理を行う。図９は、図８に示すＬＳＩレイアウトパターン（一部短絡）について、初期点Ｑと等電位となる等電位パターンを抽出した状態を示す平面図である。図にハッチングを施して示す領域が、抽出された等電位パターンの領域であり、等電位追跡部３２によって「初期点Ｑと等電位である」と判断された領域ということになる。一方、図９に破線で示す部分は、等電位パターン以外の領域であり、等電位追跡部３２によって「初期点Ｑと等電位である」とは判断されなかった領域である。

前述したとおり、レイアウトデータ格納部１０に格納されているＬＳＩレイアウトパターンのデータには、個々のレイヤーが導電性のレイヤーであるか否かを示すデータや、コンタクトの位置を示すデータなども含まれており、等電位追跡部３２は、これらのデータに基づいて等電位追跡処理を行うことができる。図９に示す例の場合、ハッチング部分は導電性のレイヤーであり、かつ、初期点Ｑを含む図形を構成する領域であるため、等電位パターンとして抽出されたことになる。等電位追跡処理は、必要であれば、コンタクトで電気的に接続されたレイヤーについても行うことができ、その場合、互いに異なるレイヤーを構成する複数の図形が同一の等電位パターンとして抽出される場合もあり得る。このような等電位追跡処理の具体的な手法は、既に公知のものであるため、ここでは詳しい説明は省略する。

一方、図１０は、図１に示す本来のＬＳＩレイアウトパターン（短絡なし）について、初期点Ｑと等電位となる等電位パターンを抽出した状態を示す平面図である。設計ミスによる短絡箇所Ｓが存在しなければ、本来は、初期点Ｑについての等電位パターンは、図１０にハッチングを施した領域になるべきはずである。ところが、ここに示す例の場合、設計ミスによる短絡箇所Ｓが存在したため、本来は等電位にはならないはずの隣接した領域まで等電位と認識されてしまい、図９にハッチングを施した領域全体が等電位パターンとして抽出されることになる。

等電位パターン表示部３３は、こうして等電位追跡部３２が抽出した等電位パターンをディスプレイ装置８０の画面に表示する機能を有する。ここに示す例の場合、図９に示す等電位パターンがディスプレイ画面１００上にレイアウト画像１３０として表示されることになる。なお、等電位パターン以外の部分（図９に破線で示す部分）は、全く表示しないようにしてもよいが、参考のために、等電位パターンとは表示輝度や表示色を変えて表示するようにしてもよい。いずれにしても、オペレータが、初期点Ｑを指定する入力操作を行うと、当該初期点Ｑについての等電位追跡処理の結果として得られる等電位パターンの領域（図９にハッチングで示す部分）が、オペレータにとって明確に認識できるような表示が行われるようにする。これは、後述するように、等電位パターンの領域上で参照点入力を行う必要があるためである。

なお、本発明に係る検証支援装置を利用して支援を享受できるオペレータとしては、ＬＳＩ設計に関する技術的見識のある者を想定している。別言すれば、本発明に係る検証支援装置を利用するオペレータには、等電位パターン抽出部３０によって抽出された等電位パターンが、正常なパターン（短絡のないＬＳＩレイアウトパターンについて本来得られるべきパターン）であるのか、異常なパターン（本来は異電位となるべき複数のパターンを包含しているパターン）であるのかを、見極める能力が要求される。これは、後述する参照点入力を行う際に、第１参照点と第２の参照点とを区別して入力する必要があるためである。

たとえば、本発明に係る検証支援装置を利用するオペレータには、図１０に示す例（短絡のない正規のＬＳＩレイアウトパターン）は正常なパターンであり、図９に示す例（短絡箇所ＳのあるＬＳＩレイアウトパターン）は異常なパターンである、という漠然とした認識を行う能力が要求される。そして、もし、初期点Ｑをクリックした結果、図１０に示すような等電位パターンが表示された場合、当該等電位パターンを正常なパターンと認識して、新たな初期点Ｑをクリックし直す処理を行うようにする。これは、正常なパターンと認識できる等電位パターン内には、短絡箇所Ｓは存在しないので、当該等電位パターンについて短絡箇所Ｓを探す処理を続行しても無駄になるからである。一方、初期点Ｑをクリックした結果、図９に示すような等電位パターンが表示された場合は、当該等電位パターンを異常なパターンと認識して、当該等電位パターンについて短絡箇所Ｓを探す処理を続行する作業（後述する参照点の入力作業）を行えばよい。

このように、オペレータは、初期点Ｑの指定後に表示される等電位パターンを観察することにより、当該等電位パターン内に短絡箇所Ｓが存在するか否かを把握することになり、当該等電位パターン内に短絡箇所Ｓが存在すると認識できた場合に、後述する参照点の入力作業を行うことになる。

続いて、図７に示す経路探索用ペア指定部４０の機能について説明する。経路探索用ペア指定部４０は、等電位パターン抽出部３０によって抽出された等電位パターン上で、第１参照点Ａと第２の参照点Ｂとの組み合わせからなる経路探索用ペアを複数組指定する機能を有する。上述したように、オペレータには、表示された等電位パターンが異常なパターンであること、すなわち、本来は異電位となるべき複数のパターンを包含しているパターンであること、を認識する能力が備わっている。そこで、オペレータは、本来は異電位となるべき２つのパターンのうち、一方のパターン上の任意の点を第１参照点Ａとして入力し、他方のパターン上の任意の点を第２参照点Ｂとして入力する操作を行うようにする。こうして入力された第１参照点Ａと第２参照点Ｂとの組み合わせが経路探索用ペアとなる。

図１１は、図９に示す等電位パターン（一部短絡）が表示されたディスプレイ画面上で、第１参照点Ａおよび第２参照点Ｂを指定した状態を示す平面図である。初期点Ｑの入力により、図９に示すような等電位パターン（一部短絡）が抽出されると、当該等電位パターン（一部短絡）は、等電位パターン表示部３３によって、図１１に示すレイアウト画像１３０としてディスプレイ画面１００上に表示される。図１１は、オペレータが、このレイアウト画像１３０上で第１参照点Ａ（黒三角）および第２参照点Ｂ（白丸）を指定した状態を示している。ここで、第１参照点Ａ（黒三角）は、オペレータが表示中の等電位パターンに包含されている第１のパターン上の点として認識している任意の１点であり、第２参照点Ｂ（白丸）は、オペレータが表示中の等電位パターンに包含されている第２のパターン（第１のパターンに対して本来は異電位であるべき別なパターン）上の点として認識している任意の１点である。

前述したように、オペレータは、図１１のレイアウト画像１３０として示されている等電位パターン（ハッチング部分）を、異常なパターン（本来は異電位となるべき複数のパターンを包含しているパターン）と認識する能力を有しているので、本来は明らかに異電位となるべき２点として、第１参照点Ａおよび第２参照点Ｂを指定することができる。図１１に示す例の場合、等電位パターンの左上隅の点として第１参照点Ａが指定され、右上隅の点として第２参照点Ｂが指定されている。これは、オペレータが、等電位パターンの右側部分と左側部分とは、本来は明らかに異電位となるべき部分であるとの認識の下に、第１参照点Ａおよび第２参照点Ｂが本来は明らかに異電位となるべき２点であるとの認識をもったためである。

もちろん、実際に表示される等電位パターンは、より複雑な形状をした図形になるため、いくらＬＳＩ設計に関する技術的見識のあるオペレータであっても、どの部分までが第１のパターンに所属し、どの部分までが第２のパターンに所属するかを正確に認識することは困難である。ただ、ここで指定すべき第１参照点Ａおよび第２参照点Ｂは、本来は明らかに異電位となるべき２点として把握できる任意の点であれば足りるので、ＬＳＩ設計に関する技術的見識のあるオペレータにとれば、当該２点を指定することはそれほど難しいことではない。

ここに示す実施形態の場合、経路探索用ペア指定部４０は、図７に示すとおり、参照点入力部４１とペア決定部４２を有している。

参照点入力部４１は、オペレータの入力操作に基づいて、ディスプレイ装置８０の画面に表示されている等電位パターン上の点として複数の参照点の位置入力を行う機能を有する。図１１に示す例の場合、上述したとおり、レイアウト画像１３０として表示されている等電位パターン上の点として、第１参照点Ａおよび第２参照点Ｂが入力されている。オペレータは、参照点入力部４１に対して参照点入力操作を行う旨の指示を与えた後（たとえば、コマンドメニューを利用して、参照点入力コマンドを選択すればよい）、等電位パターン上の所望の１点（図ではハッチングが施されたパターン内部の点）を第１参照点Ａとしてクリックする入力操作を行い、続いて、別な１点を第２参照点Ｂとしてクリックする入力操作を行えばよい。

一方、ペア決定部４２は、参照点入力部４１によって入力された複数の参照点のうち、所定の２点の組み合わせにより経路探索用ペアを決定する機能を有する。図１１には、第１参照点Ａと第２参照点Ｂとを入力した例が示されており、この場合、当該２点Ａ，Ｂの組み合わせにより１組の経路探索用ペアが決定されることになるが、実際には、参照点入力部４１によってより多数の参照点が入力され、ペア決定部４２により、複数組の経路探索用ペアが決定されることになる。

たとえば、後述する例の場合、まず、参照点入力部４１により、第１参照点Ａ１と第２参照点Ｂ１とが入力され、この２点の組み合わせにより第１組目の経路探索用ペアが決定される。更に、参照点入力部４１により、別な第１参照点Ａ２と別な第２参照点Ｂ２とが入力され、この２点の組み合わせにより第２組目の経路探索用ペアが決定される。そして最後に、参照点入力部４１により、更に別な第１参照点Ａ３と更に別な第２参照点Ｂ３とが入力され、この２点の組み合わせにより第３組目の経路探索用ペアが決定される。なお、参照点入力部４１による複数の参照点の具体的な入力形態およびペア決定部４２による経路探索用ペアの具体的な決定形態については、§３で具体例を挙げながら詳述する。

最短経路探索部５０は、等電位パターン抽出部３０によって抽出された等電位パターン上で、経路探索用ペア指定部４０によって指定された各経路探索用ペアについて、第１参照点と第２の参照点とを結ぶ最短経路を探索する処理を行う構成要素である。前述したとおり、経路探索用ペア指定部４０により複数組の経路探索用ペアが指定されるので、最短経路探索部５０は、この複数組の経路探索用ペアのそれぞれについて最短経路探索処理を行い、それぞれについて最短経路を求めることになる。

たとえば、図１２は、図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ１（図１１の第１参照点Ａと同じ）と第２参照点Ｂ１（図１１の第２参照点Ｂと同じ）とを結ぶ最短経路Ｒ１（ハッチング部分）を示す平面図である。同様に、図１３は、図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ２と第２参照点Ｂ２とを結ぶ最短経路Ｒ２（ハッチング部分）を示す平面図であり、図１４は、図９に示す等電位パターン（一部短絡）上で、第１参照点Ａ３と第２参照点Ｂ３とを結ぶ最短経路Ｒ３（ハッチング部分）を示す平面図である。いずれのケースも、図では、第１参照点を黒三角、第２参照点を白丸で示し、両点を結ぶ最短経路を示す経路図形にハッチングを施してある。なお、等電位パターンを示す図形上の２点間の最短経路を探索するための具体的な手法については、後述する§４において説明する。

短絡候補領域絞込部６０は、こうして最短経路探索部５０によって探索された複数組の経路探索用ペアについての最短経路に基づいて、ＬＳＩレイアウトパターン上で短絡している可能性のある箇所を絞り込む処理を行って短絡候補領域を求める構成要素である。図１２に示す２点Ａ１，Ｂ１間の最短経路Ｒ１、図１３に示す２点Ａ２，Ｂ２間の最短経路Ｒ２、図１４に示す２点Ａ３，Ｂ３間の最短経路Ｒ３を見ればわかるとおり、これらの最短経路には、必ず短絡箇所Ｓ（図５参照）が含まれている。

これは、オペレータが、第１参照点Ａおよび第２参照点Ｂを、本来は異電位となるべき異なるパターン上の点として指定したため、両点を結ぶ経路は、必ず短絡箇所Ｓを通る経路になるためである。もちろん、両点を結ぶ経路であれば、最短経路でなくても必ず短絡箇所Ｓを通ることになるが、最短経路探索部５０によって最短経路を探索するのは、短絡候補領域絞込部６０による絞込作業をしやすくするためである。短絡候補領域は、短絡している可能性のある箇所として絞り込まれた領域であるが、短絡箇所Ｓを発見する検証作業を行っているオペレータにとっては、できるだけ狭い領域に絞り込まれていた方が好ましい。第１参照点Ａおよび第２参照点Ｂを結ぶ経路として最短経路を求めるのは、無駄な経路を省き、両点を結ぶ経路を求める段階から、既に絞り込みが行われるようにするためである。

短絡候補領域絞込部６０による絞り込みによって短絡候補領域を求める処理は、複数組の経路探索用ペアに関して最短経路探索部５０がそれぞれ求めた最短経路について、等電位パターン上で当該最短経路を示す経路図形について所定の図形論理演算を実行することにより行うことができる。たとえば、上例の場合、図１２〜図１４に示すように合計３組の最短経路Ｒ１〜Ｒ３が求められているので、等電位パターン上でこれら最短経路を示す経路図形（図１２〜図１４においてハッチング領域として示された図形）について図形論理演算を実行することにより短絡候補領域を求めることができる。

なお、本願において、「最短経路」とは、第１参照点Ａと第２参照点Ｂとを等電位パターン上で結ぶ線状の経路を意味し、「経路図形」とは、等電位パターン上で「最短経路」に沿って所定の幅をもった道を構成する図形を意味するものであるが、本発明の概念上、両者は同義のものとして捉えることができるので、便宜上、同じ符号を用いて示すことにする。たとえば、図１２〜図１４に示す例の場合、最短経路Ｒ１〜Ｒ３（概念的な線状経路）に沿って形成される経路図形（幅をもった道を構成する図形）も、同じ符号Ｒ１〜Ｒ３を用いて示されている

短絡候補領域を求める図形論理演算として最も単純な演算は論理積演算である。たとえば、図１２に示す経路図形Ｒ１は、２点Ａ１，Ｂ１を結ぶ最短経路を示すものであり、図１３に示す経路図形Ｒ２は、２点Ａ２，Ｂ２を結ぶ最短経路を示すものであるから、当然、両図形は幾何学的に異なる図形になる。ただ、これら両図形は、いずれも「短絡箇所Ｓを含んだ図形である」という共通点を有している。したがって、両図形の論理積演算を行って得られる論理積図形にも「短絡箇所Ｓ」が含まれることになる。

図１５は、図１２に示す経路図形Ｒ１と図１３に示す経路図形Ｒ２との論理積として得られる経路図形Ｒ（１＆２）（ハッチング部分）を示す平面図である。図には、参考のため、２組の第１参照点Ａ１，Ａ２（黒三角）および２組の第２参照点Ｂ１，Ｂ２（白丸）も併せて示されている。経路図形Ｒ（１＆２）は、経路図形Ｒ１とＲ２との論理積図形であるので、「短絡箇所Ｓ」を含んでおり、しかも経路図形Ｒ１やＲ２に比べて狭い範囲を示す図形になっている。すなわち、論理積演算を行うことにより、短絡候補領域としての絞り込みが行われたことになる。上例の場合、更に、図１４に示すような経路図形Ｒ３が求められているので、合計３組の経路図形Ｒ１，Ｒ２，Ｒ３についての論理積演算を行うことにより、更なる絞り込みを行うことが可能である。

図１６は、図１２に示す経路図形Ｒ１と図１３に示す経路図形Ｒ２と図１４に示す経路図形Ｒ３との論理積として得られる経路図形Ｒ（１＆２＆３）（黒塗り部分）を示す平面図である。図には、参考のため、３組の第１参照点Ａ１，Ａ２，Ａ３（黒三角）および３組の第２参照点Ｂ１，Ｂ２，Ｂ３（白丸）も併せて示されている。得られた経路図形Ｒ（１＆２＆３）は、短絡候補領域としてかなりの絞り込みが行われた図形になっており、ほぼ、短絡箇所Ｓの位置を特定することが可能な情報を示している。

短絡候補領域表示部７０は、こうして短絡候補領域絞込部６０によって絞り込まれた短絡候補領域（上例の場合は、３組の経路図形Ｒ１，Ｒ２，Ｒ３についての論理積図形として得られた経路図形Ｒ（１＆２＆３））をディスプレイ装置８０の画面に表示する構成要素である。図１７は、図１６に示す短絡候補領域（黒塗り部分）、すなわち、経路図形Ｒ（１＆２＆３）を、ディスプレイ画面１００上にレイアウト画像１３０として表示させた状態を示す平面図である。オペレータは、この表示結果を見ながら、黒塗り部分に着目し、短絡箇所Ｓが当該黒塗り部分（短絡候補領域）内にあるとの認識の下に、図５に示す短絡箇所Ｓの正確な位置を目視確認することができる。

なお、実用上、短絡候補領域表示部７０は、ディスプレイ装置８０の画面に短絡候補領域の表示を行う際に、短絡候補領域を等電位パターンに重ねて表示するようにし、かつ、短絡候補領域を等電位パターンとは区別可能な態様で表示するようにするのが好ましい。図１７に示す例の場合、等電位パターンだけでなく、その周囲のパターンも併せて表示し、短絡候補領域だけを黒塗りで表示することにより、短絡候補領域が他の部分と区別可能になるようにしている。もちろん、実際には、表示輝度や表示色を変えて表示することにより区別可能にしたり、ハッチングパターンを変えて表示することにより区別可能にしたりすればよい。

このように、本発明に係るＬＳＩレイアウトパターンの検証支援装置を利用すれば、オペレータは、まず、レイアウトパターン上における短絡箇所Ｓが存在する可能性のある領域に初期点Ｑを指定することにより、当該初期点Ｑを含む等電位パターンを表示させる作業を行えばよい。そして、表示された等電位パターンが正常なもの（短絡のないＬＳＩレイアウトパターンについて本来得られるべきパターン）と思われる場合は、別な初期点Ｑを次々と指定してゆくようにし、表示された等電位パターンが異常なもの（本来は異電位となるべき複数のパターンを包含しているパターン）と思われる場合は、当該等電位パターン上で、本来は明らかに異電位となるべき２点として、第１参照点Ａおよび第２参照点Ｂを指定する操作を複数ｎ回繰り返せばよい。そうすれば、複数ｎ組の経路探索用ペアについて、それぞれ最短経路が求められ、更に、得られた経路図形の論理積図形として短絡候補領域が求められ、図１７に示す例のようにディスプレイ画面上に表示されることになる。

短絡箇所Ｓは、この短絡候補領域内に存在するので、オペレータは、当該短絡候補領域内を目視確認することにより、短絡箇所Ｓの正確な位置を容易に特定することができる。かくして、本発明に係る検証支援装置によれば、ＬＳＩレイアウトパターン上の短絡箇所を特定する作業を容易にし、オペレータの検証作業の負担を軽減することが可能になる。なお、上例では、短絡候補領域を求める図形論理演算として、論理積演算を行う例を示したが、短絡候補領域絞込部６０が短絡候補領域を求めるために行う絞込処理は、必ずしも論理積演算に限定されるものではない。論理積演算以外の図形論理演算を行う変形例については、後述する§３−３で説明する。

以上、図７に示すブロック図に基づいて、本発明の基本的な実施形態に係るＬＳＩレイアウトパターンの検証支援装置の構成および動作原理を説明したが、実際には、この検証支援装置は、コンピュータに専用のプログラムを組み込むことにより構成することができる。したがって、図７に示すレイアウトデータ格納部１０は、コンピュータ用の記憶装置（たとえば、ハードディスク装置やメモリ）によって構成することができ、ディスプレイ装置８０は、コンピュータ用のディスプレイ装置によって構成することができ、その他の各構成要素は、コンピュータのハードウエア資源を利用したプログラムの動作として具現化することができる。

また、本発明に係る装置は、あくまでもオペレータによるＬＳＩレイアウトパターンの検証作業を支援する支援装置であるが、実用上は、一般的なＬＳＩレイアウトパターンの設計装置の一検証機能として本発明を実施することも可能である。すなわち、本発明に係る検証支援装置を一般的なＬＳＩレイアウトパターンの設計装置に組み込む形態とすれば、当該設計装置の検証機能の１つとして本発明を利用することが可能になる。

一般的なＬＳＩレイアウトパターンの設計装置も、実際には、コンピュータに専用のプログラムを組み込むことにより構成される装置であるので、このコンピュータに、本発明に係る機能を実現するためのプログラムを更に付加するようにすれば、当該コンピュータは、本発明に係る検証支援装置が組み込まれたＬＳＩレイアウトパターンの設計装置として機能することになる。この場合、図７に示すレイアウトデータ格納部１０は、ＬＳＩレイアウトパターンの設計装置を用いた設計作業の結果として得られるレイアウトデータを格納する構成要素をそのまま流用することができ、ディスプレイ装置８０は、ＬＳＩレイアウトパターンの設計装置に用いられるディスプレイ装置をそのまま流用することができる。

前述したように、本発明に係る検証支援装置を利用するオペレータには、ディスプレイ画面上に表示されている等電位パターンが、正常なパターン（短絡のない正規のＬＳＩレイアウトパターン）であるのか、異常なパターン（短絡箇所のあるパターン）であるのかを認識する能力が要求されるが、本発明に係る検証支援装置をＬＳＩレイアウトパターンの設計装置に組み込んだ態様で実現すれば、本発明に係る検証支援装置のオペレータは、ＬＳＩレイアウトパターンの設計装置のオペレータを兼ねることになる。

この場合、検証対象となるＬＳＩレイアウトパターンの設計者自身が本発明に係る検証作業を行うオペレータということになるので、当該オペレータは、当然ながら、ＬＳＩレイアウトパターン設計に関する十分な知見を有する者になる。したがって、当然ながら、ディスプレイ画面上に表示された等電位パターン（自分自身が設計したレイアウトパターンの一部）が、正常か異常を容易に認識することができよう。

もちろん、本発明に係る検証支援装置は、短絡箇所の正確な位置を自動的に特定する装置ではないので、ディスプレイ画面上に表示される短絡候補領域は、必ずしも短絡箇所の正確な位置を示しているとは限らない（特に、経路探索用ペアの数が少ないと、十分な絞り込みができない）。また、短絡候補領域の絞り込みは、オペレータが入力した第１参照点および第２参照点の位置に基づいて行われるため、これら参照点の位置が不正確であった場合（たとえば、オペレータが、本来、等電位となるべき２カ所を、第１参照点および第２参照点に指定してしまったような場合）、正しい短絡候補領域の絞り込みが行われない可能性もある。それでも、本発明に係る検証支援装置は、あくまでもオペレータが短絡箇所を目視発見する作業を支援する支援装置であり、オペレータの作業支援を行うという点では、その役割を十分に果たすことができる。

＜＜＜ §３． いくつかの具体的な実施形態および変形例 ＞＞＞
ここでは、§２で述べた基本的な実施形態について、更に具体的な実施形態や変形例を述べることにする。

＜３−０．より単純な等電位パターンのモデル＞
§１では、図１に示すようなＬＳＩレイアウトパターンを例示し、§２では、当該ＬＳＩレイアウトパターンを例にとって、本発明の基本的な実施形態に係る検証支援装置の動作を説明した。前述したとおり、図１に示すＬＳＩレイアウトパターンは、実際のＬＳＩレイアウトパターンに比べると極めて単純なパターンと言えるが、この§３では、便宜上、図１８に示すような更に単純化されたパターンを説明用モデルとして取り上げ、以下の説明を行うことにする。

この図１８に示すレイアウトパターンは、図示のとおり、４組の構成図形Ｆａ，Ｆｂ，Ｆｃ，Ｆｄによって構成されている。ここで、ドットによるハッチングを施した構成図形Ｆｃ，Ｆｄは、斜線によるハッチングを施した構成図形Ｆａ，Ｆｂの下方を通過する配線レイヤーを構成している。したがって、この４組の構成図形Ｆａ，Ｆｂ，Ｆｃ，Ｆｄは、いずれも導電性のレイヤーになっているが、相互に電気的な接触はないので、いずれも電気的に独立したパターンになる。別言すれば、任意の１点について等電位追跡を行えば、各構成図形Ｆａ，Ｆｂ，Ｆｃ，Ｆｄは、それぞれ独立した別個の等電位パターンを構成することになる。

さて、ここでは、図１８に示すレイアウトパターンを本来のパターンとした上で、実際には、設計ミスにより、図１９に示すような短絡箇所Ｓが発生した場合を考えてみよう。この場合、構成図形ＦａとＦｂは、短絡箇所Ｓにおいて導通した状態となるため、等電位追跡を行えば、構成図形ＦａおよびＦｂが短絡箇所Ｓにおいて融合した１つのパターンが得られることになる。

図４に例示したとおり、一般的なＬＳＩレイアウトパターンは、通常、複数の基本図形を組み合わせた合成図形として定義される。したがって、図１８に例示するレイアウトパターンも、たとえば、図２０に例示するような基本図形（相互に識別しやすいように、実線、破線、一点鎖線を適宜組み合わせて描かれている）を組み合わせた合成図形として定義されている。

この図２０に示す例では、構成図形Ｆａは、Ｆａ＝Ｆａ１＋Ｆａ２＋Ｆａ３＋Ｆａ４なる論理式で示されるように、４組の矩形Ｆａ１，Ｆａ２，Ｆａ３，Ｆａ４の論理和図形として定義され、構成図形Ｆｂは、Ｆｂ＝Ｆｂ１＋Ｆｂ２＋Ｆｂ３＋Ｆｂ４なる論理式で示されるように、４組の矩形Ｆｂ１，Ｆｂ２，Ｆｂ３，Ｆｂ４の論理和図形として定義されている。一方、構成図形Ｆｃ，Ｆｄは、それぞれ１組の矩形によって構成されている。

図１８に示すレイアウトパターンは、本来であれば、上述した合計１０組の矩形によって定義されるべきパターンであるが、ここでは、設計ミスにより、第１１番目の基本図形Ｆｅ（図２０に太線で示す矩形）が加えられてしまっているものとしよう。ここで、この基本図形Ｆｅが、構成図形Ｆａ，Ｆｂと同一の導電性レイヤーに所属する図形として定義されてしまうと、構成図形Ｆａ，Ｆｂは基本図形Ｆｅを介して導通した状態となり、図１９に示すように、構成図形Ｆａ，Ｆｂが短絡箇所Ｓにおいて融合した１つのパターンが得られることになる。図２１は、図１９に示すレイアウトパターンについて、初期点Ｑと等電位となる等電位パターン（一部短絡）を抽出した状態を示す平面図である。

図１９に示すようなレイアウトパターンを表示させた状態において、オペレータが基本図形Ｆｂの下方の点を初期点Ｑとして指定する初期点入力操作を行うと、等電位追跡処理により、図２１に示すような等電位パターンが表示されることになる。オペレータは、この等電位パターンを目視することにより、これが異常パターンであることを認識することができる。すなわち、図示されている「３」の字状の構成図形Ｆａ（左半分）と「Ｅ」の字状の構成図形Ｆｂ（右半分）とは、本来は異電位となるべき別々のパターンであるべきなのに、「王」の字状に融合した等電位パターンとして表示されていることが認識できる。

もちろん、図２１に示す例は、説明の便宜上、極めて単純化したモデルであるため、オペレータがこのような等電位パターンを実際に観察すれば、即座に、短絡箇所Ｓの正確な位置を認識することができよう。しかしながら、実際には、等電位パターンとして表示される図形は極めて複雑な形状を有しているため、オペレータは、当該等電位パターンが異常なパターン（本来は異電位となるべき複数のパターンを包含しているパターン）であることを認識することはできるが、短絡箇所Ｓの正確な位置を直ちに把握できるわけではない。短絡箇所Ｓの位置を特定するためには、各部を拡大して目視によるチェックを行うなどの作業が必要になり、多大な作業負担を強いることになる。

本発明に係る検証支援装置では、等電位パターン抽出部３０によって図２１に示すような等電位パターンが抽出されると、当該パターンがディスプレイ装置８０の画面上に表示される。ここで、オペレータが参照点入力部４１に対して、第１参照点Ａおよび第２参照点Ｂを複数組入力する操作を行うと、ペア決定部４２が複数組の経路探索用ペアを決定し、最短経路探索部５０が各経路探索用ペアについてそれぞれ最短経路を探索し、探索結果に基づいて短絡候補領域絞込部６０が短絡候補領域を求めることになる。そして、最終的に求められた短絡候補領域が、ディスプレイ装置８０の画面上に表示されるので、オペレータは容易に短絡箇所Ｓの位置を特定することができる。以下、これらの各プロセスについての具体的な態様をいくつか説明する。

＜３−１．参照点ペアの個別入力を行う実施形態＞
最も単純な実施形態は、オペレータに参照点ペアの個別入力を行わせる形態である。すなわち、参照点入力部４１が、第１参照点Ａと第２の参照点Ｂとのペアを入力する参照点ペア入力処理を複数ｎ回実行するようにし、ペア決定部４２が、この参照点ペア入力処理で入力した第１参照点Ａと第２の参照点Ｂとの組み合わせにより１組の経路探索用ペアを決定する処理をｎ回実行するようにし、合計ｎ組の経路探索用ペアを決定すればよい。

たとえば、オペレータは、図２１に示すような等電位パターンを目視確認することにより、本来は異電位となるべき２つの構成図形Ｆａ，Ｆｂの存在を把握することができるので、明らかに構成図形Ｆａ上の１点と思われる任意の点を第１参照点Ａとし、明らかに構成図形Ｆｂ上の１点と思われる任意の点を第２参照点Ｂとして、一対の参照点Ａ，Ｂを参照点ペアとして入力する処理を複数ｎ回だけ繰り返して実行すればよい。ペア決定部４２は、各回に入力された参照点ペアを１組の経路探索用ペアとして取り扱うようにすれば、合計ｎ組の経路探索用ペアを作成することができる。

たとえば、まず最初の参照点ペアとして、図２２に示すように、第１参照点Ａ１と第２参照点Ｂ１とが指定されれば、ペア決定部４２は、これら２点Ａ１，Ｂ１を最初の経路探索用ペアとすることができる。この場合、最短経路探索部５０によって、これら２点Ａ１，Ｂ１を結ぶ最短経路Ｒ１（ハッチング部分）が図示のように決定される。続いて、参照点ペアとして、図２３に示すように、第１参照点Ａ２と第２参照点Ｂ２とが指定されれば、ペア決定部４２は、これら２点Ａ２，Ｂ２を次の経路探索用ペアとすることができる。この場合、最短経路探索部５０によって、これら２点Ａ２，Ｂ２を結ぶ最短経路Ｒ２（ハッチング部分）が図示のように決定される。更に、次の参照点ペアとして、図２４に示すように、第１参照点Ａ３と第２参照点Ｂ３とが指定されれば、ペア決定部４２は、これら２点Ａ３，Ｂ３を次の経路探索用ペアとすることができる。この場合、最短経路探索部５０によって、これら２点Ａ３，Ｂ３を結ぶ最短経路Ｒ３（ハッチング部分）が図示のように決定される。必要な経路探索用ペアの組数ｎをｎ＝３に設定した場合、図２２〜図２４に示すように、３組の最短経路Ｒ１〜Ｒ３が求められる。

続いて、短絡候補領域絞込部６０は、等電位パターン上での最短経路を示す経路図形を、ｎ組の経路探索用ペアについてそれぞれ求める処理を行う。最短経路探索部５０によって求められた最短経路は、線状の経路を示すものであるが、短絡候補領域絞込部６０によって求められた経路図形は、等電位パターン上で「最短経路」に沿った幅をもった道を構成する図形になる。上例の場合、ｎ＝３であり、短絡候補領域絞込部６０によって求められた経路図形は、図２２〜図２４にハッチングを施して示す経路図形Ｒ１〜Ｒ３ということになる（前述したとおり、本願では、最短経路および経路図形を同一の符号で示している）。

短絡候補領域絞込部６０は、更に、これらｎ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求める処理を行う。ここでは、図形論理演算として論理積演算を行った例を示すことにする。この場合、短絡候補領域絞込部６０は、ｎ組の経路図形について論理積演算を実行することにより短絡候補領域を求めることになる。上例の場合、ｎ＝３であるから、図２２〜図２４に示す３組の経路図形Ｒ１〜Ｒ３についての論理積演算が行われ、図２５に示すような論理積図形（黒塗り部分）として、短絡候補領域Ｒ（１＆２＆３）が得られることになる。

こうして得られた短絡候補領域Ｒ（１＆２＆３）は、短絡候補領域表示部７０によって、等電位パターンに重ねて、かつ、等電位パターンとは区別可能な態様でディスプレイ装置８０の画面に表示される。オペレータは、当該表示を目視することにより、短絡箇所Ｓの位置を容易に特定することができる。

なお、上例の場合、必要な経路探索用ペアの組数ｎをｎ＝３に設定しているが、ｎの値は必ずしも３に限定されるものではなく、ｎ≧２の任意の整数に設定することが可能である。ｎの数を大きく設定すればするほど、絞り込みの効果は高まり、オペレータが短絡箇所Ｓの位置を特定する作業が容易になるが、参照点入力部４１に対する参照点入力操作の負担は増加することになる。したがって、実際には、検証対象となる等電位パターンを構成する図形の複雑さなどを考慮して、ｎを適切な値に設定すればよい。

たとえば、図２１に示すような非常に単純なパターンの場合は、ｎ＝２に設定しても十分である。図２５には、ｎ＝３に設定して、３組の経路図形Ｒ１〜Ｒ３の論理積図形として短絡候補領域Ｒ（１＆２＆３）を求めた例が示されているが、このような単純なパターンの場合、２組の経路図形Ｒ１，Ｒ２の論理積図形として短絡候補領域Ｒ（１＆２）を求めても同じ結果が得られる。これに対して、図５に示すパターンの場合は、ｎ＝２に設定して、２組の経路図形Ｒ１，Ｒ２（図１２，図１３）の論理積図形として短絡候補領域Ｒ（１＆２）を求めた場合、図１５に示すような結果になり、必ずしも十分な絞り込みができた状態とは言えない。そこで、ｎ＝３に設定して、３組の経路図形Ｒ１〜Ｒ３（図１２〜図１４）の論理積図形として短絡候補領域Ｒ（１＆２＆３）を求めれば、図１６に示すような結果になり、十分な絞り込みができた状態になる。

このように、どの程度まで絞り込みを行えばよいかは、検証対象となる等電位パターンに応じて異なり、また、オペレータの短絡箇所Ｓの位置特定能力に応じても異なる。したがって、ｎ＝２に設定して図１５に示すような短絡候補領域Ｒ（１＆２）を提示すれば十分であるケースもあるし、ｎ＝３に設定して図１６に示すような短絡候補領域Ｒ（１＆２＆３）まで提示する必要があるケースもある。そこで、実用上は、検証の都度、ｎの値をオペレータに決定させるようにするのが好ましい。

具体的には、参照点入力部４１が、第ｋ回目（１≦ｋ≦ｎ）の参照点ペア入力処理を実行したときに、短絡候補領域絞込部６０が、これまでに得られた全ｋ組の経路図形についての論理積演算により第ｋ次短絡候補領域を求め、短絡候補領域表示部７０が、この第ｋ次短絡候補領域をディスプレイ装置８０の画面に表示するようにすればよい。

たとえば、図５に示すパターンの場合、参照点入力部４１による第１回目（ｋ＝１）の参照点ペア入力処理により、図１２に示すような第１参照点Ａ１および第２参照点Ｂ１の参照点ペアが入力されたとすると、図示のような経路図形Ｒ１が求まるので、当該経路図形Ｒ１自身を第１次短絡候補領域として、ディスプレイ装置８０の画面に表示すればよい。もし、オペレータが、この経路図形Ｒ１を見るだけで、短絡箇所Ｓの位置を特定することができれば、そこで検証作業を終了すればよい。

通常、この状態では、まだ短絡箇所Ｓの位置特定には至らないので、オペレータは、更に、参照点入力部４１に対して第２回目（ｋ＝２）の参照点ペア入力処理を行い、たとえば、図１３に示すような第１参照点Ａ２および第２参照点Ｂ２の参照点ペアを入力したものとしよう。すると、図示のような経路図形Ｒ２が求まるので、短絡候補領域絞込部６０は、これまでに得られた全２組の経路図形Ｒ１，Ｒ２についての論理積演算を行い、図１５に示すような第２次短絡候補領域Ｒ（１＆２）を求める処理を行う。そして、短絡候補領域表示部７０により、この第２次短絡候補領域Ｒ（１＆２）をディスプレイ装置８０の画面に表示するようにすればよい。もし、オペレータが、第２次短絡候補領域Ｒ（１＆２）を見て、短絡箇所Ｓの位置を特定することができれば、そこで検証作業を終了すればよい。

ここでは、まだ短絡箇所Ｓの位置特定には至らなかったため、オペレータが、更に、参照点入力部４１に対して第３回目（ｋ＝３）の参照点ペア入力処理を行い、たとえば、図１４に示すような第１参照点Ａ３および第２参照点Ｂ３の参照点ペアを入力したものとしよう。すると、図示のような経路図形Ｒ３が求まるので、短絡候補領域絞込部６０は、これまでに得られた全３組の経路図形Ｒ１，Ｒ２，Ｒ３についての論理積演算を行い、図１６に示すような第３次短絡候補領域Ｒ（１＆２＆３）を求める処理を行う。そして、短絡候補領域表示部７０により、この第３次短絡候補領域Ｒ（１＆２＆３）をディスプレイ装置８０の画面に表示するようにすればよい。オペレータが、この第３次短絡候補領域Ｒ（１＆２＆３）を見て、短絡箇所Ｓの位置を特定することができれば、そこで検証作業を終了すればよい。この場合、オペレータにより、結果的にｎ＝３なる設定がなされたことになる。

このように、オペレータが新たな参照点ペアを入力するたびに、これまでに得られた経路図形についての論理積演算により短絡候補領域を求め、これをディスプレイ装置８０の画面に表示するようにすれば、段階的な絞り込みが行われるとともに、その絞り込みの結果が直ちにオペレータに提示されるので、オペレータは、必要な回数だけ絞り込み処理を繰り返してゆけばよい。

＜３−２．グループ単位で参照点入力を行う実施形態＞
上述した§３−１では、オペレータが参照点のペアを個別に１組ずつ入力してゆく実施形態を述べた。ここで述べる実施形態は、オペレータが参照点入力部４１に対してグループ単位で参照点をまとめて入力すると、ペア決定部４２が、これらに基づいて自動的に組み合わせを行い、個々の経路探索用ペアを決定する処理を行う点に特徴がある。

ここでは、§３−１で述べた例と同様に、図２１に示す等電位パターン（一部短絡）について、短絡候補領域を表示させる場合を考えてみよう。前述したとおり、オペレータは、この図２１に示す等電位パターンを目視確認することにより、本来は異電位となるべき２つの構成図形Ｆａ，Ｆｂの存在を把握することができる。そこで、まず、第１の図形Ｆａ上で複数の参照点を第１グループに所属する参照点として入力する操作を行い、続いて、第２の図形Ｆｂ上で複数の参照点を第２グループに所属する参照点として入力する操作を行えばよい。

図２６は、図２１に示す等電位パターン（一部短絡）について、オペレータが入力した第１グループに所属する参照点Ａ１，Ａ２，Ａ３および第２グループに所属する参照点Ｂ１，Ｂ２，Ｂ３の例を示す平面図である。この図では、説明の便宜上、第１の図形Ｆａの輪郭および第２の図形Ｆｂの輪郭を太線で囲って示してあるが、これは、オペレータが、各図形Ｆａ，Ｆｂを、本来は異なる電位となるべき別個の図形として把握していることを示している。もちろん、実際の等電位パターンは非常に複雑な形状をしているため、オペレータにとって、各図形Ｆａ，Ｆｂの細かな輪郭まで詳細に把握することは困難であるが、大雑把に、この等電位パターン内には２つの図形が含まれている、という認識ができれば十分である。

図２６では、オペレータが、まず、第１の図形Ｆａ上で、第１グループに所属する参照点として３つの参照点Ａ１，Ａ２，Ａ３（黒三角）を指定し、続いて、第２の図形Ｆｂ上で、第２グループに所属する参照点として３つの参照点Ｂ１，Ｂ２，Ｂ３（白丸）を指定した例が示されている。このように、オペレータに、第１グループに所属する参照点と第２グループに所属する参照点とを別個に入力させるためには、たとえば、図２７に示すようなガイドメッセージをディスプレイ装置８０の画面上に表示するようにすればよい。具体的には、たとえば、図１１に示すディスプレイ画面１００の補助情報１４０の表示欄内に図２７に示すようなガイドメッセージを表示させればよい。

オペレータは、はじめに「第１の図形上で参照点をクリックして下さい。」という第１のメッセージに従って、図２６に示すように、第１の図形Ｆａ上で３つの参照点Ａ１，Ａ２，Ａ３を、たとえば、マウスクリックなどの方法で指定し、メッセージ脇の完了ボタンを押せばよい。そして、今度は、「第２の図形上で参照点をクリックして下さい。」という第２のメッセージに従って、第２の図形Ｆｂ上で３つの参照点Ｂ１，Ｂ２，Ｂ３を同様に指定し、メッセージ脇の完了ボタンを押せばよい。

このメッセージにおける「第１の図形」や「第２の図形」とは、現在、ディスプレイ画面上に表示されている等電位パターン上において、本来、等電位になるべきと思われる領域を構成する図形を意味する。すなわち、等電位パターン（一部短絡）は、一部に短絡箇所があるため、本来は異なる電位となるべき複数の等電位パターンを含んでいるので、それら本来の等電位パターンが「第１の図形」や「第２の図形」ということになる。

オペレータは、図２６に示すような等電位パターン（一部短絡）を目視確認しながら、明らかに第１の図形Ｆａ上にあると思われる点（この例では、「３」の字状の図形を構成する各枝の左端の点）として、３つの参照点Ａ１，Ａ２，Ａ３を入力し、続いて、明らかに第２の図形Ｆｂ上にあると思われる点（この例では、「Ｅ」の字状の図形を構成する各枝の右端の点）として、３つの参照点Ｂ１，Ｂ２，Ｂ３を入力すればよい。

なお、図示の例は、第１グループに所属する参照点として３点Ａ１，Ａ２，Ａ３を入力し、第２グループに所属する参照点として３点Ｂ１，Ｂ２，Ｂ３を入力した例であるが、各グループの参照点は必ずしも３点である必要はなく、任意の数でかまわない。要するに、ここに示す実施形態の場合、参照点入力部４１は、第１グループに所属する複数α個の参照点を入力する処理と、第２グループに所属する複数β個の参照点を入力する処理と、を実行すればよい。

一方、ペア決定部４２は、第１グループから選択された第１参照点と第２グループから選択された第２参照点との組み合わせにより１組の経路探索用ペアを決定する処理を、組み合わせを変えて複数ｍ回実行することにより、合計ｍ組の経路探索用ペアを決定する処理を行う。ここで述べる実施形態の場合、ペア決定部４２は、第１グループに所属する複数α個の参照点のそれぞれに対して、第２グループに所属する複数β個の参照点のそれぞれを組み合わせることにより、合計ｍ組（但し、ｍ＝α×β）の経路探索用ペアを決定する。

別言すれば、第１グループに所属するα個の参照点と第２グループに所属するβ個の参照点との全ｍ通りの組み合わせを、それぞれ経路探索用ペアとすることになる。したがって、図２６に示す例のように、第１グループに所属する参照点の数α＝３、第２グループに所属する参照点の数β＝３の場合、ｍ＝３×３＝９通りの組み合わせが可能なので、図２８の表に示すとおり、合計９組の経路探索用ペアが作成されることになる。もちろん、必ずしも全組み合わせについて経路探索用ペアを作成する必要はなく、ｍ＜α×βとしてもかまわないが、実用上は、全組み合わせについて経路探索用ペアを作成すれば、それだけ短絡候補領域の絞り込みが可能になるので好ましい。

最短経路探索部５０は、こうしてペア決定部４２によって決定された合計ｍ組の経路探索用ペアのそれぞれについて最短経路探索を行い、最短経路を探索する。図２６に示す例の場合、図２８の表に示すように、合計９組の経路探索用ペアのそれぞれについて、最短経路Ｒ１１〜Ｒ３３が得られる。ここで、最短経路Ｒｉｊは、第１グループに所属する参照点Ａｉと第２グループに所属する参照点Ｂｊとの組み合わせからなる経路探索用ペアについて得られた等電位パターン上での最短経路を示し、たとえば、最短経路Ｒ２３は、参照点Ａ２と参照点Ｂ３とを結ぶ最短経路ということになる。

図２９の上段に示す表は、図２１に示す等電位パターン（一部短絡）について、図２８に示す合計９組の最短経路Ｒ１１〜Ｒ３３を実際に求めた結果を示す表である。いずれも「黒三角」と「白丸」の２点が参照点であり、ハッチング部分は、これら２点を結ぶ最短経理を示す経路図形になっている。短絡候補領域絞込部６０は、合計ｍ組（図示の例では、ｍ＝９）の経路探索用ペアについて、それぞれ図示のような経路図形Ｒ１１〜Ｒ３３を求めた後、これらｍ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求める処理を行う。

具体的には、図２９に示す実施例の場合、§３−１で述べた例と同様に、短絡候補領域絞込部６０は、９組の経路図形について論理積演算を実行することにより短絡候補領域を求めている。図２９下段のＲ（ans）と記された欄には、９組の経路図形Ｒ１１〜Ｒ３３の論理積図形として得られる短絡候補領域Ｒ（ans）が示されている（図の黒塗りの部分）。この短絡候補領域Ｒ（ans）は、Ｒ（ans）＝Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ３１・Ｒ３２・Ｒ３３なる論理式で表される論理積図形である。

ここに示す例の場合、図２５に示す§３−１で述べた例の短絡候補領域Ｒ（１＆２＆３）と図２９の下段に示す短絡候補領域Ｒ（ans）とは、たまたま同じものになっているが、前者が、３組の経路図形Ｒ１，Ｒ２，Ｒ３の論理積図形であるのに対して、後者は、９組の経路図形Ｒ１１〜Ｒ３３の論理積図形になっている。ここでは、等電位パターンが極めて単純な「王」の字状のパターンを例にとっているため、３組の経路図形Ｒ１，Ｒ２，Ｒ３の論理積図形も、９組の経路図形Ｒ１１〜Ｒ３３の論理積図形も、同じ図形になっているが、実際の等電位パターンはより複雑な形状をもった図形パターンになるので、通常、前者に比べて後者の方が、更に絞り込みが進んだ図形になる。

この§３−２で述べた実施形態の利点は、オペレータによる参照点入力操作の労力が軽減される点にある。すなわち、§３−１で述べた実施形態の場合、９組の経路探索用ペアを用いて短絡領域の絞り込みを行うためには（上述のとおり、実際の複雑な等電位パターンの場合、３組より９組の経路探索用ペアを用いた絞り込みを行った方が、十分な絞り込みが行われるため好ましい）、全１８点の参照点入力が必要になる。すなわち、オペレータは、「参照点Ａ１・Ｂ１のペア入力」，「参照点Ａ１・Ｂ２のペア入力」，「参照点Ａ１・Ｂ３のペア入力」，「参照点Ａ２・Ｂ１のペア入力」，... ,「参照点Ａ３・Ｂ３のペア入力」というように、全９組の経路探索用ペアを順次指定するために、１８点の参照点を入力する操作が必要になる。

これに対して、ここで述べた実施形態では、まず、第１グループに所属する参照点として、参照点Ａ１，Ａ２，Ａ３の３点を入力する操作を行い、続いて、第２グループに所属する参照点として、参照点Ｂ１，Ｂ２，Ｂ３の３点を入力する操作を行えば足りるので、合計６点についての入力操作を行うだけで、全９組の経路探索用ペアを用いた絞り込みを行うことが可能になる。

一般論として言えば、第１グループに所属する複数α個の参照点のそれぞれに対して、第２グループに所属する複数β個の参照点のそれぞれを組み合わせることにより、合計ｍ組（但し、ｍ＝α×β）の経路探索用ペアを用いた絞り込みを行う場合、§３−１で述べた実施形態の場合、全部で（２×α×β）回の参照点入力操作が必要であるのに対して、ここで述べた実施形態の場合、全（α＋β）回の参照点入力操作で十分になる。

＜３−３．図形論理演算の変形例＞
これまで、短絡候補領域を求める図形論理演算として、論理積演算を行う例を示したが、短絡候補領域絞込部６０が短絡候補領域を求めるために行う絞込処理は、必ずしも論理積演算に限定されるものではない。特に、短絡箇所が複数箇所にわたる場合、これまで述べた例のような論理積演算だけでは、短絡候補領域を求める処理に失敗するケースも生じる。そこで、ここでは、短絡箇所が複数箇所にわたる場合にも、できるだけ漏れのない形で短絡候補領域を求めることができるように、図形論理演算の変形例を紹介しておく。

ここでも便宜上、§３−１，§３−２で用いたように、極めて単純な「王」の字状のパターンを例にとって説明を行う。図３０は、図１８に示す本来のＬＳＩレイアウトパターンに対して、設計ミスにより、２つの短絡箇所が生じていた場合に得られる等電位パターンを示す平面図である。図２１に示す等電位パターンでは、中央に１カ所の短絡箇所Ｓが存在するだけであったが、図３０に示す等電位パターンでは、上部の短絡箇所Ｓ１と下部の短絡箇所Ｓ２との２カ所が存在することになる。

もちろん、図２１に示す等電位パターンも、図３０に示す等電位パターンも、オペレータが入力した初期点Ｑに基づいて得られるパターンであるが、実際には、両パターンは非常に複雑な形状をしているので、オペレータが目視しただけでは、両パターンを相互に識別することは非常に困難である。当然、オペレータが目視により短絡箇所の数まで認識することも非常に困難である。

このように、等電位パターンに複数の短絡箇所Ｓ１，Ｓ２が含まれていた場合、これまで述べてきた論理積演算による絞込処理だけでは、短絡候補領域から一方の短絡箇所が漏れてしまう可能性がある。前述したように、オペレータは、図３０に示す等電位パターンを目視することにより、本来は異なる電位であるべき２つの図形Ｆａ，Ｆｂを認識することができるので、図形Ｆａ上の第１参照点Ａと図形Ｆｂ上の第２参照点Ｂとを入力して経路探索用ペアを指定することができ、当該ペアについて、最短経路を示す経路図形を求めることができる。

たとえば、図３１は、図３０に示す等電位パターン上で、第１参照点Ａ１と第２参照点Ｂ１とを結ぶ最短経路を示す経路図形Ｒ１１（ハッチング部分）を示す平面図である。この経路図形Ｒ１１は、上部の短絡箇所Ｓ１を通る最短経路を示している。一方、図３２は、図３０に示す等電位パターン上で、第１参照点Ａ１と第２参照点Ｂ２とを結ぶ最短経路を示す経路図形Ｒ１２（ハッチング部分）を示す平面図である。この経路図形Ｒ１２も、やはり上部の短絡箇所Ｓ１を通る最短経路を示している。

この２つの経路図形Ｒ１１，Ｒ１２についての論理積図形を短絡候補領域とする絞込処理を実行すれば、得られる短絡候補領域は、短絡箇所Ｓ１を含んだ領域になる。したがって、短絡箇所Ｓ１を見つけるための短絡候補領域としての機能を果たしていることになるが、もう一方の短絡箇所Ｓ２は含まれていないため、複数の短絡箇所についての短絡候補領域としては漏れが生じていることになる。

これに対して、図３３は、図３０に示す等電位パターン上で、第１参照点Ａ３と第２参照点Ｂ３とを結ぶ最短経路を示す経路図形Ｒ３３（ハッチング部分）を示す平面図であるが、この経路図形Ｒ３３は、下部の短絡箇所Ｓ２を通る最短経路を示している。

このため、もし、§３−１で述べた実施形態により、オペレータが、図３１に示す参照点Ａ１，Ｂ１のペア、図３２に示す参照点Ａ１，Ｂ２のペア、図３３に示す参照点Ａ３，Ｂ３のペアという３組の経路探索用ペアを指定すると、図示のとおり、３組の最短経路を示す経路図形Ｒ１１，Ｒ１２，Ｒ３３が求まることになる。ここで、短絡候補領域絞込部６０が、論理積演算による絞り込みを行ったとすると、３つの経路図形Ｒ１１，Ｒ１２，Ｒ３３に共通する領域は存在しないため、短絡候補領域を求める処理に失敗することになる。一方、§３−２で述べた実施形態の場合は、自動的に合計９組の経路探索用ペアが作成され、９組の経路図形Ｒ１１〜Ｒ３３が求まることになるので、これらすべてについて論理積演算を行うと、やはり短絡候補領域を求める処理に失敗することになる。

そこで、ここで述べる実施形態の場合、論理積演算と論理和演算とを組み合わせた論理演算を行うことにより、複数の短絡箇所が存在する場合にも、これらの短絡箇所の位置を漏れなく、失敗なく示すことができるような絞込処理を実施している。具体的な論理演算の内容については後述する。

短絡箇所が複数存在する場合の別な問題は、第１参照点Ａと第２参照点Ｂとを結ぶ最短経路が複数通り存在するケースが現れる点である。たとえば、図３４および図３５は、いずれも図３０に示す等電位パターン（一部短絡）上で、第１参照点Ａ１と第２参照点Ｂ３とを結ぶ最短経路Ｒ１３（ハッチング部分）を示す平面図であるが、図３４に示す第１の最短経路Ｒ１３−１は上部の短絡箇所Ｓ１を通る経路であるのに対して、図３５に示す第２の最短経路Ｒ１３−２は下部の短絡箇所Ｓ２を通る経路になっている。

このように、同一２点間の最短経路が複数通り存在するケースでは、何らかの基準（たとえば、より上方に位置する経路を優先するという基準）に基づいて、いずれか一方のみを採用するような運用を行ってもよいが、ここでは漏れのない絞り込みを行うため、第１参照点Ａと第２の参照点Ｂとを結ぶ最短経路が複数通り存在する場合、個々の最短経路を示す経路図形の論理和図形を、当該第１参照点Ａと第２参照点Ｂとを結ぶ最短経路を示す経路図形とする運用を行っている。このような運用は、特に、複数の経路図形の論理積をとって絞り込みを行う場合に有効である。

したがって、図３４，図３５に示す例のように、第１参照点Ａ１と第２参照点Ｂ３とを結ぶ最短経路が２通り存在する場合は、これら２通りの経路図形Ｒ１３−１，Ｒ１３−２の論理和図形「（Ｒ１３−１）＋（Ｒ１３−２）」を、経路図形Ｒ１３として採用すればよい。

図３６の上段に示す表は、図３０に示す等電位パターン（２カ所の短絡箇所Ｓ１，Ｓ２を含むパターン）について、図２８に示す合計９組の最短経路Ｒ１１〜Ｒ３３を示す経路図形と、これらに基づく所定の論理演算によって得られる短絡候補領域Ｒ（ans）とを示す図である。この表において、太枠で囲った３行３列の配列部分は、図２９に示す例と同様に、合計９組の最短経路Ｒ１１〜Ｒ３３を実際に求めた結果を示す表である。図２９の表と図３６の表は、いずれも第１グループの参照点Ａ１，Ａ２，Ａ３と第２グループの参照点Ｂ１，Ｂ２，Ｂ３とを組み合わせた合計９組の経路探索用ペアについての最短経路を示すものであるが、前者は短絡箇所が１カ所のパターンについてのものであるのに対して、後者は短絡箇所が２カ所のパターンについてのものであるため、得られた最短経路Ｒ１１〜Ｒ３３は両者で若干異なっている。

なお、参照点Ａ１，Ｂ３の組み合わせについての最短経路Ｒ１３としては、図３４，図３５に示すように２通りの経路が存在するため、上述したように、２通りの経路図形Ｒ１３−１，Ｒ１３−２の論理和図形「（Ｒ１３−１）＋（Ｒ１３−２）」を、経路図形Ｒ１３として採用している。同様に、参照点Ａ３，Ｂ１の組み合わせについての最短経路Ｒ３１も２通り存在するため、論理和図形「（Ｒ３１−１）＋（Ｒ３１−２）」を、経路図形Ｒ３１として採用している。

こうして得られた９通りの経路図形Ｒ１１〜Ｒ３３について、論理積演算を行ってしまうと、共通する領域は全くないため、短絡候補領域を求める絞込処理は失敗する。そこで、ここに示す実施形態の場合、短絡候補領域絞込部６０は、この９通りの経路図形Ｒ１１〜Ｒ３３を用いて、次のような図形論理演算を行うことにより、短絡候補領域を求める処理を行っている。

まず、図に太枠で囲って示す３行３列の配列部分に関して、横方向の論理積図形と縦方向の論理積図形とを求める。図示の配列において、太枠領域の右方に位置する第４列目は横方向の論理積図形を示し、太枠領域の下方に位置する第４行目は縦方向の論理積図形を示している。

すなわち、横方向の論理積図形Ｒ（Ａ１）は、Ｒ（Ａ１）＝Ｒ１１・Ｒ１２・Ｒ１３なる演算式で示されるように、太枠内の第１行目の経路図形Ｒ１１，Ｒ１２，Ｒ１３の論理積として得られる図形である。この図形Ｒ（Ａ１）は、第１参照点Ａ１を起点として、３通りの第２参照点Ｂ１，Ｂ２，Ｂ３へ至る最短経路の共通部分としての意味をもつ。同様に、横方向の論理積図形Ｒ（Ａ２）は、Ｒ（Ａ２）＝Ｒ２１・Ｒ２２・Ｒ２３なる演算式で示されるように、太枠内の第２行目の経路図形Ｒ２１，Ｒ２２，Ｒ２３の論理積として得られる図形であり、横方向の論理積図形Ｒ（Ａ３）は、Ｒ（Ａ３）＝Ｒ３１・Ｒ３２・Ｒ３３なる演算式で示されるように、太枠内の第３行目の経路図形Ｒ３１，Ｒ３２，Ｒ３３の論理積として得られる図形である。

一方、縦方向の論理積図形Ｒ（Ｂ１）は、Ｒ（Ｂ１）＝Ｒ１１・Ｒ２１・Ｒ３１なる演算式で示されるように、太枠内の第１列目の経路図形Ｒ１１，Ｒ２１，Ｒ３１の論理積として得られる図形である。この図形Ｒ（Ｂ１）は、第２参照点Ｂ１を起点として、３通りの第１参照点Ａ１，Ａ２，Ａ３へ至る最短経路の共通部分としての意味をもつ。同様に、縦方向の論理積図形Ｒ（Ｂ２）は、Ｒ（Ｂ２）＝Ｒ１２・Ｒ２２・Ｒ３２なる演算式で示されるように、太枠内の第２列目の経路図形Ｒ１２，Ｒ２２，Ｒ３２の論理積として得られる図形であり、縦方向の論理積図形Ｒ（Ｂ３）は、Ｒ（Ｂ３）＝Ｒ１３・Ｒ２３・Ｒ３３なる演算式で示されるように、太枠内の第３列目の経路図形Ｒ１３，Ｒ２３，Ｒ３３の論理積として得られる図形である。

こうして、横方向の論理積図形Ｒ（Ａ１），Ｒ（Ａ２），Ｒ（Ａ３）が求まり、縦方向の論理積図形Ｒ（Ｂ１），Ｒ（Ｂ２），Ｒ（Ｂ３）が求まったら、これら３通りの横方向の論理積図形と３通りの縦方向の論理積図形とのすべての組み合わせ（全９通り）について、それぞれ論理積図形を求め、更に、得られた９組の論理積図形についての論理和図形を求める。そして最終的に得られた論理和図形Ｒ（ans）を短絡候補領域とすればよい。

図３６の下段の式(a) は、このような図形論理演算によって、論理和図形Ｒ（ans）を求める論理式を示している。すなわち、論理和図形Ｒ（ans）は、「Ｒ（ans）＝Ｒ（Ａ１）・Ｒ（Ｂ１）＋Ｒ（Ａ１）・Ｒ（Ｂ２）＋Ｒ（Ａ１）・Ｒ（Ｂ３）＋Ｒ（Ａ２）・Ｒ（Ｂ１）＋Ｒ（Ａ２）・Ｒ（Ｂ２）＋Ｒ（Ａ２）・Ｒ（Ｂ３）＋Ｒ（Ａ３）・Ｒ（Ｂ１）＋Ｒ（Ａ３）・Ｒ（Ｂ２）＋Ｒ（Ａ３）・Ｒ（Ｂ３）」なる図形論理演算によって与えられる。

図３６の上段の表の第４行第４列目に、こうして得られた論理和図形Ｒ（ans）を示す。図に黒塗りされた部分が当該論理和図形Ｒ（ans）を構成する領域である。結局、短絡候補領域絞込部６０は、上述した論理演算を行うことにより図示のような論理和図形Ｒ（ans）を短絡候補領域として求め、短絡候補領域表示部７０が、当該短絡候補領域をディスプレイ装置８０の画面上に表示することになる。このような短絡候補領域（黒塗り部分）は、図３０に示す２つの短絡箇所Ｓ１，Ｓ２が存在する可能性を示す領域として適格な領域になっており、オペレータは、このような表示に基づいて、２つの短絡箇所Ｓ１，Ｓ２を容易に特定することができる。

結局、ここで述べた図形論理演算は、一般式で書けば、図３６の下段の式(b) に示すとおり、第１グループに所属する複数α個の参照点をＡｉ（１≦ｉ≦α）、第２グループに所属する複数β個の参照点をＢｊ（１≦ｊ≦β）とし、参照点Ａｉと参照点Ｂｊとを結ぶ最短経路を示す経路図形をＲｉｊとし、
Ｒ（Ａｉ）＝Π _j=1〜β Ｒｉｊ （上述した横方向の論理積演算）
Ｒ（Ｂｊ）＝Π _i=1〜α Ｒｉｊ （上述した縦方向の論理積演算）
としたときに、
Ｒ（ans）＝Σ _i=1〜α （Σ _j=1〜β Ｒ（Ａｉ）・Ｒ（Ｂｊ））
（但し、記号”Π”は図形の論理積演算の総積を示し、
記号”Σ”は図形の論理和演算の総和を示す）
なる式で示される図形Ｒ（ans）を求める論理演算ということになる。したがって、短絡候補領域絞込部６０は、上記論理演算式に基づいて得られる図形Ｒ（ans）を、短絡候補領域表示部７０に短絡候補領域として与えればよい。

＜＜＜ §４． 最短経路探索処理の具体例 ＞＞＞
ここでは、図７に示す検証支援装置における最短経路探索部５０が行う最短経路探索処理の具体例を述べておく。この最短経路探索処理は、等電位パターン抽出部３０が抽出した等電位パターン上で、経路探索用ペア指定部４０によって指定された各経路探索用ペアについて、第１参照点と第２参照点とを結ぶ最短経路を探索する処理である。

一般に、複雑に入り組んだ経路上の２地点を結ぶ最短経路を探索する処理は、カーナビゲーションの分野で、地図上の出発点から到着点までの最短経路を見つける処理として広く知られており、様々なアルゴリズムに基づく手法が提案されている。したがって、最短経路探索部５０によって行われる最短経路探索処理としては、これら公知のアルゴリズムに基づく任意の手法を採用することが可能であるが、ここでは、特に、矩形からなる基本図形の集合体によって等電位パターンが形成されていた場合に適した最短経路探索の一手法を簡単に紹介しておく。

図３７は、この最短経路探索の処理手順の一例を示す流れ図である。まず、ステップＳ１において、輪郭線決定処理が行われる。この処理は、等電位パターン抽出部３０が抽出した等電位パターンの輪郭線を決定する処理であり、いわば一筆書きによる多角形によって等電位パターンの輪郭を表現する処理ということになる。既に述べたとおり、ＬＳＩレイアウトパターンは、多数の基本図形の集合体として表現される。たとえば、図４に示す図形Ｆは、それぞれ矩形からなる基本図形Ｆ１０〜Ｆ５０の集合体として表現される。ステップＳ１の輪郭線決定処理では、このような基本図形の集合体として表現された等電位パターンについて、その輪郭線を求める処理が行われる。

なお、ここでは、個々の基本図形は、いずれも、図において水平方向を向いた一対の対辺と、垂直方向を向いた一対の対辺とを有する矩形であるものとする。このような矩形の集合体からなる等電位パターンの輪郭線決定の具体的な処理手順は公知の技術であるため、詳細な説明は省略するが、ここでは、図２１に示す「王」の字状の等電位パターンについて、図３８に示すような輪郭線が決定されたものとしよう。

図示の輪郭線は、頂点Ｐ０〜Ｐ２７の各位置座標と、これら頂点の連結順を示す情報とによって定義することができる。すなわち、図示の例の場合、各頂点を、Ｐ０，Ｐ１，Ｐ２，... ，Ｐ２６，Ｐ２７と番号順に連結してゆき、最後に頂点Ｐ２７とＰ０とを結ぶことにより、閉領域からなる等電位パターンの輪郭線が定義される。輪郭線を構成する各線分は、水平方向もしくは垂直方向のいずれかを向いた線分になる。

続くステップＳ２の着目頂点抽出処理では、この輪郭線に沿って所定方向（たとえば、時計まわり方向）に移動しながら左折が行われた左折点（もしくは反時計まわりに移動しながら右折が行われた右折点でもよい）を着目頂点として順次抽出する作業が行われる。図３９は、図３８に示す輪郭線について、図３７のステップＳ２による着目頂点抽出処理を行った状態を示す平面図である。この例の場合、頂点Ｐ０を起点として、輪郭線上を時計まわりの方向に移動しながら、左折点を着目頂点として抽出している。その結果、頂点Ｐ２，Ｐ３，Ｐ６，Ｐ７，Ｐ１１，Ｐ１２，Ｐ１６，Ｐ１７，Ｐ２０，Ｐ２１，Ｐ２５，Ｐ２６（図では白丸で示す）がそれぞれ着目頂点として抽出される。

続いて、ステップＳ３において、ある１つの着目頂点について、輪郭線を構成する他辺への最短垂線を求める処理が行われる。たとえば、図４０には、着目頂点Ｐ２について、輪郭線を構成する他辺への最短垂線Ａ，Ｂ（破線で示す）を求めた例が示されている。ここで求める最短垂線は、図における水平方向もしくは垂直方向を向いた線であることを前提とし、ある辺を乗り越えて他辺へ至る垂線であってはならず、当該着目頂点を通る輪郭線に沿った垂線であってはならないものとする。また、「最短垂線」であるので、１つの着目頂点について、前記条件を満たす垂線が複数本引けた場合でも、そのうちの最短のもののみが最短垂線として定義される。

図４０に示す例の場合、着目頂点Ｐ２については、他辺ａに下ろした垂線Ａと、他辺ｂに下ろした垂線Ｂとが求められることになる。ここで、垂線Ａと垂線Ｂは同じ長さを有しており、いずれも最短垂線となるので、着目頂点Ｐ２については、２本の垂線Ａ，Ｂが定義されることになる。なお、このような垂線（破線で示す）による分割によって形成された分割矩形を、ここではξ１，ξ２，... のような符号で示すことにする。図４０に示す例の場合、垂線Ａ，Ｂを下ろすことにより、分割矩形ξ１，ξ２が形成されることになる。

このように、ある１つの着目頂点について他辺への最短垂線を求める処理が、ステップＳ４を経て、全着目頂点について完了するまで繰り返し実行される。たとえば、図４１は、次の着目頂点Ｐ３について、他辺へ最短垂線を下ろした状態を示している。この例の場合、着目頂点Ｐ３から辺ｂに下ろした垂線Ｃと、辺ｄ（頂点Ｐ６の位置）に下ろした垂線Ｄとは、いずれも最短垂線となるので、着目頂点Ｐ３についても２本の最短垂線Ｃ，Ｄが定義され、分割矩形ξ３，ξ４が定義される。なお、次の着目頂点Ｐ６についての最短垂線は、頂点Ｐ３へ向かう最短垂線Ｄ（既に定義済み）になる。着目頂点Ｐ６からは、たとえば右水平方向に伸ばす垂線も引くことが可能であるが、最短ではないため、着目頂点Ｐ６についての最短垂線はＤのみになる。

図４２は、次の着目頂点Ｐ７について、他辺へ最短垂線を下ろした状態を示している。この例の場合、着目頂点Ｐ７から辺ｅに下ろした垂線Ｅと、辺ｆに下ろした垂線Ｆとは、いずれも最短垂線となるので、着目頂点Ｐ７についても２本の最短垂線Ｅ，Ｆが定義され、分割矩形ξ５，ξ６が定義される。更に、図４３は、次の着目頂点Ｐ１１について、他辺へ最短垂線を下ろした状態を示している。この例の場合、着目頂点Ｐ１１から辺ｇに下ろした垂線Ｇと、辺ｈ（頂点Ｐ２６の位置）に下ろした垂線Ｈとは、いずれも最短垂線となるので、着目頂点Ｐ１１についても２本の最短垂線Ｇ，Ｈが定義され、分割矩形ξ７，ξ８が定義される。

このように、各着目頂点について最短垂線を定義してゆくと、結局、図４４に破線で示すような最短垂線が定義され、これら最短垂線（破線）によって、「王」の字状の等電位パターンは、複数の分割矩形ξ１〜ξ１７に分割されることになる。そこで、ステップＳ５では、各最短垂線の中点から対辺へ経路線分が定義される。図４４に×印を示した点が、各最短垂線の中点である。そこで、個々の分割矩形ξ１〜ξ１７のそれぞれについて、各最短垂線の中点から対辺へ経路線分を引く。この場合、対辺が最短垂線（破線）である場合には、当該最短垂線の中点へ経路線分を引き、対辺が輪郭線（実線）である場合には、当該輪郭線の中点へ経路線分を引くようにする。

たとえば、図４５に示す例の場合、分割矩形ξ１の右辺は最短垂線Ａ（破線）であり、左辺は輪郭線（実線）であるので、最短垂線Ａの中点Ｍ１から左側に対しては、分割矩形ξ１の対辺の中点Ｍ２に対して経路線分（太線）が引かれる。一方、分割矩形ξ２の左辺は最短垂線Ａ（破線）であり、右辺は輪郭線（実線）であるので、最短垂線Ａの中点Ｍ１から右側に対しては、分割矩形ξ２の対辺の中点Ｍ３に対して経路線分（太線）が引かれる。図４５は、このようにして、最短垂線Ａの中点Ｍ１から左右に経路線分（太線）を引いた状態を示している。

ステップＳ５では、このように、各最短垂線の中点から対辺へ経路線分を定義する処理が行われるので、結局、図４６に太線で示すような経路線分の定義が行われることになる。各経路線分の両端点（×印を示した点）は分割矩形上の辺の上に位置し、各経路線分の交点は分割矩形の内部に位置することになる。そこで、続くステップＳ６では、各経路線分の両端点および交点をノードとする経路マップの作成を行う。図４７は、このようにして作成された経路マップを示す。この経路マップは、黒丸で示すノードｎと、２つのノード間を連結する枝ｒとによって構成されている。ノードｎは、各経路線分の両端点（図４６に×印を示した点）もしくは各経路線分の交点である。

最後に、ステップＳ７において、この経路マップ上での最短経路探索が行われる。図４７に示すノードｎと枝ｒとによって構成される経路マップにおいて、各ノードｎは位置座標で特定されるため、各枝ｒの長さは計算によって求めることができる。したがって、この経路マップ上での任意のノードと別な任意のノードとの間を結ぶ最短経路は、各枝ｒの長さとトポロジカルな相互連結情報に基づく所定の探索アルゴリズムに基づいて求めることができる。このような最短経路の探索アルゴリズムは、カーナビゲーションの分野で様々なものが公知であるため、ここでは説明を省略する。

オペレータが入力した第１参照点および第２参照点の間の最短経路を求めるには、第１参照点に最も近い第１近接ノードと、第２参照点に最も近い第２近接ノードとを特定し、この一対の近接ノードを結ぶ最短経路を所定の探索アルゴリズムに基づいて求めればよい。

以上、図３７の流れ図に基づいて、最短経路探索部５０が行う最短経路探索処理の手順の一例を示したが、要するに当該手順は、等電位パターンを複数の区画に分割して個々の区画に経路線分を定義し、各経路線分の両端点および交点をノードとする経路マップを作成し、この経路マップ上で最短経路の探索を行う処理ということになる。もちろん、上述の処理手順はほんの一例を示すものであり、最短経路探索部５０が行う最短経路探索処理の手順は、上記手順に限定されるものではない。

１０：レイアウトデータ格納部
２０：レイアウトパターン表示部
３０：等電位パターン抽出部
３１：初期点入力部
３２：等電位追跡部
３３：等電位パターン表示部
４０：経路探索用ペア指定部
４１：参照点入力部
４２：ペア決定部
５０：最短経路探索部
６０：短絡候補領域絞込部
７０：短絡候補領域表示部
８０：ディスプレイ装置
１００：ディスプレイ画面
１１０：タイトルバー
１２０：コマンドメニュー
１３０：レイアウト画像
１４０：補助情報
１４１：倍率指定子
１５０：データファイルリスト
Ａ，Ａ１〜Ａ３：第１参照点
Ｂ，Ｂ１〜Ｂ３：第２参照点
Ｆ，Ｆａ〜Ｆｅ：レイアウトパターンの構成図形
Ｆ１０〜Ｆ５０：基本図形
ｎ：ノード
Ｐ：指定点
Ｐ０〜Ｐ５２：レイアウトパターン上の各頂点
Ｑ：初期点
ｒ：枝
Ｒ１〜Ｒ３３：最短経路／最短経路を示す経路図形
Ｒ（１＆２），Ｒ（１＆２＆３），Ｒ（ans）：短絡候補領域
Ｓ，Ｓ１，Ｓ２：短絡箇所
ξ１〜ξ１７：分割矩形

Claims (17)

1. 検証対象となるＬＳＩレイアウトパターンのデータを格納するレイアウトデータ格納部と、
   ＬＳＩレイアウトパターンを表示するディスプレイ装置と、
   オペレータの表示指示に基づいて、前記レイアウトデータ格納部から所定のデータを読み出し、ＬＳＩレイアウトパターンの所定部分を前記ディスプレイ装置の画面に表示するレイアウトパターン表示部と、
   ＬＳＩレイアウトパターン上で等電位追跡を行い、等電位となる領域を示す等電位パターンを抽出し、これを前記ディスプレイ装置の画面に表示する等電位パターン抽出部と、
   前記等電位パターン上で、第１参照点と第２の参照点との組み合わせからなる経路探索用ペアを複数組指定する経路探索用ペア指定部と、
   前記等電位パターン上で、前記各経路探索用ペアについて、第１参照点と第２の参照点とを結ぶ最短経路を探索する最短経路探索部と、
   前記各経路探索用ペアについての最短経路に基づいて、ＬＳＩレイアウトパターン上で短絡している可能性のある箇所を絞り込む処理を行って短絡候補領域を求める短絡候補領域絞込部と、
   前記短絡候補領域を、前記ディスプレイ装置の画面に表示する短絡候補領域表示部と、
   を備えることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
2. 請求項１に記載の検証支援装置において、
   等電位パターン抽出部が、
   オペレータの入力操作に基づいて、ディスプレイ装置の画面に表示されているＬＳＩレイアウトパターン上の１点として初期点の位置入力を行う初期点入力部と、
   レイアウトデータ格納部に格納されているデータに基づいて、前記初期点に対して等電位追跡を行い、当該初期点と等電位となる領域を示す等電位パターンを抽出する等電位追跡部と、
   抽出した等電位パターンをディスプレイ装置の画面に表示する等電位パターン表示部と、
   を有することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
3. 請求項１または２に記載の検証支援装置において、
   経路探索用ペア指定部が、
   オペレータの入力操作に基づいて、ディスプレイ装置の画面に表示されている等電位パターン上の点として複数の参照点の位置入力を行う参照点入力部と、
   前記参照点入力部によって入力された複数の参照点のうち、所定の２点の組み合わせにより経路探索用ペアを決定するペア決定部と、
   を有することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
4. 請求項３に記載の検証支援装置において、
   参照点入力部が、第１参照点と第２の参照点とのペアを入力する参照点ペア入力処理を複数ｎ回実行し、
   ペア決定部が、前記参照点ペア入力処理で入力した第１参照点と第２の参照点との組み合わせにより１組の経路探索用ペアを決定する処理をｎ回実行することにより、合計ｎ組の経路探索用ペアを決定することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
5. 請求項４に記載の検証支援装置において、
   短絡候補領域絞込部が、等電位パターン上での最短経路を示す経路図形を、ｎ組の経路探索用ペアについてそれぞれ求め、求められたｎ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求めることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
6. 請求項５に記載の検証支援装置において、
   短絡候補領域絞込部が、ｎ組の経路図形について論理積演算を実行することにより短絡候補領域を求めることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
7. 請求項６に記載の検証支援装置において、
   参照点入力部が、第ｋ回目（１≦ｋ≦ｎ）の参照点ペア入力処理を実行したときに、短絡候補領域絞込部が、これまでに得られた全ｋ組の経路図形についての論理積演算により第ｋ次短絡候補領域を求め、短絡候補領域表示部が、前記第ｋ次短絡候補領域をディスプレイ装置の画面に表示することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
8. 請求項３に記載の検証支援装置において、
   参照点入力部が、第１グループに所属する複数α個の参照点を入力する処理と、第２グループに所属する複数β個の参照点を入力する処理と、を実行し、
   ペア決定部が、前記第１グループから選択された第１参照点と前記第２グループから選択された第２参照点との組み合わせにより１組の経路探索用ペアを決定する処理を、組み合わせを変えて複数ｍ回実行することにより、合計ｍ組の経路探索用ペアを決定することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
9. 請求項８に記載の検証支援装置において、
   ペア決定部が、第１グループに所属する複数α個の参照点のそれぞれに対して、第２グループに所属する複数β個の参照点のそれぞれを組み合わせることにより、合計ｍ組（但し、ｍ＝α×β）の経路探索用ペアを決定することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
10. 請求項８または９に記載の検証支援装置において、
    短絡候補領域絞込部が、等電位パターン上での最短経路を示す経路図形を、ｍ組の経路探索用ペアについてそれぞれ求め、求められたｍ組の経路図形について所定の図形論理演算を実行することにより短絡候補領域を求めることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
11. 請求項１０に記載の検証支援装置において、
    短絡候補領域絞込部が、ｍ組の経路図形について論理積演算を実行することにより短絡候補領域を求めることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
12. 請求項１０に記載の検証支援装置において、
    短絡候補領域絞込部が、第１グループに所属する複数α個の参照点をＡｉ（１≦ｉ≦α）、第２グループに所属する複数β個の参照点をＢｊ（１≦ｊ≦β）とし、参照点Ａｉと参照点Ｂｊとを結ぶ最短経路を示す経路図形をＲｉｊとし、
    Ｒ（Ａｉ）＝Π _j=1〜β Ｒｉｊ
    Ｒ（Ｂｊ）＝Π _i=1〜α Ｒｉｊ
    としたときに、
    Ｒ（ans）＝Σ _i=1〜α （Σ _j=1〜β Ｒ（Ａｉ）・Ｒ（Ｂｊ））
    （但し、記号”Π”は図形の論理積演算の総積を示し、
    記号”Σ”は図形の論理和演算の総和を示す）
    なる図形の論理演算式で定義される図形を短絡候補領域とすることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
13. 請求項６、７、１１または１２に記載の検証支援装置において、
    第１参照点と第２の参照点とを結ぶ最短経路が複数通り存在する場合に、個々の最短経路を示す経路図形の論理和図形を、当該第１参照点と第２の参照点とを結ぶ最短経路を示す経路図形とすることを特徴とするＬＳＩレイアウトパターンの検証支援装置。
14. 請求項１〜１３のいずれかに記載の検証支援装置において、
    短絡候補領域表示部が、短絡候補領域を等電位パターンに重ねて、かつ、等電位パターンとは区別可能な態様でディスプレイ装置の画面に表示することを特徴とするＬＳＩレイアウトパターンの検証支援装置。
15. 請求項１〜１４のいずれかに記載の検証支援装置において、
    最短経路探索部が、等電位パターンを複数の区画に分割して個々の区画に経路線分を定義し、各経路線分の両端点および交点をノードとする経路マップを作成し、この経路マップ上で最短経路の探索を行うことを特徴とするＬＳＩレイアウトパターンの検証支援装置。
16. 請求項１〜１５のいずれかに記載の検証支援装置としてコンピュータを機能させるプログラム。
17. 請求項１〜１５のいずれかに記載の検証支援装置が組み込まれたＬＳＩレイアウトパターンの設計装置。

Images