JP2795248B2 - 自動製図装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動製図装置に関
し、特に印刷配線基板の設計に用いて好適な自動製図装
置に関する。

【０００２】

【従来の技術】この種の従来の自動製図装置としては、
設計パターン図から回路構成部品及びこれらのレイアウ
ト位置を例えばデジタイザ等によって読み取り、この設
計パターン図をグラフィック端末上に表示し、評価用の
テストパターン（不良検出等のチェック回路用パター
ン）の追加を人手で行い、テストパターン情報が付加さ
れた製造データを後の製造工程に出力するようにしたも
のがある。

【０００３】図１０は、このような従来の自動製図装置
の概略構成を説明するためのブロック図である。

【０００４】図１０を参照して、従来の自動製図装置
は、印刷配線基板に実装される回路構成部品及びこれら
の接続情報についての製造データ１ａを読み込むための
データ入力部１と、製造データ１ａを記憶するデータ記
憶部２と、製造ブランクファイル３ａから製造ブランク
データ（すなわち、種々の大きさの印刷配線基板の原板
についてのデータ）を読み込み、製造ブランクデータ上
に製造データを複数配置する等の編集を行うデータ編集
部３と、編集処理の後のデータを表示し、人手によりテ
ストパターンデータを追加するグラフィック端末６と、
製造データを出力するデータ出力部５（製造ブランクデ
ータ及びテストパターンデータの出力も行う）を有して
いる。

【０００５】なお、製造ブランクは、定尺で購入した原
板を予め一定の大きさに切断したものであって、種々の
大きさ（寸法）があり、実際に印刷配線基板を制作する
際に、最も効率良く回路構成部品を配置できるように
（切断ロス及び捨て代が少なくされるように）選択され
る。また、製造ブランクデータは、この製造ブランクを
データ化したものであり、生産設備に製造ブランクを固
定するための穴や画像認識のためのマーク等についての
情報データである。そして、製造ブランクファイルは、
種々の製造ブランク（原板）についてのデータの集合か
らなる。

【０００６】次に、図１０に示した上記従来の自動製図
装置の動作を説明する。

【０００７】印刷配線基板の製品１個分の製造データ１
ａがデータ入力部１を介して、データ記憶部２に読み込
まれる。

【０００８】次に、データ記憶部２に読み込まれた製造
データは、データ編集部３に引き渡される。

【０００９】このデータ編集部３は、製造ブランクのデ
ータが蓄積されている製造ブランクファイル３ａから、
適当な大きさの製造ブランクデータを読み出し、製造ブ
ランクデータ上にデータ記憶部２より引き渡された製造
データ１ａを複数個配置し、データ記憶部２に戻す。

【００１０】次に、グラフィック端末６を用いて、編集
処理が施された製造データ１ａ上の製品外の捨て代部分
に、製品毎に手設計を行ったテストパターンのデータを
追加する（なお、手設計によって追加されたテストパタ
ーンデータはデータ記憶部２に格納される）。

【００１１】以上の処理がされた製造データは、データ
出力部５を介して出力され、後工程に引き渡される。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の自動製図装置は、下記記載の問題点を有している。

【００１３】その第１の問題点は、印刷配線基板の層
数、層構成、最小回路幅などの製品パラメータが異なる
毎に、印刷配線基板評価用のテストパターンの再設計が
必要とされることである。

【００１４】これは、設計者のノウハウに頼ったマニュ
アル（人手）によるテストパターン設計を行っているこ
とによる。

【００１５】第２の問題点は、テストパターンのデータ
作成に工数がかかり、誤りも避けられないことである。

【００１６】これは、編集処理が行われた製造データに
対して、グラフィック端末を用いて作業者が対話形式で
人手でデータを追加することによる。

【００１７】従って、本発明は、上記問題点に鑑みて為
されたものであって、その目的は、印刷配線基板の信頼
性評価に用いるテストパターンの標準化を行うと共に、
製品の層構成、最小回路幅、最小ランド径などの情報を
持つ製品パラメータファイルを構築することにより、個
別に設計するテストパターンに劣らない機能を具備した
テストパターンを自動発生し、設計及びデータ作成の工
数の削減と信頼性の向上を図る自動製図装置を提供する
ことにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、印刷配線基板の製造データを読み込むデ
ータ入力手段と、前記製造データを記憶するデータ記憶
手段と、製造ブランクファイルより製造ブランクデータ
を読み取り、前記製造ブランクデータ上に、前記製造デ
ータを所定個数配置するデータ編集手段と、前記データ
編集手段により編集処理をされた、前記製造ブランクデ
ータ上の製造データに対して、パターン発生位置情報、
及び、ランド径、回路幅、層構成等の回路構成部品のパ
ラメータ情報より、前記印刷配線基板評価用のテストパ
ターンデータを発生するテストパターン発生手段と、前
記製造ブランクデータ、前記製造データ、及び前記テス
トパターンデータを合成してなるデータを新たに製造デ
ータとして出力するデータ出力手段と、を備えたことを
特徴とする自動製図装置を提供する。

【００１９】

【作用】本発明の原理・作用を以下に説明する。本発明
は、予め設計されている標準パターンに従って、各製品
のパラメータを反映した評価用のテストパターン（「チ
ェックパターン」ともいう）を自動発生することを特徴
とする。

【００２０】より具体的には、本発明は、各テストパタ
ーンを製造ブランク上のどの位置に発生させるかを示す
発生位置データファイル（図１の４ａ参照）と、製品の
層構成、最小回路幅、最小ランド径の情報を持つ製品パ
ラメータファイル（図１の４ｂ参照）と、テストパター
ンの標準形状パターンファイル（図１の４ｃ参照）と、
テストパターンのデータを自動的に発生するテストパタ
ーン発生部（図１の４参照）と、を備える。

【００２１】このような構成により、本発明によれば、
印刷配線基板の信頼性評価用テストパターンを、各製品
のパラメータファイルのデータを反映して、標準パター
ンファイルのパターンにあてはめ、製品独自のテストパ
ターンを発生するため、製品ごとに個別にテストパター
ンの設計を行うことを不要とする。

【００２２】また、本発明によれば、印刷配線基板の信
頼性評価用テストパターンを、発生位置データファイル
のデータが示す、製造ブランク上の位置に自動発生する
ことにより、作業者がグラフィック端末を用いて対話形
式でデータを作成することを不要としている。

【００２３】

【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。

【００２４】

【実施形態１】図１は、本発明の一実施形態に係る自動
製図装置の概略構成を説明するためのブロック図であ
る。

【００２５】図１を参照して、本発明の一実施形態に係
る自動製図装置は、印刷配線基板の製造データ１ａを読
み込むデータ入力部１と、製造データを記憶するデータ
記憶部２と、複数の製造ブランクデータ（すなわち、種
々の大きさの印刷配線基板の原板についてのデータ）が
マスターデータとして登録されている製造ブランクファ
イル３ａより製品を多面取りする最適な大きさの製造ブ
ランクデータを読み取り、前記ブランクデータ上に製造
データを複数個配置するデータ編集部３と、標準化され
た形状のテストパターンのデータを標準パターンファイ
ル４ｃより読み取り、各製品毎に異なる最小ランド径や
最小回路幅、層構成などのパラメータを製品パラメータ
ファイル４ｂより読み取り、前記標準パターンにあては
めて、製品独自のテストパターンを発生し、製造ブラン
クデータ毎に対応するテストパターンの発生位置の座標
を発生位置データファイル４ａより読み取り、製造デー
タにテストパターンを配置するテストパターン発生部４
と、前記各処理後の製造データ（ブランクデータ、製造
データ、生成されたテストパターンを合成してなる新た
な製造データ）を出力するデータ出力部５と、を備えて
いる。

【００２６】より詳細には、上記したデータ入力部１
は、印刷配線基板に実装される回路構成部品（回路パタ
ーンを含む）及び回路構成部品の接続情報についての製
造データ１ａを読み込む。データ記憶部２は、入力され
る製造データ１ａ、製造ブランクデータ及びテストパタ
ーンデータを記憶する。データ編集部３は、製造データ
１ａに応じて、複数の製造ブランクファイルが登録され
ている製造ブランクファイル３ａから、回路構成部品が
適正に配置される大きさを確保すると共に、一枚の原料
板から可能な限りロスが少なくかつ多くの基板を切り出
す（多面取り）ことが可能とされるように製造ブランク
ファイルを読み取り、この製造ブランクファイルに格納
されている製造ブランクデータに製造データ１ａを付加
する。

【００２７】テストパターン発生部４は、上記の如く、
製造データ１ａ及び製造ブランクデータに応じて発生位
置データファイル４ａ、製品パラメータファイル４ｂ及
び標準パターンファイル４ｃを参照し、印刷配線基板上
に配置されるテストパターンのデータを発生し、これら
のテストパターンデータ及び製造データ１ａが付加され
た製造ブランクデータを出力する。

【００２８】発生位置データファイル４ａは、製造ブラ
ンクデータに対応する、印刷配線基板上におけるテスト
パターンの発生位置（座標）についてのデータを格納す
るファイルである。

【００２９】製品パラメータファイル４ｂは、回路構成
部品についてのパラメータ、例えば、ランド径、回路幅
及び層構成についてのパラメータを格納するファイルで
ある（なお、製造データ１ａ中にも、この種のパラメー
タ情報が含まれているが、製造データ１ａのデータ量は
膨大であるため、好ましくは、テストパターンデータ発
生に必要なパラメータデータを、製造データ１ａから予
め抽出し、製品パラメータファイル４ｂに格納する）。

【００３０】標準パターンファイル４ｃは、テストパタ
ーンを発生するための起点（シンボル）の集合からなる
標準パターンデータと、製造ブランクの捨て代部分にテ
スト用の貫通スルーホールを形成するためのデータを格
納するファイルである。

【００３１】データ出力部５は、データ記憶部２に格納
されているテストパターンデータ及び製造データ１ａが
付加された製造ブランクデータを出力データ５ａとして
出力する。

【００３２】次に、本発明の一実施形態に係る自動製図
装置の動作を説明する。

【００３３】以下では、多層印刷配線基板における内層
位置ずれチェック用のテストパターンデータの発生の例
を説明する。この内層位置ずれチェック用のテストは、
製造ブランク（印刷配線基板）上の捨て代（パターン及
び部品が配置されない領域）に所定のテストパターンを
配置し、このテストパターン間の電気的導通状態を検査
するものである。

【００３４】内層位置ずれチェック用のテストパターン
とは、複数個の貫通スルーホール３５を設け（図４参
照）、内層には各層面ごとの最小クリアランス径３４ａ
から始まり、任意のピッチαでクリアランス径を小さく
したクリアランス３４ｂ，３４ｃ，…，と導通のための
ベタを設ける。

【００３５】検査時に、不図示のテスタでランド３３ａ
から順に３３ｂ，３３ｃ，…とプローブし、電流が流れ
たランドの内層の最小クリアランス径に対する減分を知
ることにより、内層のずれ量を知ることができる。

【００３６】なお、図４は、内層位置ずれチェック用テ
ストパターンを説明するための図であり、図４（Ａ）
は、内層位置ずれチェック用テストパターンの立体的な
概略構成を説明するための図、図４（Ｂ）は、内層位置
ずれチェック用テストパターンの平面的な概略構成を説
明するための図である。なお、図４（Ａ）及び図４
（Ｂ）中の斜線部は各層（内層）の導電部材を示す。

【００３７】図２は、本発明の一実施形態に係る自動製
図装置の動作を説明するためのフローチャートである。

【００３８】図３は、本発明の一実施形態に係る内層位
置ずれチェック用の標準パターンを説明するための図で
あり、図３（Ａ）は、多層印刷配線基板の外層に設けら
れる内層位置ずれチェック用の標準パターンを説明する
ための図、図３（Ｂ）は、内層に設けられる内層位置ず
れチェック用の標準パターンを説明するための図であ
り、斜線部は導電部材からなることを示す。

【００３９】本実施形態においては、図２に示すよう
に、ステップ２０で製品１個分のデータを入力し、ステ
ップ２１で製造ブランクデータ上に多面取り編集する。
すなわち、入力された製造データ１ａに応じて、一枚の
原料板からロスが可能な限り少なくかつ多くの基板を切
り出す（多面取りする）ことが可能とされるように製造
ブランクデータを格納する製造ブランクファイルを読み
出す。

【００４０】次に、ステップ２２にて、標準パターンフ
ァイル４ｃより、処理面が外層ならば、外層標準パター
ン（図３（Ａ）参照）を、内層ならば内層標準パターン
（図３（Ｂ）参照）を読み取る。

【００４１】次に、ステップ２３にて、製品パラメータ
ファイルより処理中の層面が外層ならば最小ランド径
を、内層ならば最小クリアランス径データを読み取る。

【００４２】次に、ステップ２４にて、外層ならば、標
準パターンデータのランド発生位置３７ａ，３７ｂ，…
（図３（Ａ）参照）に、上記ステップ２３にて得た最小
ランド径のランドデータを発生し（ステップ２３で得た
最小ランド径のランドが発生されるように製品パラメー
タデータを標準パターンデータにあてはめる）、また内
層ならば標準パターンデータのクリアランス発生位置３
８ａ，３８ｂ，…（図３（Ｂ）参照）にステップ２３に
て得た最小クリアランス径のクリアランスデータを発生
する（ステップ２３にて得た最小クリアランス径のクリ
アランス孔が発生されるように製品パラメータデータを
標準パターンデータにあてはめる）ことにより、各製品
に固有のパターンを生成する。

【００４３】次に、ステップ２５にて、発生位置データ
ファイル４ａより、ブランクデータの原点を、原点とす
る内層位置ずれチェックパターンを発生する任意の個数
の基準点座標（ｘ₁，ｙ₁），（ｘ₂，ｙ₂），（ｘ₃，
ｙ₃），…，（ｘ_n，ｙ_n）を読み取る。

【００４４】すなわち、ステップ２５にて、テストパタ
ーン発生部４は、製造ブランクデータが示す印刷配線基
板の原点と、テストパターン原点３６と製造ブランクデ
ータの示す原点（印刷配線基板上の原点）と、を位置合
わせして、ステップ２２にて処理された貫通スルーホー
ルのデータを含み、ステップ２３及びステップ２４にて
処理されたテストパターンを印刷配線基板上に発生させ
るための、任意の個数の基準点座標（ｘ₁，ｙ₁），（ｘ
₂，ｙ₂），（ｘ₃，ｙ₃），…，（ｘ_n，ｙ_n）を読み出
す。

【００４５】次に、ステップ２６にて、ステップ２５で
読み取った位置全てにステップ２４で発生したテストパ
ターンデータを配置する。すなわち、ステップ２６に
て、テストパターン発生部４は、上記ステップ２４にて
発生した基準点座標上に、前記ステップ２４にて得られ
たテストパターンが配置されるようにデータを発生す
る。処理中の層において、全てのテストパターン発生位
置に所定のテストパターンを配置するためのデータ処理
が完了するまで、ステップ２６の処理を繰り返す。

【００４６】以上のようにして作成されたテストパター
ンを含め、製造データ１ａ及び製造ブランクデータをス
テップ２８にて出力する。

【００４７】次に、以上説明したような処理によって作
成された内層位置ずれチェック用テテストパターンを図
４を参照して説明する。

【００４８】図４（Ａ）に示すように、層位置ずれチェ
ック用テストパターンは、外層である第１層面３０と最
終層面３２とに設けられた最小ランド径（製品部分の最
小ランド径と同一径）を有する複数のランドと、複数の
内層３１に設けられた最小クリアランス孔径（製品部分
の最小クリアランス孔径と同一径）と同一径またはこの
径よりも小さい孔径を有する複数のクリアランス孔３４
ａ，…，３４ｚと、第１層面３０のランド３３ａ，…，
３３ｚと最終層面３２のランドとに電気的に接続しかつ
クリアランス孔３４を貫通する複数の貫通スルーホール
３５と、から構成される。

【００４９】ところで、内層の位置ずれが発生しない場
合には、クリアランス孔３４ａ，…，３４ｚと貫通スル
ーホール３５とは同心状に配置され、第１層面３０に設
けられたランド３３ｚに電気的に接続される貫通スルー
ホール３５のみが複数の内層３１に設けられたクリアラ
ンス孔に接触しており、これらのクリアランス孔を介し
て、複数の内層３１がそれぞれ電気的に接続されてい
る。

【００５０】また、図４（Ｂ）に示すように、内層３１
に設けられた複数のクリアランス孔３４ａ，…，３４ｚ
において、クリアランス孔３４ａの孔径のみが最小クリ
アランス孔径と同一であり、クリアランス孔３４ｂ以降
は所定のピッチでその孔径が徐々に小さくされ、貫通ス
ルーホール３５とのクリアランスが次第に減少されてい
る。

【００５１】一方、内層３１の位置ずれが発生し、クリ
アランス孔３４ａ，…，３４ｚと貫通スルーホール３５
とが、互いに“（クリアランス孔径−貫通スルーホール
径）／２”以上の距離ずれた場合、このずれた距離に応
じて１または複数のクリアランス孔３４ａ，…，３４ｙ
と１または複数の貫通スルーホール３５とが電気的に接
続する。

【００５２】これによって、クリアランス孔３４ａ，
…，３４ｙに接触した貫通スルーホール３５に電気的に
接続されたランド３３ａ，…，３３ｙは、内層３１を介
して、ランド３３ｚに電気的に導通することとなる。

【００５３】検査時において、上記したように、テスタ
の一方のプローブ端子をランド３３ｚに電気的に接触さ
せ、他方のプローブ端子をランド３３ａから順にランド
３３ｂ，…，３３ｙに電気的に接触させることにより、
ランド３３ｚと電気的に導通するランド３３ａ，…，３
３ｙを検出することが可能とされ、その際、各クリアラ
ンス孔径と貫通スルーホール径とは既知であることによ
り、内層のずれ量を検出することが可能とされる。

【００５４】すなわち、このテストによれば、多層に重
ねられてなる印刷配線基板において内層のずれ量を検出
し、さらに例えば、製品部分（パターン及び部品が配置
される部分）に設けられた、貫通スルーホールとクリア
ランス孔とが接触しているか否かを検出することが可能
とされる。

【００５５】

【実施形態２】図５は、本発明の第２の実施形態に係る
自動製図装置において、テストパターン発生部周辺の概
略構成を説明するための図である。本発明の第２の実施
形態は、前記第１の実施形態に対して、一つの標準パタ
ーンファイル４ｃ（図１参照）に代えて、パターン選択
部７及び複数の標準パターン４ｃ1，…，４ｃnを備えた
ことを特徴としており、これ以外の構成は前記第１の実
施形態と同一である。

【００５６】すなわち、本発明の第２の実施形態は、互
いに異なるテストに用いられる標準パターンをそれぞれ
格納する標準パターンファイル４ｃ1，…，４ｃnと、テ
ストパターン発生部４の出力に応じて、すなわち実行す
るテストに応じて、参照する標準パターンファイル４ｃ
1，…，４ｃnを選択し、参照したデータをテストパター
ンへ送信するパターン選択部７と、を備える。

【００５７】標準パターンファイル４ｃ1，…，４ｃnに
は、前記第１の実施形態で説明したような内層位置ずれ
チェックのための標準パターンを標準パターンファイル
４ｃ1に登録し、以下に説明する接続信頼性チェックの
ための標準パターンを標準パターンファイル４ｃ2に登
録することが可能とされる。

【００５８】図６は、本発明の第２の実施形態に係る接
続信頼性チェック用テストパターンを説明するための図
であり、図６（Ａ）は、接続信頼性チェック用テストパ
ターンの立体的な概略構成を説明するための図、図６
（Ｂ）は、接続信頼性チェック用テストパターンの平面
的な概略構成を説明するための図である。なお、図６
（Ａ）中の斜線部は、この斜線部分が電気的良導体であ
ることを示す。

【００５９】この接続信頼性チェックとは、前記第１の
実施形態と同様に、製造ブランク（印刷配線基板）の捨
て代部分に設けられたテストパターンの導通状態を検査
するものである。これによって、例えば、製品部分の貫
通スルーホール同士、貫通スルーホールとビアとの導通
状態を検出することが可能とされる。

【００６０】図６を参照して、本発明の第２の実施形態
に係る接続信頼性チェックパターンは、多層印刷配線基
板において、グランド層４０、電源層４１、ビア有り信
号層４２を貫通し、第１層面３０と最終層面３２とを電
気的に接続する貫通スルーホール同士、またはこれらの
貫通スルーホールとビア有り信号層４２を電気的に接続
するビアとの電気的接続状態をチェックするためのテス
トパターンである。テストパターン発生部４は、例え
ば、第１層面３０上のランド同士を電気的に接続するテ
ストパターン、あるいはビア有り信号層４２において貫
通スルーホールとビアとを電気的に接続するテストパタ
ーンを発生することが可能とされる。

【００６１】このように、接続信頼性チェックパターン
を形成し、テスタによって第１層面３０上のランド間の
電気的導通状態をチェックすることにより、貫通スルー
ホール及び／又はビア同士の電気的接続の信頼性をチェ
ックすることが可能とされる。多層印刷配線基板の信号
層面毎に、図８に示すシンボルパターンに、製品パラメ
ータを反映させたシンボルを発生させ、シリーズにスル
ーホール間を接続させてゆき、最大信号層面までシンボ
ルパターンを発生させると、同じ基準で表面の信号層面
から、シンボルパターンを最大ポイントになるまで発生
させ、両端のポイント間にテスタを当て、接続されてい
るか否かを検査する。

【００６２】次に、以上説明したような接続信頼性チェ
ック用テストパターンデータの作成方法を説明する。

【００６３】図２を参照して、本発明の第２の実施形態
に係る接続信頼性チェック用テストパターンデータの作
成処理について説明する。まず、前記本発明の第１の実
施形態と同様に、製品１個分の製造データ１ａを入力し
（ステップ２０）、多面取り編集を行う（ステップ２
１）。

【００６４】パターン選択部７は、処理するデータの層
面に合致する標準パターンを選択し、読み込む（ステッ
プ２２）。パターン選択部７は、標準パターンファイル
４ｃ2から、処理するデータの層面に応じて、例えば、
外層、内層信号層または内層電源グランド層用の標準パ
ターンを読み出す。

【００６５】テストパターン発生部４は、製品パラメー
タファイル４ｂから、製造データ１ａの示す回路構成部
品の製品パラメータデータを読み出すと共に、製造ブラ
ンクの捨て代部分に配置される貫通スルーホールについ
てのデータを読み出す（ステップ２３）。

【００６６】テストパターン発生部４は、製品パラメー
タデータを標準パターンデータにあてはめる（ステップ
２４）。例えば、処理中の層が内層電源グランド層であ
る場合には、テストパターン発生部４は、ステップ２２
にて得たパターン発生起点を基準としてステップ２３に
て得た最小クリアランス径を有するクリアランス孔が発
生するようにデータを発生する。また、例えば、テスト
パターン発生部４は、製造データ１ａから信号層につい
てのデータを抽出して、抽出されたデータから信号層お
けるビアの有無を検出し、ビアの有無に応じて、貫通ス
ルーホールを互いに接続するためのデータを作成する。

【００６７】以下、ステップ２５〜２８にて、テストパ
ターン発生部４は、本発明の第１の実施形態と同様に、
全てのシンボル発生ポイントに製品のパラメータデータ
（最小ランド径、最小回路幅等のデータ）をあてはめ
て、テストパターンデータを発生する。データ出力部５
は、このようにして作成されたテスト用の貫通スルーホ
ールを形成するためのデータを含む接続信頼性テストパ
ターンと、製造データ１ａ及び製造ブランクデータを出
力する。

【００６８】上記ステップ２４における処理の一例を図
面を参照して更に詳細に説明する。

【００６９】図７は、本発明の第２の実施形態に係る接
続信頼性チェックパターンを説明するための図であり、
図７（Ａ）〜図７（Ｆ）は、各種の接続信頼性チェック
パターンを説明するための図である。

【００７０】図７（Ａ）を参照して、テストパターン発
生部４は、貫通スルーホールに電気的に接続するランド
４３同士を接続するために、まず、シンボル発生位置３
９を発生し、シンボル発生位置３９を基準点として、ラ
ンド４３を電気的に接続するための回路パターン４４を
形成するためのデータを発生する。また、テストパター
ン発生部４は、例えば、図７（Ｂ）〜図７（Ｆ）に示し
たようなシンボル発生位置を基準点として種々の回路パ
ターンを形成するためのデータを発生するように構成さ
れている。

【００７１】図８は、本発明の第２の実施形態に係る接
続信頼性チェックパターンの形成方法を説明するための
模式図である。

【００７２】図８を参照して、例えば１０層からなる印
刷配線基板において、第１層及び第１０層がビアなし信
号層、第５層〜第８層がビアを有する信号層、その他の
層がグランド層または電源層であり、製造ブランクに設
けられた五つのテスト用貫通スルーホールを接続するた
めの導通チェックパターンを作成する場合（ステップ８
０）、パターン発生部４は以下に説明するようなパター
ンを印刷配線基板上に形成するためのデータを発生す
る。

【００７３】まず、第１層において、図７（Ａ）に示し
たパターン４４を発生して二つの貫通スルーホール４３
とを電気的に接続し（ステップ８１）、第５層におい
て、シンボル発生位置３９を基準点として、図７（Ｅ）
に示したパターンを発生し、ビアと貫通スルーホール４
３とを電気的に接続する（ステップ８２）。

【００７４】第６層において、図７（Ｆ）に示したパタ
ーンを発生し、ビアと貫通スルーホール４３とを電気的
に接続する（ステップ８３）。

【００７５】第７層において、図７（Ｃ）に示したパタ
ーンを発生し、ビアと貫通スルーホール４３とを電気的
に接続する（ステップ８４）。

【００７６】第８層において、図７（Ｄ）に示したパタ
ーンを発生し、ビアと貫通スルーホール４３とを電気的
に接続する（ステップ８５）。第１０層において、図７
（Ｂ）に示したパターンを発生し、貫通スルーホール４
３同士を電気的に接続する（ステップ８６）。

【００７７】次に、以上説明したような本発明の第２の
実施形態に係る接続信頼性チェックパターンを形成する
ために用いられる、チェック用パターン形成の基準点と
なるシンボルの発生サイクルについて詳細に説明する。

【００７８】図９は、本発明の第２の実施形態に係るシ
ンボル発生サイクルを説明するための図である。

【００７９】図９を参照して、パターン発生部４は、処
理する層がビア有り層であるか、あるいはビア無し層で
あるかを製造データ１ａに基づいて判定し（ステップ９
１）、ビア無し層である場合には、図７（Ａ）に示した
パターン（Ａ）のデータを発生する。（ステップ９
２）。一方、ビア有り層である場合には、この処理中の
層において図７（Ｃ）に示したパターン（Ｃ）のデータ
を発生し（ステップ９３）、次に処理する層において図
７（Ｄ）に示したパターン（Ｄ）のデータを発生する
（ステップ９４）。

【００８０】次に、処理する層がビア有り層であるか、
あるいはビア無し層であるかを製造データ１ａに基づい
て判定し（ステップ９５）、この処理する層がビア無し
層である場合には、図７（Ｂ）に示したパターン（Ｂ）
のデータを発生する（ステップ９６）。

【００８１】一方、ビア有り層である場合には、図７
（Ｅ）に示したパターン（Ｅ）のデータを発生し（ステ
ップ９７）、次に処理する層において図７（Ｆ）に示し
たパターン（Ｆ）のデータを発生する（ステップ９
８）。

【００８２】以上説明した処理を、全ての信号層におい
て、全てのシンボル発生ポイントにおいて所定のパター
ンデータが発生されるまで繰り返す（ステップ９９）。

【００８３】このようにして、処理する層が、ビア有り
の信号層か、あるいはビア無しの信号層であるかに応じ
て、導通信頼性チェック用のパターンを形成するための
データが発生され、後工程において、図８に示したよう
な導通信頼性チェック用のパターンが製造ブランクの捨
て代部分に形成される。

【００８４】

【発明の効果】以上説明したように、本発明によれば、
製品毎にテストパターンの設計を行うことを不要とする
という効果を有する。これにより、設計工数の大幅な削
減を達成することができる。これは、本発明において
は、予め標準化したパターンを登録しておき、層構成、
各種製品パラメータ値に基づいて、製品に適合したテス
トパターンが自動的に発生されることによる。

【００８５】また、本発明によれば、データを自動発生
するため、グラフィック端末を用いて人手でテスト用の
データを作成するという作業を廃止することができると
いう効果を有し、人為エラーの発生を回避し、設計作業
効率を向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る自動製図装置の
概略構成を示すブロック図である。

【図２】本発明の第１の実施形態に係る自動製図装置の
動作を説明するためフローチャートである。

【図３】（Ａ）は、外層に設けられる内層位置ずれチェ
ック用の標準パターンを説明するための図、（Ｂ）は、
内層に設けられる内層位置ずれチェック用の標準パター
ンを説明するための図である。

【図４】（Ａ）は、内層位置ずれチェック用テストパタ
ーンの立体的な概略構成を説明するための図、（Ｂ）
は、内層位置ずれチェック用テストパターンの平面的な
概略構成を説明するための図である。

【図５】本発明の第２の実施形態に係るテストパターン
発生部周辺の概略構成を示す図である。

【図６】（Ａ）は、接続信頼性チェック用テストパター
ンの立体的な概略構成を説明するための図、（Ｂ）は、
接続信頼性チェック用テストパターンの平面的な概略構
成を説明するための図である。

【図７】本発明の第２の実施形態に係る接続信頼性チェ
ックパターンを説明するための図であり、（Ａ）〜
（Ｆ）は、各種の接続信頼性チェックパターンを説明す
るための図である。

【図８】本発明の第２の実施形態に係る接続信頼性チェ
ックパターンの形成処理を説明するための図である。

【図９】本発明の第２の実施形態に係るシンボル発生サ
イクルを説明するための図である。

【図１０】従来の自動製図装置の概略構成を説明するた
めのブロック図である。

【符号の説明】

１ データ入力部 １ａ 入力データ ２ データ記憶部 ３ データ編集部 ３ａ 製造ブランクデータファイル ４ テストパターン発生部 ４ａ テストパターン発生位置データファイル ４ｂ 製品パラメータファイル ４ｃ テストパターンの標準形状パターンファイル ４ｃ1，…，４ｃn 標準パターンファイル ５ データ出力部 ５ａ 出力データ ６ グラフィック端末 ７ テストパターン選択部 ３０ 第１層 ３１ 内層 ３２ 最終層 ３３ａ，…，３３ｚ ランド ３４ａ，…，３４ｚ クリアランスホール ３５ 貫通スルーホール ３６ テストパターン原点 ３７ａ，…，３７ｚ ランド発生位置 ３８ａ，３８ｂ，３８ｃ クリアランス発生位置 ３９ シンボル発生位置 ４０ グランド層 ４１ 電源層 ４２ ビア有信号層 ４３ ランド ４４ 回路

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】印刷配線基板の製造データを読み込むデー
   タ入力手段と、 前記製造データを記憶するデータ記憶手段と、 製造ブランクファイルより製造ブランクデータを読み取
   り、前記製造ブランクデータ上に、前記製造データを所
   定個数配置するデータ編集手段と、 前記データ編集手段により編集処理をされた、前記製造
   ブランクデータ上の製造データに対して、パターン発生
   位置情報、及び、ランド径、回路幅、層構成等の回路構
   成部品のパラメータ情報より、前記印刷配線基板評価用
   のテストパターンデータを発生するテストパターン発生
   手段と、 前記製造ブランクデータ、前記製造データ、及び前記テ
   ストパターンデータを合成してなるデータを新たに製造
   データとして出力するデータ出力手段と、 を備えたことを特徴とする自動製図装置。
2. 【請求項２】前記テストパターン発生手段が、 テストパターンの発生位置データファイルと、 各製造データの最小ランド径、最小回路幅、及び層構成
   を含むパラメータファイルと、 テストパターンの標準形状パターンファイルと、を備
   え、 前記各ファイルのデータに基づきテストパターンを自動
   発生すること、 を特徴とする請求項１記載の自動製図装置。
3. 【請求項３】印刷配線基板上に設けられる回路構成部品
   及び該回路構成部品の接続パターンについての製造デー
   タを読み込むデータ入力手段と、 前記製造データを記憶するデータ記憶手段と、 製造ブランクデータの情報を格納する製造ブランクファ
   イルから、所定の大きさの印刷配線基板の原板について
   の製造ブランクデータを読み出し、該製造ブランクデー
   タ上に前記製造データを配置するデータ編集手段と、 前記製造ブランクデータ及び前記製造データに応じて前
   記印刷配線基板評価用のテストパターンデータを発生す
   るテストパターン発生手段と、 前記製造ブランクデータ、前記製造データ、及び前記テ
   ストパターンデータを合成してなるデータを新たに製造
   データとして出力するデータ出力手段と、 を備えたことを特徴とする自動製図装置。
4. 【請求項４】前記製造データに応じて読み出されテスト
   パターンが発生される起点となる標準パターンデータを
   格納する標準形状パターンファイルと、 前記製造データに従い前記印刷配線基板に形成されるラ
   ンド径、回路幅及び層構成についてのパラメータデータ
   を格納するパラメータファイルと、 前記印刷配線基板上に前記テストパターンが設けられる
   座標データを格納する発生位置データファイルと、 を備え、 前記テストパターン発生手段が、前記標準形状パターン
   ファイルと、パラメータファイルと、発生位置データフ
   ァイルと、を用いて、前記テストパターンデータを発生
   することを特徴とする請求項３記載の自動製図装置。
5. 【請求項５】前記テストパターン発生手段が、前記座標
   データに対応する前記印刷配線基板上の位置に、前記テ
   ストパターンが発生される起点を基準点として、前記パ
   ラメータデータに応じたテストパターンが形成されるよ
   うに、テストパターンデータを発生することを特徴とす
   る請求項４記載の自動製図装置。
6. 【請求項６】前記標準形状パターンファイルが、それぞ
   れ互いに異なる種類のテスト毎に標準化されたテストパ
   ターンデータを格納する複数のファイルからなり、 前記テストパターン発生手段が、テストの種類に応じ
   て、前記複数のファイルを選択し、該選択したファイル
   に格納されている前記標準化されたテストパターンデー
   タを読み出すことを特徴とする請求項４記載の自動製図
   装置。