JPH077042B2 - プリント基板搭載回路試験方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント基板の動作テストを行なうインサーキ
ットテスタに係り、特に、プリント基板上で表面実装の
電子部品同士が直接接続される等してプローブピンを接
触することができない回路のインサーキットテストを行
なうのに好適なプリント基板搭載回路試験方法に関す
る。

〔従来の方法〕

第３図はインサーキットテスタと被検査プリント基板の
概要図である。第３図において、テスタCPU 9はフロッ
ピーディスク８から読出したテストパターン情報に従
い、テーブル10上のテストピン11に検査信号を出力し、
被検査プリント基板15の搭載回路から返ってきたデータ
を演算処理する。テスト治具製造数値制御情報に基づい
て位置が設定されるテスト治具13のプローブピン14と、
テスタピン11とは、自動布線数値制御情報に基づいてケ
ーブル12により布線接続される。プリント基板15の表側
には、回路を構成する電子部品16,17等が搭載される。

プリント基板15は、通常、格子点位置に等間隔に部品ピ
ン挿入用の穴が穿設されている。そして、電子部品のピ
ンはプリント基板15の裏側で接続され、回路が構成され
るようになっている。

近年、電子部品の小型化が進み、ICのピン等はプリント
基板の穴の間隔より狭いピン間隔のもの（以下、格子踏
み外し部品という。）も出現している。また、プリント
基板の搭載回路規模も大規模化されつつあるため、プリ
ント基板の部品実装密度を高くする必要がある。このた
め部品の大きさを小さくし部品ピン間が従来のものより
せまいシュリンク部品や、プリント基板の表面でプリン
トパターンと直に接続する部品（かかる部品を表面実装
部品と称す）をプリント基板上に搭載する実装形態が増
加しつつある。電子部品をプリント基板表面に直に接続
した場合、テスト用のプローブピン14は、第３図に示す
ように基板の裏側から接触させる構成のため、個々の電
子部品の良否のテストはできない。

このため、従来は、例えば、エレクトロニック パッケ
ージング テクノロジー（Electronic Packaging Techn
ology）1986.2,Vol.2,No.2の「高密度高多層化における
検査システムの動向」等に記載されているように、プリ
ント基板の実装設計時に、表面実装部品にはプローブピ
ン接触用の専用ランドを設け、格子踏み外し部品にはテ
ストポイントを準備するようにしている。

〔発明が解決しようとする問題点〕

上記従来技術は、表面実装部品や格子踏み外し部品同士
が非常に接近して実装され直接接続された場合のプロー
ブピンの接触方法については配慮しておらず、表面実装
部品や格子踏み外し部品が近接して実装され接続された
場合には、専用ランドや格子引き出し接触点を作成する
ことができず、この様な部品のテストができなくなると
いう問題点がある。

表面実装部品や格子踏み外し部品を使用した場合、実装
設計段階からプリント基板のテスト方法を考慮した設計
を行なわなくてはならず、高密度プリント基板の実装設
計を行なう際には、いかに無駄な間隙を作らずに効率良
く実装するかが目的であるため、テスト用のランドや格
子引き出しのテストポイントを作成することは実装設計
の障害となっている。

本発明の目的は、上記の様に実装設計に影響することな
く、インサーキットテスタによる表面実装部品、格子踏
み外し部品搭載プリント基板のテストを実施することが
できるプリント基板搭載回路試験方法を提供することに
ある。

〔問題点を解決するための手段〕

上記目的は、試験対象プリント基板の回路を、プローブ
ピン立て可能な回路とプローブピン立て不可能な回路に
分割し、プローブピン立て可能な回路は論理接続ネット
１ネットに対し１ピンずつプローブピンを接触させて部
品の動作テストを行ない、プローブピン立て不可能回路
は該回路を含む回路を抽出し、このプローブピン立て不
可能領域を囲むプローブピン立て可能部品へプローブピ
ンを接触させ、このプローブピンで囲む回路に対してテ
ストパターンを発生し、このテストパターンを先にプロ
ーブピン立て可能領域に立てたプローブピンより供給
し、出力値を確認するようにすることにより、達成され
る。

〔作用〕

プローブピン立て不可能な回路は、これを分割抽出し、
該回路全体に対してテストパターンを供給し、その出力
値により当該回路及び構成部品の良否を判定する。これ
により、テスト用のランドやテストポイントを設けずに
プローブピン立て不可能回路の試験が可能となり、実装
設計が容易になると共に、より大規模回路を密にプリン
ト基板に搭載することが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第２図は本発明の一実施例に係るプリント基板搭載回路
試験方法を実施する装置構成図である。第２図におい
て、１は中央処理装置（CPU）であり、定められたプロ
グラムに従い各周辺機器からのデータの取り出し、処理
及び各周辺機器の動作の制御を行なう。２はビデオター
ミナルで、CPU 1へのバッチジョブ投入及びジョブラン
結果の確認を行なうためのものである。３は磁気ディス
ク装置で、検査対象であるプリント基板の論理設計情報
及び実装設計情報、CPU 1での処理の途中結果を収納す
る。４はメモリで、CPU 1を動作させるプログラムを収
納する。５は紙テープ出力装置で、CPU 1における処理
で決定されたプローブピンのピン立て位置をインサーキ
ットテスタのテスト治具製造数値制御用紙テープに出力
し、またインサーキットテスタのテスタピンとテスト治
具との布線接続を自動布線数値制御用紙テープに出力す
る。６はフロッピーディスク出力装置で、インサーキッ
トテスタで使用するテストパターン情報をフロッピーデ
ィスクへ収納する。７はラインプリンタ装置で、CPU 1
におけるジョブの処理結果を出力する。

第１図はプリント基板試験方法の一例を示すフローチャ
ートである。先ず、第２図のビデオターミナル２からCP
U 1への作業開始が指示され、CPU 1での処理がスタート
する（ステップ100）。

CPU 1は、プリント基板上へ搭載している全部品の実装
設計情報を磁気ディスク装置３から読み取り、メモリ４
へ収納する（ステップ101）。実装設計情報は、第４図
（ａ）に示すように、一部品の実装情報である「部品情
報」がプリント基板上の部品数分だけ繰り返して成り、
各「部品情報」は、プリント基板上へ搭載した部品の物
理的な「実装位置名」や表面実装部品、格子踏み外し部
品を表す「部品種別」、部品をプリント基板の表面へ搭
載したか裏面へ搭載したかを区別するための「部品取り
付け方向」、部品の持つピンの実装情報を表わす「ピン
番号」、「ピン座標」より構成される。尚、「ピン番
号」、「ピン座標」は、当該部品のピン数分繰り返され
る。

CPU 1はこのような実装設計情報を読み取った後、磁気
ディスク装置３中のプリント基板の論理設計情報を１同
電位接続（以下、「ネット」と称す）読み取りメモリ４
へ格納する（102）。ここで、プリント基板の論理設計
情報とは、プリント基板上の電子部品の論理的な接続関
係を示すデータであり、第４図（ｂ）にその具体例を示
す。第４図（ｂ）は１ネット分の論理設計情報を表現し
たもので、１部品の実装設計情報を指す「実装位置ポイ
ンタ」、ネットに接続する部品ピンの「ピン番号」、着
目ネットの「ネット番号」がネット内ピン数分収納され
ている。

CPU 1は、この１ネットの情報を読み取った後、論理設
計情報が終了か否か判断（ステップ103）し、終了であ
れば論理回路分割処理108へ進む。論理設計情報が終了
でない場合はステップ104へ進み、読み取ったネット上
へピンを立てる事が可能か否か判断する。この判断は、
１ネットに接続する部品のピン全てが表面実装部品のプ
リント基板表面搭載であるか、又は格子踏み外し部品で
あるか、又は通常部品のプリント基板裏面搭載であるか
により行う。この判断（ステップ104）の結果、１ネッ
ト上の部品ピンの何れか１ピンでもピン立て可能な点が
あればステップ106へ進み、プローブピン割り当て処理
を行なう。１ネット上に全くプローブピンを立てる場所
がない場合、このネットはプローブピン立て不可ネット
としてメモリ４内に設けた第４図（ｄ）に示すピン立て
不可ネットテーブルへ登録し、次の１ネットの読み込み
処理102へ戻る。ステップ106のプローブピン立て位置決
定では、１ネットに必らずプローブピンが１ピン立つよ
うにプローブピン割り当てを行なう。こうして決定した
プローブピン番号は、メモリ４内に設けた第４図（ｃ）
に示すピン立て可テーブルへステップ102で読み取った
ネット情報の当該位置へセットし登録する。

磁気ディスク装置３中のネット情報を全て読み取り、プ
ローブピン立て不可ネットとプローブピン立て可ネット
が分類できたならステップ108の処理へ進み、回路分割
処理を行なう。

ステップ108では、プローブピン立て不可ネットである
か否かを判断し、該ネットが全くない場合にはステップ
114に進み、通常電子部品の処理を行なう。ステップ108
の判断の結果、プローブピン立て不可ネットが存在する
場合は、ピン立て不可ネットテーブル上の１ネット分の
論理設計情報を書き換える。つまり、実装位置ポインタ
の昇順あるいは降順にネット上の部品ピンを並べ換え、
同一実装位置にある部品のピンを集める（ステップ10
9）。例えば第５図に示す回路がプリント基板上に搭載
されている場合（図中斜線を施してある部品がプローブ
ピン立て不可部品で、英大文字が実装位置ポインタ数
で、１桁のアラビア数字がピン番号で、700番台の数字
がネット番号である。）、ステップ109の処理を行なう
前のピン立て不可ネットテーブルの内容は第６図（ａ）
の様になっているが、ステップ109の処理が実行される
と、第６図（ｂ）に示す内容となる。ここで、このピン
立て不可部品に接続するネット番号（700番台の数字）
に着目し、同じ実装位置に接続するネット番号を分類
し、プローブピン立て不可系列を作成する。第５図の場
合、第７図のステップ801で示す様に、ネット番号701-7
02-703-704の組と705がそれぞれプローブピン立て不可
系列である事が判る。この様にして、第１図のステップ
110においてプリント基板上の全てのプローブピン立て
不可ネット系列を作成する。次にここで作成したプロー
ブピン立て不可ネット系列に対し入力テストパターン
（TP）を与えるためのプローブピン立て位置や出力値を
観測するプローブピン立て位置を決定するネットを付加
する処理（ステップ112）を行なう。ここで完成するネ
ット系列が目的とする分割回路となる。処理手順は、先
づステップ111でプローブピン立て不可系列がまだテー
ブルに残っているか否か調べ、残りが無ければステップ
114の通常ネットのテストパターンTP生成へ進む。プロ
ーブピン立て不可系列が存在する場合、着目しているプ
ローブピン立て不可系列に含まれる実装位置の部品に接
続する全てのネットをプローブピン立て可ネットテーブ
ルより抽出し、プローブピン立て不可ネットと合わせた
分割回路を形成する。第５図の場合、第７図のステップ
802と803の処理手順となり、分割回路I,IIが完成する。
次に、この分割回路に対しテストパターンを発生させ、
この結果は一旦磁気ディスク装置３へ出力する（ステッ
プ113）。ステップ111〜113の処理を繰り返すことによ
り、プリント基板上の全プローブピン立て不可系列に対
するテストパターンを発生することができる。

次に、ステップ114へ進み通常電子部品に対するパター
ン発生を行ないこのテストパターンも一旦磁気ディスク
３へ出力しておき、ステップ115においてステップ113で
作成した分割回路のテストパターンと、ステップ114で
作成したテストパターンを磁気ディスク装置３より読み
取りインサーキットテスタ用テストパターンとして編集
しフロッピーディスク装置６へ出力する。

最後にプローブピン立て可ネットテーブルと実装設計情
報に従ってテスト治具製造数値制御用紙テープと自動布
線数値制御用紙テープに出力し（ステップ116）全ての
処理を完了する。

以上説明した様に、本実施例によれば、プリント基板搭
載回路の回路論理に従った分割方法ではなく、搭載部品
の形状，取付状態等によって生じた任意のプローブピン
立て不可領域に従った分割方法であるため、プリント基
板搭載回路の大規模化に容易に対応することができる。

〔発明の効果〕

本発明によれば、プローブピンを接触させる事のできな
い部品同士が接続するネットがプリント基板上に存在す
る場合、当該部品と当該部品を囲むプローブピン接触可
能部品とで構成する分割回路を作成し、テストパターン
を発生することができるため、直接プローブピンを立て
る事のできないプリント基板に対してもインサーキット
テスタによる動作テストを行なう事ができる。

【図面の簡単な説明】

第１図は本発明の処理手順の一実施例を示すフローチャ
ート、第２図は本発明を実施する電子計算機の機器構成
図、第３図はインサーキットテスタとプリント基板の概
念図、第４図（ａ），（ｂ），（ｃ），（ｄ）は夫々実
装設計情報、論理接続情報、ピン立て可テーブル、ピン
立て不可テーブルの説明図、第５図は本発明の適用例を
示す回路図、第６図（ａ），（ｂ）は本発明による計算
機メモリ内のテーブルの書換動作の説明図、第７図は分
割回路作成手順を示すフローチャートである。 １……中央処理装置（CPU）、２……ビデオターミナ
ル、３……磁気ディスク装置、４……メモリ、５……紙
テープ出力装置、６フロッピーディスク出力装置、７…
…ラインプリンタ装置、８……フロッピーディスク入力
装置、９……テスタCPU。

Claims (1)

【特許請求の範囲】
1. 【請求項１】プリント基板へ立てたプローブピンよりテ
   ストパターンを基板搭載回路部品へ供給して電子部品か
   らの出力信号を観測するインサーキットテスタにおい
   て、プリント基板上の電子部品の論理的接続関係を示す
   論理設計情報と、プリント基板のプリントパターンの接
   続状態及びプリント基板上の電子部品の搭載状態を示す
   実装設計情報とを予め記録し、該論理設計情報と実装設
   計情報を処理してプローブピン立て不可能な電子部品が
   互いに直接接続している論理接続情報をそれ以外の論理
   接続情報から分離し、プローブピン立て不可能な電子部
   品同士が互いに接続している論理回路単位に当該論理回
   路のテストパターンを発生させ、このプローブピン立て
   不可能な前記論理回路に接続するテストポイントにプロ
   ーブピンを立て前記テストパターンにて該論理回路のテ
   ストを行なうことを特徴とするプリント基板搭載回路試
   験方法。