JP3557784B2 - 検査データ生成方法及び装置 - Google Patents
検査データ生成方法及び装置 Download PDFInfo
- Publication number
- JP3557784B2 JP3557784B2 JP11464796A JP11464796A JP3557784B2 JP 3557784 B2 JP3557784 B2 JP 3557784B2 JP 11464796 A JP11464796 A JP 11464796A JP 11464796 A JP11464796 A JP 11464796A JP 3557784 B2 JP3557784 B2 JP 3557784B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- lsi
- scan
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ等の電子部品を搭載するＰＴ基板の検査に用いられる検査データの生成方法及び装置に関する。
【０００２】
一般に、電子計算機の様な電子機器は、多数の信号線がパターンで印刷されたプリント基板（以下、「ＰＴ基板」という）とＰＴ基板上に搭載されたＬＳＩ，ＩＣ等の半導体部品や抵抗，コンデンサ等の部品により製造されるプリント板（以下、「ＰＴ板」と言う）ユニットや、電源ユニットや機械ユニット等のユニットから構成される。
【０００３】
このように多数のユニットで構成され、複雑な動作をする電子機器においては、機器に不良が生じた場合不良部品の摘出に要する手番が大となるため、部品段階で検査を行って良品と判断された部品のみを集約してユニットを組み立て、ユニット段階で検査を行って良品と判断されたユニットのみを集約して機器を組み立て、機器の段階で検査を行って良品と判断された機器を出荷することにより機器の品質を維持することが多い。
【０００４】
技術の進歩に伴う半導体部品の集積度向上は機器の小型化をもたらすが、同時にＰＴ基板と半導体部品を接続するリードの細径化とリード数の増加とをもたらすため、ＰＴ基板に印刷されるパターンの高密度化や複雑化と相まって故障発生の恐れのある箇所を増大させている。
【０００５】
また、機器の小型化はＰＴ基板に搭載される回路量を増大させるため、ＰＴ板ユニットの検査に要する時間が増加し、ＰＴ板ユニットの検査データ生成に要する記憶回路の容量や検査データ生成に要する時間も多大なものとなるため、検査の段階を更に細分化し、小規模化した検査データを短時間で自動的に生成できることが必須となっている。
【０００６】
【従来の技術】
従来の技術について、図４〜図５を参照しながら、（ａ）従来の検査データ生成装置の構成例、（ｂ）従来の検査データ生成処理の例の順に説明する。
【０００７】
尚、以下の説明において同一部分または相当部分については同一符号を付す。
（ａ）従来の検査データ生成装置の構成例
従来の検査データ生成装置の構成例について、図４を参照しながら説明する。
【０００８】
図４において、２０はプロセッサであり、３０はファイル回路であり、４０は記憶回路であり、５０はファイル入力部であり、６０’は回路生成部であり、７０はパターン生成部であり、８０はシミュレーション部である。
【０００９】
プロセッサ２０は、ファイル回路３０と記憶回路４０とに接続線を介して接続され、記憶回路４０に保持されるプログラムが走行して検査データ生成装置を動作させる回路である。
【００１０】
ファイル回路３０は、プロセッサ２０と記憶回路４０とに接続線を介して接続され、ＰＴ基板上に搭載される回路の回路データが読み込まれ、検査データとして生成された入力データが出力され、また、前記回路に前記入力データを入力した時に前記回路から出力される出力データが出力される回路である。
【００１１】
記憶回路４０は、プロセッサ２０とファイル回路３０とに接続線を介して接続され、プロセッサ２０の上で走行して検査データ生成装置を動作させるプログラムが保持され、検査データ生成途中のデータが図示されない領域に一時保持される回路である。
【００１２】
ファイル入力部５０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させてＰＴ基板上に搭載される回路の回路データをファイル回路３０から読み込むプログラムである。
【００１３】
回路生成部６０’は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させてＰＴ基板上に搭載される回路の回路データの中から検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成するプログラムである。
【００１４】
パターン生成部７０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させて回路モデルに入力する入力データを生成するプログラムである。
【００１５】
シミュレーション部８０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させて入力データがＰＴ基板に搭載される回路モデルに入力された場合の前記回路モデルの動作をシミュレートし、前記回路モデルから出力される出力データを生成して前記入力データと共に検査データとしてファイル回路３０に出力するプログラムである。
【００１６】
（ｂ）従来例の検査データ生成処理の例
従来例の検査データ生成処理について、図５を参照しながら説明する。
記憶回路４０から読み出され、プロセッサ２０の上を走行するファイル入力部５０により、ファイル回路３０に保持されているＰＴ基板上に搭載される回路の回路データが読み出され、記憶回路４０の図示されない領域に読み取られる。（ステップＳ１）
ついで、プロセッサ２０の上を走行する回路生成部６０’により、記憶回路４０に保持されるＰＴ基板上に搭載される回路の回路データが読み出され、コンデンサや抵抗等の部品のデータが削除されて検査データ生成に必要な回路モデルが生成される。（ステップＳ２）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルに入力される入力データが生成される。（ステップＳ３）
プロセッサ２０の上を走行するシミュレーション部８０により、前記入力データが前記回路モデルに入力された場合の前記回路モデルの動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとしてファイル回路３０に格納される。（ステップＳ４）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルの全てのネットについて検査データが生成されたか否かがチェックされ、全ネットについて検査データが生成された場合には処理を終了し、検査データの生成されていないネットが残っている場合にはステップＳ３に戻る（ステップＳ５）
【００１７】
【発明が解決しようとする課題】
上述した様に、従来の検査データの生成方法では、抵抗やコンデンサ以外の、ＰＴ基板上に搭載される全ての回路が検査の対象とされているため、検査対象の回路量が膨大になり、検査データ生成に多大の時間と大容量の記憶回路を必要とし、場合によっては記憶回路の容量の制限から検査データが生成できないという問題があった。
【００１８】
本発明は、比較的短時間、且つ、小容量の記憶回路で検査データを生成する方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、ＬＳＩ回路に組み込まれているスキャン回路にデータを入力することにより、短時間にＬＳＩ回路から所望のデータを出力することが出来る点に着目し、検査データ生成に際しＬＳＩ回路に組み込まれているスキャン系回路を抽出し、非ＬＳＩ回路と合わせて検査データ生成用の回路モデルを生成するものである。
【００２０】
本発明の原理について、図１を参照しながら説明する。
尚、従来例の説明において説明されたと同一部分または相当部分については同一符号を付し、本説明において新たに説明される部分については新しい符号を付して説明する。
【００２１】
図１において、１は読取手段であり、２は回路分別手段であり、３は回路生成手段であり、４は入力データ生成手段であり、５は検査データ生成手段であり、６は指定手段である。
【００２２】
読取手段１は、回路分別手段２に接続され、ＰＴ基板上に搭載される回路の回路データが入力される手段である。
回路分別手段２は、読取手段１と回路生成手段３と指定手段６とに接続され、読取手段１により読み取られたＰＴ基板上に搭載される回路の回路データを、指定手段６で指定されたスキャン回路を有するＬＳＩ回路と非ＬＳＩ回路とに分別し、前記ＬＳＩ回路の前記スキャン回路の出力側の全てのネットをトレースして出力側スキャン系回路としてマーキングし、また、前記ＬＳＩの前記スキャン回路を動作させる際に使用される入力側の全てのネットをバックトレースして入力側スキャン系回路としてマーキングし、前記出力側スキャン系回路と前記入力側スキャン系回路とをスキャン系回路として抽出する手段である。
【００２３】
回路生成手段３は、回路分別手段２と入力データ生成手段４とに接続され、前記スキャン系回路と前記非ＬＳＩ回路とを組み合わせ、検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成する手段である。
【００２４】
入力データ生成手段４は、回路生成手段３と検査データ生成手段５とに接続され、前記回路モデルに入力される入力データを生成する手段である。
検査データ生成手段５は、入力データ生成手段４に接続され、前記入力データを前記回路モデルに入力した場合の前記回路モデルの動作をシミュレートし、前記回路モデルから出力される出力データを生成し、前記出力データと前記入力データとを検査データとして出力する手段である。
【００２５】
指定手段６は、回路分別手段２と接続され、ＰＴ基板上に搭載される回路の回路データの中からＬＳＩ回路に組み込まれているスキャン回路を指定する手段である。
【００２６】
読取手段１により読み込まれたＰＴ基板上に搭載される回路の回路データは、回路分別手段２により、指定手段６で指定されたスキャン回路が組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別され、前記ＬＳＩ回路は更に前記スキャン回路の動作時に動作するスキャン系回路と非スキャン系回路とに分別される。
【００２７】
次に、前記スキャン系回路と前記非ＬＳＩ回路とは回路生成手段３により組み合わされ、検査データ生成に必要な回路モデルが生成される。
次に、入力データ生成手段４により前記回路モデルに入力される入力データが生成され、前記入力データが前記回路モデルに入力された場合の前記回路モデルの回路動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとして出力される。
【００２８】
【発明の実施の形態】
発明の実施の形態について、図２〜図３を参照しながら、（ａ）本発明の実施の形態構成例、（ｂ）本発明の実施の形態処理例の順に説明する。
【００２９】
尚、従来例の説明及び本発明の原理についての説明において説明されたと同一部分または相当部分については同一符号を付し、本説明において新たに説明される部分については新しい符号を付して説明する。
【００３０】
（ａ）本発明の実施の形態構成例
本発明の実施の形態構成例について、図２を参照しながら説明する。
図２において、１０は入力回路であり、２０はプロセッサであり、３０はファイル回路であり、４０は記憶回路であり、５０はファイル入力部であり、６０は回路生成部であり、７０はパターン生成部であり、８０はシミュレーション部であり、９０はスキャン抽出部である。
【００３１】
入力回路１０は、プロセッサ２０とファイル回路３０と記憶回路４０とに接続され、ＰＴ基板上に搭載される回路の回路データの中にあるＬＳＩ回路に組み込まれているスキャン回路が指定される回路である。
【００３２】
スキャン抽出部９０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、ＰＴ基板上に搭載される回路を指定されたスキャン回路の組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別し、前記ＬＳＩ回路を更に前記スキャン回路の動作時に動作するスキャン系回路と、非スキャン系回路とに分別するプログラムである。
【００３３】
回路生成部６０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、前記スキャン系回路と前記非ＬＳＩ回路とを組み合わせ、検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成する手段である。
【００３４】
（ｂ）本発明の実施の形態処理例
本発明の実施の形態処理例について、図３を参照しながら説明する。
記憶回路４０から読み出されたファイル入力部５０がプロセッサ２０の上を走行し、ファイル回路３０からＰＴ基板上に搭載される回路の回路データを読出し、前記回路データを記憶回路４０の図示されない領域に格納する。（ステップＳ１）
ついで、プロセッサ２０の上を走行するスキャン抽出部９０により、前記回路データが記憶回路４０から読み出され、入力回路１０を介して指定されたスキャン回路の組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別され、スキャン回路の出力側の全てのネットがトレースされて出力側スキャン系回路としてマーキングされる。（ステップＳ２）
スキャン抽出部９０により前記ＬＳＩ回路の前記スキャン回路を動作させる際に使用される入力側の全てのネットがバックトレースされ、入力側スキャン系回路としてマーキングされる。（ステップＳ３）
スキャン抽出部９０により、前記入力側スキャン系回路と前記出力側スキャン系回路とが組み合わされてスキャン系回路が生成される。（ステップＳ４）
ついで、回路生成部６０により前記非ＬＳＩ回路と前記スキャン系回路とが組み合わされ、検査データ生成に必要なデータのみが抽出され、検査データ生成に必要な回路モデルが生成される。（ステップＳ５）
パターン生成部７０により、前記回路モデルに入力される入力データが生成される。（ステップＳ６）
プロセッサ２０の上を走行するシミュレーション部８０により、前記入力データが前記回路モデルに入力された場合の前記回路モデルの動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとしてファイル回路３０に格納される。（ステップＳ７）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルの全てのネットについて検査データが生成されたか否かがチェックされ、全ネットについて検査データが生成された場合には処理を終了し、検査データの生成されていないネットが残っている場合にはステップＳ６に戻る（ステップＳ８）
【００３５】
【発明の効果】
以上説明した様に、本発明によればＰＴ板の検査データ生成に際し、ＬＳＩの内部回路を検査対象から除外した検査データを生成することができるため、検査データ生成に要する時間を短縮出来、また検査データ生成に要する記憶回路の容量を削減することが出来るという工業的効果がある。
【図面の簡単な説明】
【図１】本発明の原理図
【図２】本発明の実施の形態構成図
【図３】本発明の実施の形態フローチャート図
【図４】従来例の構成図
【図５】従来例のフローチャート図
【符号の説明】
１ 読取手段
２ 回路分別手段
３ 回路生成手段
４ 入力データ生成手段
５ 検査データ生成手段
６ 指定手段
１０ 入力回路
２０ プロセッサ
３０ ファイル回路
４０ 記憶回路
５０ ファイル入力部
６０，６０’ 回路生成部
７０ パターン生成部
８０ シミュレーション部
９０ スキャン抽出部
【発明の属する技術分野】
本発明は、ＬＳＩ等の電子部品を搭載するＰＴ基板の検査に用いられる検査データの生成方法及び装置に関する。
【０００２】
一般に、電子計算機の様な電子機器は、多数の信号線がパターンで印刷されたプリント基板（以下、「ＰＴ基板」という）とＰＴ基板上に搭載されたＬＳＩ，ＩＣ等の半導体部品や抵抗，コンデンサ等の部品により製造されるプリント板（以下、「ＰＴ板」と言う）ユニットや、電源ユニットや機械ユニット等のユニットから構成される。
【０００３】
このように多数のユニットで構成され、複雑な動作をする電子機器においては、機器に不良が生じた場合不良部品の摘出に要する手番が大となるため、部品段階で検査を行って良品と判断された部品のみを集約してユニットを組み立て、ユニット段階で検査を行って良品と判断されたユニットのみを集約して機器を組み立て、機器の段階で検査を行って良品と判断された機器を出荷することにより機器の品質を維持することが多い。
【０００４】
技術の進歩に伴う半導体部品の集積度向上は機器の小型化をもたらすが、同時にＰＴ基板と半導体部品を接続するリードの細径化とリード数の増加とをもたらすため、ＰＴ基板に印刷されるパターンの高密度化や複雑化と相まって故障発生の恐れのある箇所を増大させている。
【０００５】
また、機器の小型化はＰＴ基板に搭載される回路量を増大させるため、ＰＴ板ユニットの検査に要する時間が増加し、ＰＴ板ユニットの検査データ生成に要する記憶回路の容量や検査データ生成に要する時間も多大なものとなるため、検査の段階を更に細分化し、小規模化した検査データを短時間で自動的に生成できることが必須となっている。
【０００６】
【従来の技術】
従来の技術について、図４〜図５を参照しながら、（ａ）従来の検査データ生成装置の構成例、（ｂ）従来の検査データ生成処理の例の順に説明する。
【０００７】
尚、以下の説明において同一部分または相当部分については同一符号を付す。
（ａ）従来の検査データ生成装置の構成例
従来の検査データ生成装置の構成例について、図４を参照しながら説明する。
【０００８】
図４において、２０はプロセッサであり、３０はファイル回路であり、４０は記憶回路であり、５０はファイル入力部であり、６０’は回路生成部であり、７０はパターン生成部であり、８０はシミュレーション部である。
【０００９】
プロセッサ２０は、ファイル回路３０と記憶回路４０とに接続線を介して接続され、記憶回路４０に保持されるプログラムが走行して検査データ生成装置を動作させる回路である。
【００１０】
ファイル回路３０は、プロセッサ２０と記憶回路４０とに接続線を介して接続され、ＰＴ基板上に搭載される回路の回路データが読み込まれ、検査データとして生成された入力データが出力され、また、前記回路に前記入力データを入力した時に前記回路から出力される出力データが出力される回路である。
【００１１】
記憶回路４０は、プロセッサ２０とファイル回路３０とに接続線を介して接続され、プロセッサ２０の上で走行して検査データ生成装置を動作させるプログラムが保持され、検査データ生成途中のデータが図示されない領域に一時保持される回路である。
【００１２】
ファイル入力部５０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させてＰＴ基板上に搭載される回路の回路データをファイル回路３０から読み込むプログラムである。
【００１３】
回路生成部６０’は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させてＰＴ基板上に搭載される回路の回路データの中から検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成するプログラムである。
【００１４】
パターン生成部７０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させて回路モデルに入力する入力データを生成するプログラムである。
【００１５】
シミュレーション部８０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、プロセッサ２０を動作させて入力データがＰＴ基板に搭載される回路モデルに入力された場合の前記回路モデルの動作をシミュレートし、前記回路モデルから出力される出力データを生成して前記入力データと共に検査データとしてファイル回路３０に出力するプログラムである。
【００１６】
（ｂ）従来例の検査データ生成処理の例
従来例の検査データ生成処理について、図５を参照しながら説明する。
記憶回路４０から読み出され、プロセッサ２０の上を走行するファイル入力部５０により、ファイル回路３０に保持されているＰＴ基板上に搭載される回路の回路データが読み出され、記憶回路４０の図示されない領域に読み取られる。（ステップＳ１）
ついで、プロセッサ２０の上を走行する回路生成部６０’により、記憶回路４０に保持されるＰＴ基板上に搭載される回路の回路データが読み出され、コンデンサや抵抗等の部品のデータが削除されて検査データ生成に必要な回路モデルが生成される。（ステップＳ２）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルに入力される入力データが生成される。（ステップＳ３）
プロセッサ２０の上を走行するシミュレーション部８０により、前記入力データが前記回路モデルに入力された場合の前記回路モデルの動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとしてファイル回路３０に格納される。（ステップＳ４）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルの全てのネットについて検査データが生成されたか否かがチェックされ、全ネットについて検査データが生成された場合には処理を終了し、検査データの生成されていないネットが残っている場合にはステップＳ３に戻る（ステップＳ５）
【００１７】
【発明が解決しようとする課題】
上述した様に、従来の検査データの生成方法では、抵抗やコンデンサ以外の、ＰＴ基板上に搭載される全ての回路が検査の対象とされているため、検査対象の回路量が膨大になり、検査データ生成に多大の時間と大容量の記憶回路を必要とし、場合によっては記憶回路の容量の制限から検査データが生成できないという問題があった。
【００１８】
本発明は、比較的短時間、且つ、小容量の記憶回路で検査データを生成する方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、ＬＳＩ回路に組み込まれているスキャン回路にデータを入力することにより、短時間にＬＳＩ回路から所望のデータを出力することが出来る点に着目し、検査データ生成に際しＬＳＩ回路に組み込まれているスキャン系回路を抽出し、非ＬＳＩ回路と合わせて検査データ生成用の回路モデルを生成するものである。
【００２０】
本発明の原理について、図１を参照しながら説明する。
尚、従来例の説明において説明されたと同一部分または相当部分については同一符号を付し、本説明において新たに説明される部分については新しい符号を付して説明する。
【００２１】
図１において、１は読取手段であり、２は回路分別手段であり、３は回路生成手段であり、４は入力データ生成手段であり、５は検査データ生成手段であり、６は指定手段である。
【００２２】
読取手段１は、回路分別手段２に接続され、ＰＴ基板上に搭載される回路の回路データが入力される手段である。
回路分別手段２は、読取手段１と回路生成手段３と指定手段６とに接続され、読取手段１により読み取られたＰＴ基板上に搭載される回路の回路データを、指定手段６で指定されたスキャン回路を有するＬＳＩ回路と非ＬＳＩ回路とに分別し、前記ＬＳＩ回路の前記スキャン回路の出力側の全てのネットをトレースして出力側スキャン系回路としてマーキングし、また、前記ＬＳＩの前記スキャン回路を動作させる際に使用される入力側の全てのネットをバックトレースして入力側スキャン系回路としてマーキングし、前記出力側スキャン系回路と前記入力側スキャン系回路とをスキャン系回路として抽出する手段である。
【００２３】
回路生成手段３は、回路分別手段２と入力データ生成手段４とに接続され、前記スキャン系回路と前記非ＬＳＩ回路とを組み合わせ、検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成する手段である。
【００２４】
入力データ生成手段４は、回路生成手段３と検査データ生成手段５とに接続され、前記回路モデルに入力される入力データを生成する手段である。
検査データ生成手段５は、入力データ生成手段４に接続され、前記入力データを前記回路モデルに入力した場合の前記回路モデルの動作をシミュレートし、前記回路モデルから出力される出力データを生成し、前記出力データと前記入力データとを検査データとして出力する手段である。
【００２５】
指定手段６は、回路分別手段２と接続され、ＰＴ基板上に搭載される回路の回路データの中からＬＳＩ回路に組み込まれているスキャン回路を指定する手段である。
【００２６】
読取手段１により読み込まれたＰＴ基板上に搭載される回路の回路データは、回路分別手段２により、指定手段６で指定されたスキャン回路が組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別され、前記ＬＳＩ回路は更に前記スキャン回路の動作時に動作するスキャン系回路と非スキャン系回路とに分別される。
【００２７】
次に、前記スキャン系回路と前記非ＬＳＩ回路とは回路生成手段３により組み合わされ、検査データ生成に必要な回路モデルが生成される。
次に、入力データ生成手段４により前記回路モデルに入力される入力データが生成され、前記入力データが前記回路モデルに入力された場合の前記回路モデルの回路動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとして出力される。
【００２８】
【発明の実施の形態】
発明の実施の形態について、図２〜図３を参照しながら、（ａ）本発明の実施の形態構成例、（ｂ）本発明の実施の形態処理例の順に説明する。
【００２９】
尚、従来例の説明及び本発明の原理についての説明において説明されたと同一部分または相当部分については同一符号を付し、本説明において新たに説明される部分については新しい符号を付して説明する。
【００３０】
（ａ）本発明の実施の形態構成例
本発明の実施の形態構成例について、図２を参照しながら説明する。
図２において、１０は入力回路であり、２０はプロセッサであり、３０はファイル回路であり、４０は記憶回路であり、５０はファイル入力部であり、６０は回路生成部であり、７０はパターン生成部であり、８０はシミュレーション部であり、９０はスキャン抽出部である。
【００３１】
入力回路１０は、プロセッサ２０とファイル回路３０と記憶回路４０とに接続され、ＰＴ基板上に搭載される回路の回路データの中にあるＬＳＩ回路に組み込まれているスキャン回路が指定される回路である。
【００３２】
スキャン抽出部９０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、ＰＴ基板上に搭載される回路を指定されたスキャン回路の組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別し、前記ＬＳＩ回路を更に前記スキャン回路の動作時に動作するスキャン系回路と、非スキャン系回路とに分別するプログラムである。
【００３３】
回路生成部６０は、記憶回路４０に保持されてプロセッサ２０の上で走行するプログラムであって、前記スキャン系回路と前記非ＬＳＩ回路とを組み合わせ、検査データ生成に必要なデータのみを抽出して検査データ生成に必要な回路モデルを生成する手段である。
【００３４】
（ｂ）本発明の実施の形態処理例
本発明の実施の形態処理例について、図３を参照しながら説明する。
記憶回路４０から読み出されたファイル入力部５０がプロセッサ２０の上を走行し、ファイル回路３０からＰＴ基板上に搭載される回路の回路データを読出し、前記回路データを記憶回路４０の図示されない領域に格納する。（ステップＳ１）
ついで、プロセッサ２０の上を走行するスキャン抽出部９０により、前記回路データが記憶回路４０から読み出され、入力回路１０を介して指定されたスキャン回路の組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別され、スキャン回路の出力側の全てのネットがトレースされて出力側スキャン系回路としてマーキングされる。（ステップＳ２）
スキャン抽出部９０により前記ＬＳＩ回路の前記スキャン回路を動作させる際に使用される入力側の全てのネットがバックトレースされ、入力側スキャン系回路としてマーキングされる。（ステップＳ３）
スキャン抽出部９０により、前記入力側スキャン系回路と前記出力側スキャン系回路とが組み合わされてスキャン系回路が生成される。（ステップＳ４）
ついで、回路生成部６０により前記非ＬＳＩ回路と前記スキャン系回路とが組み合わされ、検査データ生成に必要なデータのみが抽出され、検査データ生成に必要な回路モデルが生成される。（ステップＳ５）
パターン生成部７０により、前記回路モデルに入力される入力データが生成される。（ステップＳ６）
プロセッサ２０の上を走行するシミュレーション部８０により、前記入力データが前記回路モデルに入力された場合の前記回路モデルの動作がシミュレートされ、前記回路モデルから出力される出力データが生成され、前記入力データと前記出力データとが検査データとしてファイル回路３０に格納される。（ステップＳ７）
プロセッサ２０の上を走行するパターン生成部７０により、前記回路モデルの全てのネットについて検査データが生成されたか否かがチェックされ、全ネットについて検査データが生成された場合には処理を終了し、検査データの生成されていないネットが残っている場合にはステップＳ６に戻る（ステップＳ８）
【００３５】
【発明の効果】
以上説明した様に、本発明によればＰＴ板の検査データ生成に際し、ＬＳＩの内部回路を検査対象から除外した検査データを生成することができるため、検査データ生成に要する時間を短縮出来、また検査データ生成に要する記憶回路の容量を削減することが出来るという工業的効果がある。
【図面の簡単な説明】
【図１】本発明の原理図
【図２】本発明の実施の形態構成図
【図３】本発明の実施の形態フローチャート図
【図４】従来例の構成図
【図５】従来例のフローチャート図
【符号の説明】
１ 読取手段
２ 回路分別手段
３ 回路生成手段
４ 入力データ生成手段
５ 検査データ生成手段
６ 指定手段
１０ 入力回路
２０ プロセッサ
３０ ファイル回路
４０ 記憶回路
５０ ファイル入力部
６０，６０’ 回路生成部
７０ パターン生成部
８０ シミュレーション部
９０ スキャン抽出部
Claims (3)
- ＰＴ基板上に搭載された回路の回路データを読み込み、前記回路を、指定された回路が組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別し、更に前記ＬＳＩ回路を前記指定された回路の動作時に動作する第１の回路と前記指定された回路の動作時には動作しない第２の回路とに分別し、前記非ＬＳＩ回路と前記第１の回路とを結合して回路モデルを生成し、前記回路モデルを検査する入力データを生成し、前記入力データを前記回路モデルに入力した場合の前記回路モデルの動作をシミュレートして出力データを生成し、前記入力データと前記出力データとを検査データとして出力することを特徴とする検査データ生成方法。
- ＰＴ基板上に搭載された回路を、指定されたスキャン回路が組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別し、前記ＬＳＩ回路を前記スキャン回路の動作時に動作するスキャン系回路と非スキャン系回路とに分別し、前記非ＬＳＩ回路と前記スキャン系回路とを結合して回路モデルを生成し、前記回路モデルを対象として検査データを生成することを特徴とする請求項１に記載の検査データ生成方法。
- ＰＴ基板上の回路の回路データを読み込む読取手段と、前記回路の中にあるＬＳＩ回路のスキャン回路を指定する指定手段と、前記回路を指定された回路が組み込まれたＬＳＩ回路と非ＬＳＩ回路とに分別し、更に前記ＬＳＩ回路を前記スキャン回路の動作時に動作するスキャン系回路と非スキャン系回路とに分別する回路分別手段と、前記非ＬＳＩ回路と前記スキャン系回路とを結合して回路モデルを生成する回路生成手段と、前記回路モデルを検査する入力データを生成する入力データ生成手段と、前記入力データを前記回路モデルに入力した場合の前記回路モデルの動作をシミュレートして出力データを生成し、前記入力データと前記出力データとを検査データとして出力する検査データ生成手段とから構成される検査データ生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11464796A JP3557784B2 (ja) | 1996-05-09 | 1996-05-09 | 検査データ生成方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11464796A JP3557784B2 (ja) | 1996-05-09 | 1996-05-09 | 検査データ生成方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09304478A JPH09304478A (ja) | 1997-11-28 |
| JP3557784B2 true JP3557784B2 (ja) | 2004-08-25 |
Family
ID=14643048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11464796A Expired - Fee Related JP3557784B2 (ja) | 1996-05-09 | 1996-05-09 | 検査データ生成方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557784B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839856B2 (ja) * | 2006-01-23 | 2011-12-21 | 富士通株式会社 | スキャンチェーン抽出プログラム、スキャンチェーン抽出方法及び試験装置 |
| JP6016415B2 (ja) * | 2012-04-04 | 2016-10-26 | 日置電機株式会社 | 検査用データ作成装置および回路基板検査装置 |
-
1996
- 1996-05-09 JP JP11464796A patent/JP3557784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09304478A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE186999T1 (de) | Simulation von ausgewählten logik- schaltungsentwürfen | |
| US20100042396A1 (en) | Automated Method for Validating Manufacturing Test Rules Pertaining to an Electronic Component | |
| JP2000082094A (ja) | 半導体集積回路設計検証システム | |
| US7424690B2 (en) | Interconnect integrity verification | |
| JP3557784B2 (ja) | 検査データ生成方法及び装置 | |
| US20010049802A1 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
| JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
| JP2008085559A (ja) | 外観検査用の画像の保存方法および画像保存処理装置 | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| TW202113599A (zh) | 依據標準值建立檢測模型以確認焊接狀態之系統及方法 | |
| JP4480947B2 (ja) | 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム | |
| JP4102976B2 (ja) | パターン欠陥解析支援装置およびパターン欠陥解析支援プログラム | |
| JP2004287585A (ja) | カード設計検証方法及びカード設計検証システム | |
| JP2003307543A (ja) | Ｌｓｉ検査装置及び検査手法 | |
| Manasa et al. | Fault Detection of Assembled PCB through Image Processing using LABVIEW | |
| CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
| Cntapay et al. | Electronic datasheet parameter extractor and verifier system for printed circuit board development | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| US6961887B1 (en) | Streamlined LASAR-to-L200 post-processing for CASS | |
| JP3228126B2 (ja) | 試験システム | |
| KrishnaPriya | DEEP LEARNING FOR FLAWS IN PCB DESIGN | |
| JP3030935B2 (ja) | 表面実装対応配線装置における自動配線方法 | |
| JP2004348596A (ja) | Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム | |
| JPH11183572A (ja) | 布線検査装置の検査方法及び方式 | |
| Deno et al. | A rapid prototyping methodology for reverse engineering of legacy electronic systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |