JPH0785129A - テストパターン生成方法 - Google Patents

テストパターン生成方法

Info

Publication number
JPH0785129A
JPH0785129A JP5226151A JP22615193A JPH0785129A JP H0785129 A JPH0785129 A JP H0785129A JP 5226151 A JP5226151 A JP 5226151A JP 22615193 A JP22615193 A JP 22615193A JP H0785129 A JPH0785129 A JP H0785129A
Authority
JP
Japan
Prior art keywords
fault
connection
test pattern
failure
stuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5226151A
Other languages
English (en)
Inventor
Kazuyoshi Kono
野 和 義 河
Seiichi Nishio
尾 誠 一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5226151A priority Critical patent/JPH0785129A/ja
Publication of JPH0785129A publication Critical patent/JPH0785129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【構成】 故障を仮定した結線のテストパターン生成
(103)において、この故障を過程した結線から出力
端子へ故障差を伝搬させる経路の構成要素となる各結線
とその信号値とを保存しておく。この信号値は各結線が
故障なしのときの故障差の値を示すものに相当すること
となる。そこで、そのパターン生成処理の後、各結線に
おける信号値を故障差データとして参照し、各結線にお
ける同一テストパターンで検出可能な縮退故障の種別を
求める(104)。このように、故障を仮定した結線の
テストパターン生成処理過程での情報を有効利用するこ
とで、故障を仮定した結線のテストパターンと同一のテ
ストパターンで検出可能な結線の故障を求めるようにな
っている。 【効果】 テストパターンの生成を高速に行うことがで
きることとなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理回路の縮退故障を
検出するためのテストパターンを自動的に生成する方法
に関する。
【0002】
【従来の技術】論理回路の結線故障を検査するためのテ
ストパターンを自動的に生成する方法としてD−アルゴ
リズムがある。
【0003】図13はこの方法の処理の概略を示すもの
である。
【0004】この図において、まず最初に、故障リスト
作成処理301において全ての結線の故障データをリス
トで繋ぎ、故障リストを作成する。この故障リストの構
成要素となる各故障データは故障を仮定した結線名、故
障の種類(つまり、縮退の種別であって、0−縮退(結
線の値が常に0となってしまう故障)・1−縮退(結線
値が常に1となってしまう故障)のいずれであるか)を
示すデータを持つものとされる。
【0005】次に、テストパターン生成処理302によ
り故障リストの故障を一つずつ取り出して各故障を検出
するためのテストパターンを作成する。
【0006】図14は、このテストパターン生成処理3
02の内容を示すものである。
【0007】この図において、まず、故障差(cub
e)割付け処理401において、故障リストから1つの
結線の故障を取り出すと、その結線にcubeを割り付
ける。cubeには、d−cube,not(d)−c
ubeがあり、それぞれ以下に示す意味を持つとする。 d−cube:故障でない時1,故障の時0 not(d)−cube:故障でない時0,故障の時1 次に、故障発生処理402により、仮定した故障を発生
させるための入力系列を求める。
【0008】最後に、故障伝搬処理403により、cu
beを出力端子まで伝搬させる。ここで、ある結線から
出力方向の次の結線へcubeを伝搬させる際、極性が
反転するゲートを通過する時にはcubeの極性を反転
させる。即ち、 d−cube→not(d)−cube not(d)−cube→d−cube とする。
【0009】極性の変化しないゲートを通過する場合に
は、cubeの極性はそのままである。
【0010】そして、図13に戻り、テストパターン生
成処理302の結果、テストパターンが生成された場合
には、その後処理として、故障を仮定した結線の故障を
検出するためのテストパターンと同一のテストパターン
で検出可能な結線の故障を求める処理303において、
故障シミュレーションを実行し、生成されたテストパタ
ーンで検出可能な故障を全て求め、それらの故障を検出
可能として故障リストから取り除く。
【0011】あるいは、テストパターン生成処理302
の結果、テストパターンが生成できなかった場合には、
その後処理として、冗長故障処理304において、テス
トパターンの生成できなかった故障を冗長故障として、
故障リストから取り除くこととなる。
【0012】以上のように従来の方法によれば、ある結
線の故障を検出するためのテストパターンを生成するこ
とに加え、上記故障シミュレーションによって同一のテ
ストパターンで他の結線の故障を検出可能とされてい
る。
【0013】これらの方法の他にPODEM,FAN,
SOCRATES等と呼ばれる方法があるが、基本的な
処理の流れは同様である。
【0014】
【発明が解決しようとする課題】しかし、回路規模が拡
大し複雑化するにつれて、テストパターンの生成に要す
る時間もさることながら、故障シミュレーションに要す
る時間も膨大なものとなってしまうため、いつまでもこ
のシミュレーションに頼るわけにはいかなくなってき
た。
【0015】本発明は、上記問題点に鑑みてなされるも
のであり、ある故障を検出するためのテストパターンが
生成された場合、同一テストパターンで検出可能な他の
故障をそのテストパターンの生成処理過程での情報を生
かして見付け出すことにより、従来より高速なテストパ
ターン生成方法を提供することを目的とする。
【0016】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では、ハードウエア記述言語により記述
された論理回路中において結線の出力が常に一定値とな
る結線故障を検出する際に、この結線故障を信号値とし
て前記論理回路の出力端子へ伝搬させるのに必要な前記
論理回路への入力データからなるテストパターンを生成
するト共に、前記結線故障を出力端子へ伝搬させる経路
を構成する結線とその結線における信号値とを保存する
ことにより結線用のテストパターンを生成することを特
徴とする。ここで故障差とは故障がある場合とない場合
とでの値の異なる状態をいう。
【0017】
【作用】本発明において、結線に仮定した故障を検出す
るためのテストパターン生成において、この故障を仮定
した結線から出力端子へ故障を伝搬させる経路の構成要
素となる各結線と故障データとを保存しておく。そこ
で、そのパターン生成処理の後、各結線におけるデータ
を参照し、各結線における同一テストパターンで検出可
能な縮退故障の種別を求めることができることとなる。
【0018】このように、本発明では、故障を仮定した
結線のテストパターン生成処理過程での情報を有効利用
することで、故障を仮定した結線のテストパターンと同
一のテストパターンで検出可能な結線の故障を求めるよ
うになっているため、テストパターンの生成を高速に行
うことができることとなる。
【0019】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図1及び図2は本発明の一実施例に係る
テストパターン生成方法の内容を示すものである。従来
の処理フロー(図13及び図14)と比較すると、異な
る部分が4箇所である。
【0020】まず第1に、縮退故障フラグ領域確保処理
101が追加され、この処理を最初に行なっている。縮
退故障フラグ領域確保処理101は次のように行われ
る。 すなわち:各結線毎に、縮退故障フラグ(0−縮退故障
伝搬フラグ及び1−縮退故障伝搬フラグ)の領域を確保
し、0に初期化しておく。縮退故障フラグは値0,1ま
たは2を持ち、それぞれ次のような意味を持つとする。 0→故障検出できず、 1→縮退故障検出できる可能性あり、 2→故障検出済 である。
【0021】この縮退故障フラグ領域確保処理101の
後に故障リスト作成処理102を実行する。これは従来
の故障リスト作成処理301と同様であるので、ここで
はその説明は省略する。
【0022】そして第2の相違点は続くテストパターン
生成処理103中のcube割り付け処理201におい
て従来の同処理401と同じ処理に加え縮退故障フラグ
への値設定を行なう処理が含まれている点にある。縮退
故障フラグへの値設定を行なう処理は以下に示す通りで
ある。
【0023】縮退故障フラグへの値設定を行なう処理:
結線にd−cubeを割り付けた場合には、0−縮退故
障フラグの値を1とし、結線にnot(d)−cube
を割り付けた場合には、1−縮退故障フラグの値を1と
する。
【0024】その後、故障発生処理202を実行する
が、これは従来の処理402と同様である。
【0025】そして第3に、テストパターン生成処理1
03中の故障伝搬処理203の中に、従来の故障伝搬処
理403と同様の処理に加え故障伝搬経路保存処理が追
加されている。この故障伝搬経路保存処理は以下に示す
通りである。 すなわち:テストパターン生成を行なう際、結線にd−
cubeが伝搬した場合はその結線の0−縮退故障伝搬
フラグが0であれば1に、not(d)−cubeが伝
搬した場合はその結線の1−縮退故障伝搬フラグが0で
あれば1にする。バックトラックが起こり故障が伝搬し
なくなった場合、対応する結線のフラグの値が1であれ
ば0にする。
【0026】図1に戻り、テストパターンが生成できた
場合、故障を仮定した結線の故障を検出するためのテス
トパターンと同一テストパターンで検出可能な結線の故
障を求める処理104が第4の相違点として以下の様に
変更されている。 すなわち:各結線の縮退故障フラグを調べ、その値が1
であるものを同一のテストパターンで検出可能な故障と
して、故障リストから外す。また、故障フラグの値が0
または1のものを2にする。
【0027】テストパターン生成処理103でテストパ
ターンが生成できなかった場合の冗長故障処理105は
従来の処理304と同様である。
【0028】以上の如く、本実施例においては、テスト
パターン生成処理103において、故障を仮定した結線
についてのテストパターンの生成の際、この故障を過程
した結線から出力端子へ故障差(d−cubeあるいは
not(d)−cube)を伝搬させる経路の構成要素
となる各結線とその信号値とを保存しておき、当該テス
トパターン生成処理の後処理に、各結線における信号値
を故障差データとして参照し、各結線における同一テス
トパターンで検出可能な縮退故障の種別を求める処理を
付加し、故障を仮定した結線のテストパターン生成処理
過程での情報を有効利用することにより故障を仮定した
結線のテストパターンと同一のテストパターンで検出可
能な結線の故障を求めるようになっているため、テスト
パターンの生成を高速に行うことができることとなった
ものである。
【0029】以下に具体的な論理回路例を用いて本実施
例のテストパターン生成処理を説明する。
【0030】図3はその論理回路例を示すものであり、
図4はその論理ゲート間の接続関係を図解するものであ
る。ここで図4中、正方形は結線、長方形は論理ゲート
であり、それらの接続関係は結線情報と論理ゲート情報
との双方向のポインタによる連結で定義されている。図
5(a)は結線情報のデータ構造、図5(b)は論理ゲ
ート情報のデータ構造を表したものである。ここでは、
結線情報に縮退故障フラグを持たせており、これは従来
技術では無かったものである。また図5(c)は故障リ
ストの単位故障データの構造を表すものである。単位故
障データは、結線名・故障の種類・テストパターン番号
の各データからなっており、結線名はテストパターン生
成処理の対象となる結線を特定する情報、故障の種類は
縮退故障が0−縮退及び1−縮退のいずれであるかを示
す情報である。最後のテストパターン番号はテストパタ
ーン生成前は「0」の値をとり、生成後は当該テストパ
ターンに付与される識別番号が記録される。
【0031】以下、順を追って処理を説明していく。ま
ず、処理101により、0−縮退故障フラグ及び1−縮
退故障フラグを0に初期化する。
【0032】次いで、処理102により故障リストを作
成する。前述したように故障リストの各要素のデータ構
造は図5(c)に示す通りであり、図3に示す論理回路
の場合には故障が検出されるべき結線はA〜Iの8か所
であり、かつそれぞれに0−縮退故障及び1−縮退故障
を割当てると、合計16個の単位故障データが作成さ
れ、それらが連結された故障リストが作成される。図6
はこの故障リストを示すものである。一例として最初の
故障データに注目すれば、「A」は結線Aの結線名を、
その下の「0」は仮定した故障が0−縮退故障であるこ
とを、一番下の「0」は前述したようにテストパターン
が未決であることを示している。
【0033】そして、処理103では、図6に示す故障
リストから1つの故障を取り出し、その故障を検出する
ためのテストパターンを求める。ここでは、結線Aの0
−縮退故障を検出するテストパターンを生成することを
例にとり説明を行なう。ここで、図2を参照すると、 Fault=0−縮退故障 であるので、処理201により、結線Aにd−cube
を割り付け、Aの0−縮退故障フラグを「1」にする
(図7)。
【0034】次に、処理202においてAを「0」にす
るための入力系列を求める。この場合には、 A=1 となる(図8)。
【0035】最後に、処理203において、結線Aにあ
るd−cubeを出力端子まで伝搬させる入力系列を求
める。
【0036】その際には、まず結線Aにあるd−cub
eをEに伝搬させるための結線Bの信号値を求める。す
ると、 B=1 となる。これにより、結線Eにd−cubeが伝搬する
ので、この結線Eの0−縮退故障フラグを「1」とする
(図9)。
【0037】次いで、結線Eのd−cubeを結線Gに
伝搬させるための処理を実行する。このとき、結線Fの
値は「1」となる必要があり、これを満たす入力系列を
求めると、 C=1 となる。これにより、結線Eにあるd−cubeは結線
Gへ伝搬するが、通過するゲートがNANDであるた
め、結線Gでは、not(d)−cubeとなる。よっ
て、結線Gの1−縮退故障フラグを「1」とする(図1
0)。
【0038】同様の処理を繰り返し、図11に示すよう
にcubeを出力まで伝搬させることにより、結線Aの
0−縮退故障を検出するためのテストパターンとして、 A=1,B=1,C=1,H=0; が生成される。
【0039】再び図1を参照すると、処理103により
テストパターンが得られたので処理104へ行く。ここ
で0あるいは1−縮退故障フラグを参照することになる
故障差を伝搬させる経路は、故障を仮定した結線から、
縮退故障フラグが1の結線を順次たどっていくことによ
り得られる。この経路は得られたテストパターンにより
故障を仮定した結線の故障差が出力まで伝搬していく経
路を表わすものであるが、また、経路上の結線の故障も
出力へ伝搬させることができることを表わしている。
【0040】従って、同一テストパターンで検出可能な
故障を発見するためには、故障を仮定した結線Aから出
力方向へ縮退故障フラグが「1」ものをたどっていけば
よいこととなる。図11から結線A,E,Iの0−縮退
故障フラグが「1」であることが判る。また、結線Gの
1−縮退故障フラグが「1」となっていて、結線Gの1
−縮退故障が同一のテストパターンで検出可能となる。
これらの故障に対応する故障リストの要素である単位故
障データ、つまり結線名が「E」、「I」で且つ故障の
種類が0−縮退故障である単位故障データ及び結線名が
「G」で且つ故障の種類が1−縮退故障である単位故障
データを求め、それらのテストパターン番号領域にテス
トパターン番号を書き込む。ここで、テストパターン番
号は、テストパターンが得られた場合、テストパターン
を識別するために、例えば1から順につけていく番号と
される。以上の処理により、結線Aテストパターン生成
後の故障リストは図12に示すようになる。
【0041】一方、処理103でテストパターンが得ら
れなかった場合には、処理105において、テストパタ
ーン番号領域に「−1」を書き込む。この値「−1」
は、対応する故障が冗長故障であったことを表している
ものとする。
【0042】以下同様な手順で全ての故障を検出するた
めのテストパターンを順次生成していけば良い。
【0043】
【発明の効果】以上説明したように本発明によれば、故
障を仮定した結線のテストパターン生成において、この
故障を過程した結線から出力端子へ故障差を伝搬させる
経路の構成要素となる各結線とその信号値とを保存して
おき、そのパターン生成処理の後、各結線における信号
値を故障差データとして参照し、各結線における同一テ
ストパターンで検出可能な縮退故障の種別を求めるよう
にし、故障を仮定した結線のテストパターン生成処理過
程での情報を有効利用することで、故障を仮定した結線
のテストパターンと同一のテストパターンで検出可能な
結線の故障を求めるようになっているため、テストパタ
ーンの生成を高速に行うことができることとなる。
【0044】特筆すべきことに、回路構成が複雑になれ
ば、同一テストパターンで検出可能な結線の故障も増え
る可能性が高いから、今後、大規模集積化が進む中で大
きな効果を期待されることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るテストパターン生成方
法の内容を示す処理フロー図。
【図2】図1に示す1つの故障を検出するためのテスト
パターンを生成する処理の内容を示す処理フロー図。
【図3】図1及び図2に示すテストパターン生成処理の
内容を具体的に説明するために使用する一論理回路例を
示す回路図。
【図4】結線情報と論理ゲート情報とで定義される図3
に示す論理回路の接続情報のイメージを図解する回路
図。
【図5】結線情報((a))、論理ゲート情報
((b))、故障リストの単位故障データ((c))の
各構造を示す説明図。
【図6】図3に示す論理回路について作成される故障リ
ストの初期状態を示す説明図。
【図7】図3に示す論理回路における結線Aへのd−c
ube割当て段階を示す説明図。
【図8】図3に示す論理回路における結線Aのd−cu
beを結線Eへ伝搬するための結線Aへの入力決定段階
を示す説明図。
【図9】図3に示す論理回路における結線Aのd−cu
beを結線Eへ伝搬するための結線Bへの入力決定段階
を示す説明図。
【図10】図3に示す論理回路における結線Eのd−c
ubeを結線Gへnot(d)−cubeとして伝搬す
るための入力決定段階を示す説明図。
【図11】図3に示す論理回路における結線Gのnot
(d)−cubeを結線Iへd−cubeとして伝搬す
るための入力決定段階を示す説明図。
【図12】結線Aの0−縮退故障を検出するためのテス
トパターン及びこれと同一パターンで検出可能な結線の
故障を求めた後の故障リストの状態を示す説明図。
【図13】従来のテストパターン生成方法の内容を示す
処理フロー図。
【図14】従来の1つの故障を検出するためテストパタ
ーンを生成する処理の内容を示す処理フロー図。
【符号の説明】
101 縮退故障フラグ領域確保処理 102 故障リスト作成処理 103 テストパターン生成処理 104 故障を仮定した結線の故障を検出するためのテ
ストパターンと同一のパターンで検出可能な結線の故障
を求める処理 105 冗長故障処理 201 cube割り付け処理 202 故障発生処理 203 故障伝搬処理 301 故障リスト作成装置 302 テストパターン生成処理 303 故障を仮定した結線の故障を検出するためのテ
ストパターンと同一のパターンで検出可能な結線の故障
を求める処理 304 冗長故障処理 401 cube割り付け処理 402 故障発生処理 403 故障伝搬処理

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ハードウエア記述言語により記述された論
    理回路中において結線の出力が常に一定値となる結線故
    障を検出する際に、この結線故障を信号値として前記論
    理回路の出力端子へ伝搬させるのに必要な前記論理回路
    への入力データからなるテストパターンを生成するト共
    に、前記結線故障を出力端子へ伝搬させる経路を構成す
    る結線とその結線における信号値とを保存することによ
    り結線用のテストパターンを生成することを特徴とする
    テストパターン生成方法。
JP5226151A 1993-09-10 1993-09-10 テストパターン生成方法 Pending JPH0785129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5226151A JPH0785129A (ja) 1993-09-10 1993-09-10 テストパターン生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5226151A JPH0785129A (ja) 1993-09-10 1993-09-10 テストパターン生成方法

Publications (1)

Publication Number Publication Date
JPH0785129A true JPH0785129A (ja) 1995-03-31

Family

ID=16840663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5226151A Pending JPH0785129A (ja) 1993-09-10 1993-09-10 テストパターン生成方法

Country Status (1)

Country Link
JP (1) JPH0785129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878108B2 (en) 2001-01-16 2005-04-12 Pentax Corporation Insertion unit for endoscope

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878108B2 (en) 2001-01-16 2005-04-12 Pentax Corporation Insertion unit for endoscope

Similar Documents

Publication Publication Date Title
JP3137056B2 (ja) 故障伝搬経路抽出システム及びその方法並びにその制御プログラムを記録した記録媒体
US5657240A (en) Testing and removal of redundancies in VLSI circuits with non-boolean primitives
JPH1038983A (ja) 故障個所特定化方法
JP2953975B2 (ja) テストパタン生成装置およびテストパタン生成方法
JP2007108863A (ja) 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体
JPH10283394A (ja) 故障シミュレーション方法
JP2655105B2 (ja) 順序回路の故障箇所推定方法
JPH0785129A (ja) テストパターン生成方法
US6965853B2 (en) Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements
US6871308B1 (en) Semiconductor inspection method
JPH09171056A (ja) テスト設計方法とその装置、並びにテスト方法とその装置
JPH01156680A (ja) 論理回路の故障診断方法
JPS63140969A (ja) 試験容易化方式
JP2658857B2 (ja) 等価故障抽出方法及び装置
JP2943161B2 (ja) 故障シミュレーション方法
JPH06266792A (ja) 故障シミュレーション処理方法
JPH1183945A (ja) 論理回路の故障診断方式
JPH11265980A (ja) 集積回路の故障検証方法
JPH0980121A (ja) 集積回路の故障診断装置及び方法
JPH02105437A (ja) 論理集積回路の故障診断方法および装置
JPH0777562A (ja) ショート故障診断データ生成方法
JPH02224070A (ja) 論理回路の遅延時間解析装置
JPS63231279A (ja) 論理回路の故障箇所推定方法
JPH11345883A (ja) 半導体集積回路のレイアウト検証方法とレイアウト検証装置
JPH06324117A (ja) 故障検出率算出方法及び装置