JPH06324117A

JPH06324117A - 故障検出率算出方法及び装置

Info

Publication number: JPH06324117A
Application number: JP5139072A
Authority: JP
Inventors: Toshihiro Takahashi; 俊裕高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1993-05-17
Filing date: 1993-05-17
Publication date: 1994-11-25

Abstract

(57)【要約】【目的】ＬＳＩテスタによる実際の回路の検査時の判
定／無視の命令も考慮した正しい故障検出率を算出する
ことを可能とした故障検出率算出方法の提供すること。【構成】集積回路テスタ用のテストプログラムＴＰＧ
（ステップ２０２）から被試験回路の各出力ピン毎でか
つ一定時間間隔毎に判定／無視の命令パターンを抽出す
る（ステップ２０６）。また、テストパターンＴＰＮ
（ステップ２０１）を基に、判定／無視の命令パターン
を含めて論理シミュレーション用入力パターンに変換す
る（ステップ２０２）。論理シミュレーション用回路情
報（ステップ２０３）の上の各出力ピンにスイッチング
手段を直列に接続した新しい回路情報に生成する（ステ
ップ２０４）。上記判定／無視の命令パターン含む入出
力パターン（ステップ２０８）を、上記新しい回路情報
（ステップ２０５）に印加した状況を故障シミュレーシ
ョンする（ステップ２０９）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路を検査・試験
するためのテストパターンの有効性を表す故障検出率を
算出することができる故障検出率算出方法及び装置に関
する。

【０００２】

【従来の技術】一般に、大規模集積回路（ＬＳＩ）の製
造工場等においては、製造されたＬＳＩが正確に製造さ
れ、かつ設計されたとおりの性能を有しているかを検査
・試験することが行われている。このＬＳＩの検査・試
験にはいわゆるＬＳＩテスタが使用されており、各種の
テストパターンに応じてＬＳＩテスタが作動することに
より、製造されたＬＳＩについて試験・検査が行われて
いる。ところで、このようなＬＳＩテスタで使用される
テストパターンが有効であるか否かを表す指標として、
一般に、「故障検出率」が使用されている。

【０００３】この故障検出率は、「故障シミュレーショ
ン」を行うことにより算出されている。「故障シミュレ
ーション」とは、被試験回路の中において、考えられる
全ての故障を仮りにこれが存在するものと想定して論理
シミュレーションを行い、１個１個の故障が用意された
テストパターンで検出できるかどうかを判断する処理の
ことをいっている。「故障検出率」とは、全故障の内で
何個の故障が検出できたかを表す数値のことをいってい
る。さて、上記故障シミュレーションを行う故障シミュ
レータの内部では、故障を想定した被試験回路の論理動
作と、故障のない正常な被試験回路の動作とを同時にシ
ミュレーションし、両被試験回路からの出力信号を比較
し、用意されたテストパターンにより異なる出力信号を
出させることができたときに、その故障が検出されたと
見なすという処理を行っている。このような故障シミュ
レーションにおいては、故障の想定方法や、故障の被試
験回路と正常の被試験回路との動作の比較方法などにつ
いて種々の方式が提案されている。しかしながら、故障
シミュレーションそのものの基本的処理は上記の通りの
ものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の故障検出率算出方法あるいは故障検出率算出装置で
は、次の（１）及び（２）の理由により、故障検出率が
実際の値よりも楽観的な数字となって、信用がおけない
ものとなる不都合があった。（１）実際の検査・試験を実行するＬＳＩテスタは、被
試験回路からの出力信号を観測して正常期待値と比較し
て良品／不良品の判定（ケア(Care)）するか、又はその
出力信号を無視（マスク(Mask[Don't Care ]))するかの
情報を全く考慮していなかった。ところで、実際のＬＳ
Ｉの検査においてケア(Care)のパターンのみが不良品の
検出に寄与している。したがって、上述したように判定
（Care）と無視（Mask[Don't Care ])の情報を考慮しな
いことは、真の故障検出率を算出できないことになる。

【０００４】（２）ＬＳＩテスタによる被試験回路の検
査において、印加されるテストパターン系列中の全パタ
ーンについて、被試験回路の出力信号を調べ正常期待値
と比較するということは、特に大規模回路では稀であ
る。通常は、テストパターン系列中の一部のパターンの
みが比較の対象となり、残りのパターンは被試験回路を
ある状態に設定するためだけに用いられているというの
が現状である。このため、被試験回路の出力信号は観測
されなかったり、ノイズやマージン不足のために出力信
号が安定していなかったりして、残りのパターンについ
ては、被試験回路の出力信号と正常期待値とを比較して
いないことになる。そこで、本発明は、上述した不都合
を解消し、ＬＳＩテスタによる実際の回路の検査時の判
定／無視の命令も考慮した正しい故障検出率を算出する
ことを可能とした故障検出率算出方法及び装置を提供す
ることを目的とする。

【０００５】

【課題を解決するための手段】請求項１記載の発明に係
る故障検出率算出方法では、集積回路テスタ用のテスト
プログラムから各出力ピン毎でかつ一定時間間隔毎に判
定／無視の命令パターンを抽出するとともに、その命令
パターンを論理シミュレーション用の判定／無視を含む
入力パターンに変換する工程と、論理シミュレーション
用回路情報上の各出力ピンに、出力信号を導通／遮断す
るスイッチング手段を直列に接続した新しい回路情報に
生成する工程と、上記入出力パターンを上記新しい回路
情報に印加した状況を故障シミュレーションする工程と
を有することにより前記目的を達成する。

【０００６】請求項２記載の発明による故障検出率算出
装置では、集積回路テスタ用のテストプログラムから各
出力ピン毎でかつ一定時間間隔毎に判定／無視の命令パ
ターンを抽出する抽出手段と、前記抽出手段からの命令
パターンを論理シミュレーション用の判定／無視を含む
入力パターンに変換する変換手段と、論理シミュレーシ
ョン用回路情報上の各出力ピンに、出力信号を導通／遮
断するスイッチング手段を直列に接続した新しい回路情
報に生成する回路情報生成手段と、前記変換手段からの
判定／無視を含む入出力パターンを上記回路情報生成手
段からの新しい回路情報に印加して故障シミュレーショ
ンするシミュレーション手段とを備えて前記目的を達成
する。

【０００７】

【作用】請求項１記載の発明では、（ａ）集積回路テス
タ用のテストプログラムから各出力ピン毎でかつ一定時
間間隔毎に判定／無視の命令パターンを抽出し、（ｂ）
全テストパターンについて判定／無視の命令パターンを
含めて論理“０”あるいは論理“１”からなる入出力パ
ターンを形成し、（ｃ）かつ被試験回路の出力ピンに対
して、出力信号を導通／遮断するスイッチング手段を直
列に接続した新しい回路情報に生成し、（ｄ）それら入
出力パターンを新しい回路情報に印加した状況を故障シ
ミュレーションさせることにより、（ｅ）全テストパタ
ーンについて、かつ判定時のみの出力ピンからの出力信
号を正常期待値と比較して故障検出率を算出している。

【０００８】請求項２記載の発明では、試験装置からテ
ストパターン、テストプログラム、及び被試験回路の情
報を取り込み、（ａ）抽出手段により判定／無視の命令
パターンを抽出すること、変換手段によりテストパター
ンと判定／無視の命令パターンとを含めて論理シミュレ
ーション用の“１”／“０”の入力パターンに変換する
こと、（ｂ）回路情報生成手段により、論理シミュレー
ション用回路情報上の各出力ピンに、スイッチング手段
を直列接続した新しい回路情報に生成すること、（ｃ）
シミュレーション手段により、上記（ａ）項で得た入力
パターンを、上記（ｂ）項で得た新回路情報に印加して
故障シミュレーションさせている。これにより、故障検
出率算出装置では、故障検出率を算出するのに必要で十
分な情報が得られることになり、正しい故障検出率を算
出することができることになる。

【０００９】

【実施例】以下、本発明の実施例について、図１乃至図
８を参照して詳細に説明する。図１は、本願発明の故障
検出率算出方法の実施例を実現する故障検出率算出装置
を示すブロック図である。図１において、故障検出率算
出装置は、汎用計算機システム１と、これに回線３を介
して結ばれたＬＳＩテスタ５とから実現される。前記Ｌ
ＳＩテスタ５にはテストプログラムＴＰＧ用のディスク
装置５１が接続されており、テストプログラムＴＰＧが
与えられるようになっている。このＬＳＩテスタ５は、
半導体集積回路製造プロセスによって製造されたＬＳＩ
チップを、良品と不良品に選別するという機能を持つ。
また、ディスク装置５１に記憶されているテストプログ
ラムＴＰＧは、ＬＳＩテスタを動かすための命令やデー
タの集まりであり、ＬＳＩチップの良品・不良品の選別
の基準などもその中に含まれている。

【００１０】汎用計算機システム１は、所定のプログラ
ムやデータを記憶するメモリ、所定の処理プログラムを
記憶する不揮発性メモリ、及び中央処理装置等からなる
計算機１１と、計算機１１の処理結果を表示するＣＲＴ
１２と、必要な情報を入力するキーボード・マウス等か
らなる入力装置１３と、ハードコピーを得るためのプリ
ンタ１４と、データ用のディスク装置１５とからなる。
この汎用計算機システム１は、キーボードまたはマウス
等の入力装置１３からの指示に従って処理を行い、処理
結果をＣＲＴ１２やプリンタ１４に表示したり、新たな
データをディスク装置１５のディスクに書き込んだりで
きる。また、汎用計算機システム１は、ＬＳＩテスタ５
からのテストプログラムＴＰＧ等を回線３を介して取り
込んでいる。

【００１１】さらに、汎用計算機システム１は、ＬＳＩ
テスタ５からのテストパターンＴＰＮ、テストプログラ
ムＴＰＧを回線３を介して計算機１１に取り込むと、計
算機１１が所定の処理プログラムに従って作動し、抽出
手段と、変換手段と、回路情報生成手段と、故障シミュ
レーションとを実現できるようになっている。ここで、
上記計算機１１で実現された抽出手段は、集積回路テス
タ用のテストプログラムから各出力ピン毎でかつ一定時
間間隔毎に判定／無視の命令パターンを抽出できるもの
である。同様に実現された変換手段は、前記抽出手段か
らの命令パターンを論理シミュレーション用の判定（ケ
ア）／無視（マスク）を含む入力パターンに変換でき
る。また、同様に実現された回路情報生成手段は、論理
シミュレーション用回路情報上の各出力ピンに、出力信
号を導通／遮断するスイッチング手段を直列に接続した
新しい回路情報に生成することができる。さらに、同様
に実現された故障シミュレーション手段は、前記変換手
段からの判定／無視を含む入出力パターンを上記回路情
報生成手段からの新しい回路情報に印加して故障シミュ
レーションすることができる。

【００１２】次に、このように構成された実施例の動作
について説明する。図２は本発明の故障検出率算出装置
が動作することにより実現される故障検出率算出方法を
説明するために示すフローチャートである。まず、汎用
計算機システム１の計算機１１には、ＬＳＩテスタ５か
ら回線３を介してテストプログラムＴＰＧ、テストパタ
ーンＴＰＮが与えられるとともに（ステップ２０１，２
０２）、被試験回路の回路情報であるネットリストＮＬ
が与えられる（ステップ２０３）。このネットリストＮ
Ｌは、ＬＳＩテスタ５あるいはディスク装置１５から与
えられる。

【０００１３】すると、計算機１１が所定の処理プログ
ラムに従って作動することにより回路情報生成手段を実
現する。この回路情報生成手段は、ネットリストＮＬか
らのシミュレーション用回路接続情報上の全ての出力ラ
インの最終段に、それぞれトランスミッション・ゲート
ＴＧを自動的に挿入する処理を実行する（ステップ２０
４）。この処理を行う際に、トランスミッション・ゲー
トＴＧの仮想的な外部入力端子に、オン／オフ切換の制
御信号が入力できるようにする。

【００１４】この回路情報生成手段において処理されて
新たな回路とされる例を、被試験回路が図３に示すよう
な二入力論理積（ＡＮＤ）ゲート７で説明する。この回
路情報生成手段では、図３に示すように、入力ピンIPa
，IPb を有する二入力ＡＮＤゲート７の出力ピンOPに
対してトランスミッション・ゲートＴＧを挿入し、図４
に示すような新たな回路９を形成している。すなわち、
回路情報生成手段では、二つの入力ピンIPa，IPbを有す
るＡＮＤゲート７の出力端子にトランスミッション・ゲ
ートＴＧを挿入し、そのゲートの出力端子を出力ピンOP
とし、かつトランスミッション・ゲートＴＧのゲートを
制御信号入力ピンGPとする、シミュレーション用の仮想
的な回路９を生成し、新ネットリストＮＮＬとしてディ
スク装置１５に記憶させる（ステップ２０５）。

【００１５】一方、計算機１１が所定のプログラムを実
行することにより抽出手段が実現される。この抽出手段
は、実際のＬＳＩテスタ５用のテストプログラムＴＰＧ
から、被試験回路の出力信号の判定（ケア）／無視（マ
スク）の命令パターンだけを抽出する（ステップ２０
６）。さらに、計算機１１が所定のプログラムを実行す
ることにより実現された変換手段は、上記抽出手段で抽
出した命令パターンをフォーマット変換し、回路情報生
成手段で挿入したトランスミッション・ゲートＴＧのオ
ン／オフ切換制御信号に対応させる処理を実行する（ス
テップ２０７）。この処理（ステップ２０７）を実行す
る際に、判定（ケア）の時には新回路９のトランスミッ
ション・ゲートＴＧをオン（導通）に、又は無視（マス
ク）の時には新回路９のトランスミッション・ゲートＴ
Ｇをオフ（遮断）にするようなフォーマットに変換して
いる。さらに、上記変換手段は、このフォーマットと、
元のネットリストＮＬ用の通常テストパターンＴＰＮと
を組み合わせて、新ネットリストＮＮＬ用のテストパタ
ーンに合成し（ステップ２０７）、ディスク装置１５に
記憶させる（ステップ２０８）。

【００１６】図５は、上記変換手段により、元のネット
リストＮＬ用のテストパターンＴＰＮから新ネットリス
トＮＮＬ用のテストパターンＴＰＮが形成される例を示
す説明図である。図５（ａ）において、元のネットリス
トＮＬのテストパターンＴＰＮは３パターン４００から
なる。実際のＬＳＩテスタ５上の検査では、何らかの理
由のために、パターン４００の第１パターン４００ａの
出力をマスク（“０”）しているものとしている。した
がって、トランスミッション・ゲートＴＧのオン／オフ
切換信号入力を制御信号入力ピンGPとすると、制御信号
入力ピンGPの１パターン目４００ａは、ゲートを遮断す
るようになっている。

【００１７】図５（ｂ）では、制御信号入力ピンGPのパ
ターンが、もともとの３パターンのテストパターンと合
成されてパターン４０２となる例を示している。つい
で、上述のようにして新たな被試験回路９について全て
の情報が得られたときには（ステップ２０５、２０
８）、計算機１１は所定のプログラムを実行して故障シ
ミュレーション手段を実現する（ステップ２０９）。こ
の故障シミュレーション手段は、故障を想定した回路と
正常回路とが異なった出力を生じれば、その故障が検出
されたとみなす処理を実行している。このように故障シ
ミュレーション手段により処理を実行して真の故障検出
率を算出し、例えばプリンタ１４等を使用して、その故
障検出率をプリントアウト等させている（ステップ２１
０）。このように本実施例では、故障シミュレーション
手段が新被試験回路９の故障検出をしている場合に、マ
スク時では新被試験回路９のトランスミッション・ゲー
トＴＧが遮断されているので、新被試験回路９に故障が
あってもなくても新被試験回路９の出力ピンOPからみた
出力インピーダンスはハイ・インピーダンスとなり、出
力ピンOPから異なった出力を生じることがない。したが
って、マスクの時の故障検出をカウントしないため、正
しい故障検出率の実力値が算出できることになる。

【００１８】上述したように故障シミュレーションを実
行して故障検出率を算出する訳であるが、その故障検出
率の例について、図３に示す被試験回路７の場合と、図
４に示す新被試験回路９の場合について、図６を参照し
ながら説明する。まず、図３に示す被試験回路７は６個
の故障が考えられる。すなわち、図６に示すように、第
１のパターン５０１（「“１”“１”」）を被試験回路
７の入力ピンIPa，IPbに印加した場合に検出される故障
５１１は「ＳＡ０_on０１，ＳＡ０_onＩ１，ＳＡ０_onＩ
２」となり、第２のパターン５０２（「“０”
“１”」）を被試験回路７の入力ピンIPa ，IPb に印加
した場合に検出される故障５１２は「ＳＡ１_onＩ１，Ｓ
Ａ１_on０１」となり、あるいは第３のパターン５０３
（「“１”“０”」）を被試験回路７の入力ピンIPa ，
IPb に印加した場合には検出される故障５１２は「ＳＡ
１_onＩ２，ＳＡ１_on０１」となって、合計６個の故障が
検出できる。

【００１９】これら６個の故障は、図６に示すとおり、
３つのパターン（「“１”“１”」、「“０”
“１”」、「“１”“０”」からなる論理パターン５０
１，５０２，５０３で全て検出することができることに
なる。従来の故障シミュレーション手段でもって故障シ
ミュレーションを実行すると、これら３つのパターンで
故障検出率１００％と算出されることになる。そして、
これら３つのパターン５０１，５０２，５０３で完全な
テストであると思い込んでしまうことになる。しかしな
がら、実際のＬＳＩテスタ５を用いた検査において、何
らかの理由により、第１パターン（「“１”“１”」）
５０１の出力をマスクした場合に、図６の検出される故
障５１１〜５１３から分かるように６個中３個の故障を
見逃してしまうので実際は５０％の検出率となる。

【００２０】このように、従来のＬＳＩテスタ５におけ
るテストパターンＴＰＮが、実際には５０％の能力であ
るのにもかかわらず、１００％の検出率であると信じて
ＬＳＩテスタ５によるＬＳＩの量産テストを続けると、
良品として出荷されるＬＳＩの中に不良品が含まれる可
能性が高くなり、品質保証上重大な問題を引き起こす虞
れがある。しかしながら、本実施例を用いれば、第１パ
ターン（「“１”“１”」）５０１の出力をマスクした
場合に、新被試験回路９の制御信号入力ピンGPにマスク
命令（“０”）を入力して、新被試験回路９の出力ピン
OPからみたインピーダンスをハイインピーダンスとし、
故障検出率にカウントしないようにしているので、ＬＳ
Ｉテスタ５を用いた実際の量産テスト時と同じ条件での
故障検出率が算出でき、テストパターンの有効性の検証
が正しく行われる。これにより、もし故障検出率が低け
れば、テストパターンの追加を行うなどの適切な処置が
取れるようになり、出荷される回路の不良混入率を低減
し、品質を向上させることができることになる。

【００２１】このように本実施例は、マスク時の結果を
故障検出に算出せず、かつ、全てのテストパターンＴＰ
Ｎについて上記処理を実行することができるので、正し
い故障検出率の実力値が算出できることになる。なお、
上記実施例では、新被試験回路９を、二入力ＡＮＤゲー
ト７にトランスミッション・ゲートＴＧを挿入して回路
例（図４）で説明したが、二入力ＡＮＤゲートである被
試験回路７のように出力ラインが出力専用であって、入
出力兼用ラインでない場合には、被試験回路の出力端子
に挿入する回路はトランスミッション・ゲートＴＧに限
る必要はなく他のスイッチング手段であってもよい。例
えば、図７（ａ）に示すように二入力ＡＮＤゲート７の
出力ラインをＡＮＤゲート８１の一方の入力端子に接続
し、ＡＮＤゲート８１の他方の入力端子を制御信号入力
ピンGPとし、ＡＮＤゲート８１の出力ピンを出力ピンOP
とする新被試験回路９ａであってもよい。

【００２２】また、図７（ｂ）に示すように二入力ＡＮ
Ｄゲートである被試験回路７の出力ラインをＯＲゲート
８２の一方の入力端子に接続し、ＯＲゲート８２の他方
の入力端子を制御信号入力ピンGPとし、ＯＲゲート８２
の出力ラインを出力ピンOPとする新被試験回路９ｂであ
ってもよい。さらに、図７（ｃ）に示すように二入力Ａ
ＮＤゲートである被試験回路７の出力ラインをゲート８
３の一方の入力端子に接続し、ゲート８３の他方の入力
端子を制御信号入力ピンGPとし、ゲート８３の出力ライ
ンを出力ピンOPとする新被試験回路９ｃであってもよ
い。

【００２３】さらに、上記実施例では、故障検出率算出
装置は、汎用計算機システム１とＬＳＩテスタ５とを回
線３を介して接続したオンラインシステムで実現した
が、これに限定されることはない。例えば、故障検出率
算出装置は、図８に示すように、ＬＳＩテスタ５のテス
トプログラムＴＰＧ、テストパターンＴＰＮ、及び必要
ならネットリストＮＬをディスク装置５１を介して磁気
テープや磁気ディスクの記憶媒体５５に記憶させ、この
記憶媒体５５を汎用計算機システム１のディスク装置１
５等にかけて汎用計算機システム１の計算機１１に与え
るオフラインシステムでも実現することができる。な
お、上記他の実施例では、他の構成部品は図１と同様で
あり、同一符号を付して説明を省略する。

【００２４】

【発明の効果】以上説明したように請求項１記載の発明
によれば、集積回路テスタ用のテストプログラムから各
出力ピン毎の判定／無視の命令パターンを抽出し、テス
トパターンを含む論理入出力パターンを形成し、かつこ
れら論理入出力パターンと被試験回路の出力ピンにスイ
ッチング手段を直列に接続した新回路情報でもって、故
障シミュレーションさせているので、実際の量産テスト
時と同じ条件での故障検出率が算出でき、テストパター
ンの有効性の検証が正しく行われることになるという効
果がある。また、請求項２記載の発明によれば、実際の
量産テスト時と同じ条件での故障検出率が算出でき、テ
ストパターンの有効性の検証が正しく行われる故障検出
率算出方法を実現できる装置を得ることができる効果が
ある。

【図面の簡単な説明】

【図１】本発明の故障検出率算出装置の実施例を示すブ
ロック図である。

【図２】同実施例の動作を説明するためのフローチャー
トである。

【図３】同実施例で検査する被試験回路の一例を示す回
路図である。

【図４】同実施例で作成した新しい被試験回路の例を示
す回路図である。

【図５】同実施例で使用するテストパターンの例を示す
図である

【図６】同実施例の故障検出率の説明をするための図で
ある。

【図７】同実施例の新しい被試験回路の他の例を示す回
路図である。

【図８】本発明の他の故障検出率算出装置の実施例を示
すブロック図である。

【符号の説明】

１汎用計算機システム３回線５ＬＳＩテスタ１１計算機１２ＣＲＴ１３入力装置１４プリンタ１５ディスク装置５１ディスク装置５５磁気媒体ＴＰＮテストパターンＴＰＧテストプログラムＮＬネットリストＮＮＬ新ネットリストＴＧトランスミッション・ゲート（スイッチング手
段）

Claims

【特許請求の範囲】

【請求項１】集積回路テスタ用のテストプログラムか
ら各出力ピン毎でかつ一定時間間隔毎に判定／無視の命
令パターンを抽出するとともに、その命令パターンを論
理シミュレーション用の判定／無視を含む入力パターン
に変換する工程と、論理シミュレーション用回路情報上の各出力ピンに、出
力信号を導通／遮断するスイッチング手段を直列に接続
した新しい回路情報に生成する工程と、上記判定／無視を含む入出力パターンを上記新しい回路
情報に印加した状況を故障シミュレーションする工程と
を有することを特徴とする故障検出率算出方法。
【請求項２】集積回路テスタ用のテストプログラムか
ら各出力ピン毎でかつ一定時間間隔毎に判定／無視の命
令パターンを抽出する抽出手段と、前記抽出手段からの命令パターンを論理シミュレーショ
ン用の判定／無視を含む入力パターンに変換する変換手
段と、論理シミュレーション用回路情報上の各出力ピンに、出
力信号を導通／遮断するスイッチング手段を直列に接続
した新しい回路情報に生成する回路情報生成手段と、前記変換手段からの判定／無視を含む入出力パターンを
上記回路情報生成手段からの新しい回路情報に印加して
故障シミュレーションするシミュレーション手段とを備
えたことを特徴とする故障検出率算出装置。