JP3169930B2 - テストパタン自動生成装置及びテストパタン自動生成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路のテスト
パタンを生成するテストパタン自動生成装置及び方法に
関する。特に、電子回路に修正が加えられた場合に、そ
の修正箇所を活性化し、修正前後の電子回路を区別可能
なテストパタンを生成する装置及び方法に関する。

【０００２】

【従来の技術】近年、集積回路は大規模化の一途をたど
り、その試験もますます大規模化している。それに伴
い、集積回路のテストパタンの生成に要する期間も増加
しており、この生成期間が集積回路の開発期間中に占め
る割合も大きくなってきている。

【０００３】このテストパタンは、古典的には人手によ
って作成されていた。しかし、集積回路の大規模化によ
って、もはやこのような手法は採用し得なくなり、最近
では、集積回路の故障を高い確率で検出できる高故障検
出率のテストパタンを自動的に作成できる手法が広く利
用されている。そのようなテストパタンの自動生成手法
の１つに「自動テストパタン生成手法」（以下、ＡＴＰ
Ｇ（Automatic Test Pattern Generator）と呼ぶ）があ
る。

【０００４】従来は複数の技術者が数ヶ月かかってテス
トパタンを生成していたのに対して、このＡＴＰＧの利
用によって１人の技術者が１日程度で同様のテストパタ
ンを生成可能となった。その結果、半導体集積回路の開
発期間の短縮と、信頼性の高いテストパタンの生成が実
現されている。

【０００５】

【発明が解決しようとする課題】しかし、この従来の手
法には、次のような問題点がある。第１の問題点は、従
来のＡＴＰＧで生成されるテストパタンは、回路の修正
内容によっては、回路の修正箇所を検出できない場合が
生ずることである。

【０００６】このような場合、従来は、図１９のフロー
チャート図に示されているように、人手を介して修正箇
所を検出可能なテストパタンを追加生成する必要があ
り、その結果多大な手間を要してしまっていた。図１９
には、集積回路に修正が加えられた場合に、修正後の集
積回路に対する新たなテストパタンの生成処理の概要を
示すフローチャート図が示されている。

【０００７】まず、図１９のステップ３０１において
は、いわゆる１ｃｈｉｐＡＴＰＧが実行される。この処
理は、修正した集積回路の回路データに基づき、ＡＴＰ
Ｇによってテストパタンを生成する処理である。次にス
テップ３０２においては、ＡＴＰＧによって生成したテ
ストパタンを用いて、修正後の集積回路と修正前の集積
回路のテストが行われる。

【０００８】ステップ３０３においては、上記ステップ
３０２におけるテストの結果、修正箇所を検出できたか
否かが検査される。ここで、修正箇所を検出できると
は、修正前の集積回路と修正後の集積回路とを区別可能
であることを意味する。このステップ３０３の検査によ
って、上記両集積回路を区別できれば、テストパタンの
生成作業は完了するが、区別できない場合には次のステ
ップ３０４に処理が移行する。

【０００９】ステップ３０４においては、修正箇所を検
出できるテストパタンが人手によって生成される。ステ
ップ３０５においては、上記ステップ３０４で生成され
たテストパタンを、上記１ｃｈｉｐＡＴＰＧで生成した
テストパタンに追加する。そして、この人手で生成され
たテストパタンが追加された新たなテストパタンを用い
て、再び上記ステップ２に処理が移行し、修正前の集積
回路及び修正後の集積回路のテストが再び実行される。
以下、両集積回路が区別可能となるまで、処理が続行さ
れる。

【００１０】このような従来の集積回路のテストパタン
の生成手法では、修正箇所をそれぞれ抽出し、その修正
箇所を活性化させるようなテストパタンをすべて人手で
追加生成する必要があった。したがって、修正箇所が多
数存在した場合には、追加生成するテストパタンも多数
となり、テストパタンの生成期間が極めて長くなってし
まっていた。なお、人手でテストパタンを追加生成して
いるのは、従来のＡＴＰＧによって生成したテストパタ
ンで回路の修正箇所を検出できない例があるからであ
る。

【００１１】次に、この従来のＡＴＰＧによって生成し
たテストパタンで回路の修正箇所を検出できない例につ
いて説明する。ここで、修正箇所を検出できないとは、
修正前の集積回路と修正後の集積回路とを区別できない
ことを意味する。まず、例として、図２に修正前の回路
図を示す。そして、図３に、図２の回路図に対して修正
を加えた回路図を示す。以下、これらの図を用いて説明
する。

【００１２】図２の回路図は、素子Ａ及び素子Ｂに格納
されているデータの論理和を素子Ｗが演算し、その演算
結果を素子Ｃに出力するものである。この回路に対して
従来のＡＴＰＧで生成したテストパタンは、素子Ｗの入
力となる素子Ａ及び素子Ｂのとりうるすべての値の組み
合わせである。したがって、ＡＴＰＧで生成されるテス
トパタンは、図４に示す真理値表の通りとなる。図４に
は、図２に示す回路に対して従来のＡＴＰＧを実行して
得られたテストパタンを表す真理値表が示されている。
この真理値表に示されているように、テストパタンは４
通りである。

【００１３】一方、図３の回路は、図２の回路に対して
素子Ｂと素子Ｗの接続を切断するような修正が加えられ
ている。このような回路に対して従来のＡＴＰＧで生成
したテストパタンは、図５に示す真理値表の通りとな
る。図５には、図３に示す回路に対して従来のＡＴＰＧ
を実行して得られたテストパタンを表す真理値表が示さ
れている。

【００１４】この図５の真理値表に示されているよう
に、テストパタンは２通りとなる。これは、図３の回路
では、素子Ｗの一方の入力端子である図中点Ｘが「０」
固定されているため、図５の真理値表に示される２個の
テストパタンですべての組み合わせを網羅可能だからで
ある。

【００１５】次に、この図５の真理値表に示された２個
のテストパタンで、図２及び図３の両回路をテストした
結果について説明する。図２の回路に対してテストを行
う。まず、（Ａ、Ｂ、Ｃ）＝（０、０、０）のテストパ
タンに関するテストを行う。（Ａ、Ｂ）＝（０、０）を
与えると、素子Ａの出力値「０」と素子Ｂの出力値
「０」に対して、その論理和出力Ｃ＝「０」となる。し
たがって、テストパタンの期待値のＣ＝「０」と一致す
る。

【００１６】次に、（Ａ、Ｂ、Ｃ）＝（１、０、１）の
テストパタンに関するテストを行う。（Ａ、Ｂ）＝
（１、０）を与えると、素子Ａの出力値「１」と素子Ｂ
の出力値「０」に対して、その論理和出力Ｃ＝「１」と
なる。したがって、テストパタンの期待値Ｃ＝「１」と
一致する。

【００１７】さて、図３の回路に対するテストを行う。
まず、（Ａ、Ｂ、Ｄ）＝（０、０、０）のテストパタン
に関するテストを行う。（Ａ、Ｂ）＝（０、０）を与え
ると、素子Ａの出力値「０」とＸの固定値「０」に対し
て、その論理和出力Ｄ＝「０」となる。したがって、テ
ストパタンの期待値Ｃ＝「０」と一致する。

【００１８】次に、（Ａ、Ｂ、Ｄ）＝（１、０、１）の
テストパタンに関するテストを行う。（Ａ、Ｂ）＝
（１、０）を与えると、素子Ａの出力値「１」とＸの固
定値「０」に対して、その論理和出力Ｄ＝「１」とな
る。したがって、テストパタンの期待値Ｃ＝「１」と一
致する。

【００１９】このように、図３の回路に基づき従来のＡ
ＴＰＧを使用して得られたテストパタンを、図２及び図
３の回路に適用すると、まったく同一のテスト結果が得
られる。したがって、修正前後の回路の差異を検出する
ことができない。修正による差異を検出できるパタン
は、図４の真理値表に含まれる（Ａ、Ｂ、Ｃ）＝（０、
１、１）というテストパタンであるが、従来のＡＴＰＧ
を図３に適用しても、そのようなテストパタンを生成す
ることはできない。そのため、上述したように両回路を
区別することができないのである。

【００２０】以上のように、修正後の回路に従来のＡＴ
ＰＧを適用して生成したテストパタンでは、修正前の回
路と修正後の回路に対して同一の結果をもたらす場合が
生じうる。このような事態が生じると、例えば図３の回
路において製造不良によって誤って図２のように配線が
結線されてしまっても、従来のＡＴＰＧによるテストパ
タンでは、不良品であると識別することができないとい
う結果をもたらす。

【００２１】一般に集積回路において、回路上の問題が
発生した場合、配線行程の修正のみで問題を解決するこ
とは多い。上述したように、配線の一部を「０」固定し
て問題を回避する手法も広く一般に行われている。そし
て、本願発明者らの経験によれば、このような「０」固
定を行って問題を解決を図った場合に上記のような問題
が生じやすい。このような問題を生じる例としては、さ
らに次のような場合がある。

【００２２】図６は修正前の回路図であり、図７は図６
の回路図に修正をした後の回路図である。図７において
は、図６の回路に対して点Ｘを「０」固定している。図
６の回路に対して従来のＡＴＰＧを適用して生成したテ
ストパタンは、図８の真理値表に示す通りである。

【００２３】また、図７の回路に対して従来のＡＴＰＧ
を適用して生成したテストパタンは、図９の真理値表に
示す通りである。図９の真理値表に示された２個のテス
トパタンを、図６及び図７の回路図に対して適用しても
同一のテスト結果となり、両回路を区別できないこと
は、上記図２及び図３の回路の場合と同様である。

【００２４】図１０は修正前の回路図であり、図１１は
図１０の回路図に修正をした後の回路図である。図１１
においては、図１０の回路に対して点Ｘを「０」固定し
ている。図１０の回路に対して従来のＡＴＰＧを適用し
て生成したテストパタンは、図１２の真理値表に示す通
りである。

【００２５】また、図１１の回路に対して従来のＡＴＰ
Ｇを適用して生成したテストパタンは、図１３の真理値
表に示す通りである。図１３に示された２個のテストパ
タンを、図１０及び図１１の回路図に対して適用しても
同一のテスト結果となり、両回路を区別できないこと
は、上記図２及び図３の回路の場合と同様である。

【００２６】図１４は修正前の回路図であり、図１５は
図１４の回路図に修正をした後の回路図である。図１５
においては、図１４の回路に対して点Ｘを「０」固定し
ている。図１４の回路に対して従来のＡＴＰＧを適用し
て生成したテストパタンは、図１６の真理値表に示す通
りである。

【００２７】また、図１５の回路に対して従来のＡＴＰ
Ｇを適用して生成したテストパタンは、図１７の真理値
表に示す通りである。表１７の真理値表に示された２個
のテストパタンを、図１４及び図１５の回路図に対して
適用しても同一のテスト結果となり、両回路を区別でき
ないことは、上記図２及び図３の回路の場合と同様であ
る。

【００２８】以上述べた例においては、比較的単純な例
について説明したが、より複雑な例においても同様の問
題が生じる可能性があることは明らかであろう。

【００２９】これまでに述べたように、上記問題が生じ
た場合には、従来のＡＴＰＧによって生成したテストパ
タンとは別に、人手で修正箇所を検出可能なテストパタ
ンを生成することになる。例えば、図４や図５に示した
回路の場合に修正箇所を検出可能なテストパタンを生成
するのに約３０分必要であると仮定すると、１００カ所
の修正箇所があった場合には、約５０時間の時間が必要
である。大規模な集積回路になれば、回路の組み合わせ
はさらに複雑となり、回路の修正箇所をすべて抽出し、
それらすべてを検出可能なテストパタンを人手で生成す
るにはさらに多大な時間が必要である。

【００３０】本発明は、かかる課題に鑑みなされたもの
であり、その目的は、修正を施した回路を検証するテス
トパタンを生成する際に、修正前回路と修正後の回路の
差分を検出し、修正箇所を活性化しうるテストパタンを
自動生成する装置及び方法を提供することである。

【００３１】なお、テストパタンの生成に関する技術
が、例えば、特開平４−３１２１７２号公報には、テス
トパタンの故障検出率が向上するように、そのテストパ
タンが作成された論理回路図を自動的に修正する装置が
記載されている。また、特開平４−３１８６７８号公報
には、論理設計の検証を自動的に行う装置が示されてい
る。これら装置によれば、論理設計に対して、論理検
証、故障検証、回路規則検証処理を自動的に行うことが
できると記述されているが、依然として上記課題は解決
されていない。

【００３２】

【課題を解決するための手段】上記目的を達成するため
本発明の請求項１記載のテストパタン自動生成装置は、
配線に修正を加えた電子回路をテストするテストパタン
を生成するテストパタン自動生成装置において、前記修
正を加える前の電子回路の情報である旧回路情報と、前
記修正を加えた電子回路の情報である新回路情報とに基
づき、修正された回路部分を求め、この修正された回路
部分の情報である修正箇所情報を出力する修正箇所情報
抽出手段と、前記修正箇所情報と、前記修正を加えた電
子回路中の修正箇所の出力が依存する素子のすべての素
子の組み合せ状態からなる複数のテストパタンを生成
し、これらテストパタンのすべてを前記修正箇所を活性
化するための修正箇所活性化パタンとして出力する修正
箇所活性化パタン生成手段と、前記新回路情報に基づ
き、前記修正を加えた電子回路をテストする原テストパ
タンを生成するテストパタン生成手段と、前記原テスト
パタンに前記修正箇所活性化パタンをマージすることに
よって、前記修正前の電子回路と、前記修正後の電子回
路とを区別しうるテストパタンを生成する修正箇所活性
化パタンマージ手段とを含む構成としてある。

【００３３】このような構成によれば、修正箇所を活性
化可能なテストパタンを含むテストパタンを自動的に生
成できるため、修正前後の電子回路を区別可能である。

【００３４】また、請求項２記載のテストパタン自動生
成装置は、前記修正箇所情報抽出手段は、前記新回路情
報と前記旧回路情報とを等価検証し、差分情報を出力す
る等価検証手段と、前記差分情報に基づき、修正箇所を
抽出し、修正箇所情報を出力する修正箇所抽出手段とを
含む構成としてある。このような構成によれば、修正箇
所を等価検証の技術を用いて効率的に検出し、修正箇所
情報を出力することができる。

【００３５】さらに、請求項３記載のテストパタン自動
生成装置は、前記修正箇所抽出手段は、前記修正箇所の
位置情報を、前記修正箇所情報として出力する構成とし
てある。このような構成によれば、修正箇所の位置情報
を修正箇所の情報として出力するため、修正箇所を電子
回路上で容易に特定可能である。

【００３６】そして、請求項４記載のテストパタン自動
生成装置は、前記修正箇所活性化パタン生成手段は、前
記新回路情報に対して、前記修正箇所情報で指定される
箇所を活性化するＡＴＰＧアルゴリズムを適用してテス
トパタンを生成する構成としてある。このような構成に
よれば、修正箇所情報が指定する箇所を活性化するテス
トパタンを容易に生成可能である。

【００３７】特に、請求項５記載のテストパタン自動生
成装置は、前記テストパタン生成手段は、前記新回路情
報に対してＡＴＰＧアルゴリズムを適用してテストパタ
ンを生成する構成としてある。このような構成によれ
ば、新回路情報に対してその修正箇所を活性化するテス
トパタン以外の一般的なテストパタンを生成することが
できる。この一般的なテストパタンに、修正箇所を活性
化するテストパタンを加えれば、修正前後の電子回路を
区別することができるテストパタンが得られる。

【００３８】また、請求項６記載のテストパタン自動生
成方法は、配線に修正を加えた電子回路をテストするテ
ストパタンを生成するテストパタン自動生成方法におい
て、前記修正を加える前の電子回路の情報である旧回路
情報と、前記修正を加えた電子回路の情報である新回路
情報とに基づき、修正された回路部分を求め、この修正
された回路部分の情報である修正箇所情報を出力する修
正箇所情報抽出ステップと、前記修正を加えた電子回路
中の修正箇所の出力が依存する素子のすべての素子の組
み合せ状態からなる複数のテストパタンを生成し、これ
らテストパタンのすべてを前記修正箇所を活性化するた
めの修正箇所活性化パタンとして出力する修正箇所活性
化テストパタン生成ステップと、前記新回路情報に基づ
き、前記修正を加えた電子回路をテストする原テストパ
タンを生成するテストパタン生成ステップと、前記原テ
ストパタンに前記修正箇所活性化パタンをマージするこ
とによって、前記修正前の電子回路と、前記修正後の電
子回路とを区別しうるテストパタンを生成する修正箇所
活性化パタンマージステップとを含む構成としてある。
このような構成によれば、上記請求項１記載のテストパ
タン自動生成装置と同様の作用・効果を有するテストパ
タン自動生成方法が得られる。

【００３９】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を用いて説明する。 ［第一実施形態］図１には、本発明の好適な第一実施形
態にかかるテストパタン生成装置の構成ブロック図が示
されている。

【００４０】この図１に示すように、テストパタン生成
装置は、修正前と修正後の２つの回路情報から差分を抽
出する修正箇所情報抽出手段１０６と、この抽出した修
正箇所から修正部分を活性化させるテストパタン１０９
を生成する修正箇所活性化パタン生成手段１０８を備え
ている。

【００４１】さらに、テストパタン生成装置は、生成さ
れたテストパタン１０９と修正後の新回路情報１０２と
に基づき、修正箇所を検出可能なテストパタンを生成す
る修正箇所検出パタン生成手段１１３を備えている。

【００４２】修正箇所情報抽出手段１０６は、修正前後
の回路情報を比較し、その差分を検出する等価検証手段
１０３と、得られた差分情報１０４に基づき、修正箇所
の情報である修正箇所情報１０７を抽出する修正箇所抽
出手段１０５と、を備えている（図１参照）。

【００４３】等価検証手段１０３は、修正前の回路情報
である旧回路情報１０１と修正後の回路情報である新回
路情報１０２とに基づき、両者の差分を検出する。この
検出処理は、従来の等価検証技術を用いることによって
実現することができる。また、修正箇所抽出手段１０５
は、等価検証で検出された修正前後の回路の差分が、修
正された箇所であると見なし、この箇所を抽出する。修
正箇所抽出手段１０５は、具体的には、修正後の回路内
における修正箇所の位置情報である修正箇所情報１０７
を抽出・出力する。

【００４４】修正箇所活性化パタン生成手段１０８は、
抽出された上記修正箇所情報１０７に基づき、その修正
箇所の回路を活性化させる修正箇所活性化パタン１０９
を生成する。なお、活性化させたい回路部分を指定し、
その回路部分を活性化させるテストパタンを生成するこ
とは、従来のＡＴＰＧの技術を利用することによって可
能である。修正箇所検出パタン生成手段１１３は、１ｃ
ｈｉｐＡＴＰＧ実行手段１１０と、修正箇所活性化パタ
ンマージ手段１１２と、を備えている。

【００４５】１ｃｈｉｐＡＴＰＧ実行手段１１０は、修
正後の新回路情報１０２に基づき、従来のＡＴＰＧを実
行し、テストパタンを生成する。そして、修正箇所活性
化パタンマージ手段１１２は、１ｃｈｉｐＡＴＰＧ実行
手段１１０が生成したテストパタンに先の修正箇所活性
化パタン１０９をマージし、修正箇所を検出可能なテス
トパタン、すなわち、修正前後の回路を区別可能なテス
トパタンを生成する。

【００４６】以下、本第一実施形態にかかるテストパタ
ン生成装置の具体的な動作について、図面に基づき詳細
に説明する。本説明においては、従来の技術の説明で用
いた図２及び図３の回路を同様に用いて説明する。既に
説明したように、図２の回路における素子Ｂの出力と素
子Ｗの入力との間の点Ｘを切断し、このＸ点を「０」固
定したものが図３に示す回路である。また、図２の回路
に対して従来のＡＴＰＧを実行して得られたテストパタ
ンの真理値表が図４の説明図に示されている。同様に、
修正後の図３の回路に対して従来のＡＴＰＧを実行して
得られたテストパタンの真理値表が図５の説明図に示さ
れている。

【００４７】さて、図１に示されているテストパタン生
成装置において、修正前の旧回路情報１０１と、修正後
の新回路情報１０２とが修正箇所情報抽出手段１０６に
与えられる。ここで、修正前の旧回路情報１０１は、図
２に示される回路に関する回路情報であり、修正後の新
回路情報１０２は、図３に示される回路に関する回路情
報である。

【００４８】修正箇所情報抽出手段１０６における等価
検証手段１０３は、修正前及び修正後の回路情報（１０
１、１０２）について等価検証を行い、修正前後におけ
る差分情報１０４を検出し出力する。

【００４９】さて、上記図２及び図３に示された回路に
関して、等価検証手段１０３が、等価検証を実行する
と、上記Ｘ点における結線が修正前後において異なるこ
とが検出される。そのため、図２のＸ点と図３のＸ点と
では、論理が異なるという検証結果が得られる。

【００５０】この結果に基づき、修正箇所抽出手段１０
５は、Ｘ点に関し修正が行われたと判断する。そして、
修正箇所抽出手段１０５は、Ｘ点についての情報、すな
わち、修正後の回路内でのＸ点の位置を示す情報を出力
する。この出力した情報が、修正箇所情報１０７であ
る。図３に示された例においては、「素子Ｗの入力端子
Ｘ」というＸ点の位置情報が、修正箇所情報１０７とな
る。

【００５１】次に、この修正箇所情報１０７が修正箇所
活性化パタン生成手段１０８に与えられる。そして、修
正箇所活性化パタン生成手段１０８は修正箇所情報１０
７を参照しながら新回路情報１０２に対するテストパタ
ンを生成する。この生成動作は、従来のＡＴＰＧのアル
ゴリズムを用いて実現される。従来のＡＴＰＧアルゴリ
ズムにおいては、所定の回路の指定した場所を活性化す
るテストパタンを生成することが可能であった。本第一
実施形態においては、この従来のＡＴＰＧアルゴリズム
を用いて、図３の回路の新回路情報１０２に対して、Ｘ
点を活性化させるテストパタンが生成される。ここで、
Ｘ点の位置情報は修正箇所情報１０７によって指定され
ている。

【００５２】次に、図３に示された回路に基づき、Ｘ点
を活性化させるテストパタンを生成する動作を説明す
る。Ｘ点を活性化させるためには、素子Ｂが「０」と
「１」の両方の値をとり得るようなテストパタンを生成
する必要がある。しかし、上記従来の技術の図１９のフ
ローチャート図で示された動作では、ＡＴＰＧを実行し
ても、素子Ｂが「０」または「１」のいずれか一方の状
態みのテストパタンしか生成されない。

【００５３】その理由は、従来のＡＴＰＧが、故障検出
率の向上を目的としたアルゴリズムだからである。図３
に示された回路においては、Ｘ点が「０」固定されてい
る。したがって、素子Ｂが「０」と「１」の値をとるよ
うなテストパタンと、素子Ｂが「０」または「１」のい
ずれかの値のみをとるようなテストパタンとの故障検出
率は同一である。そのため、故障検出率が同一であるな
らば、テストパタンの種類は少ない方が好ましい。その
結果、従来のＡＴＰＧでは、素子Ｂの値が「０」または
「１」のいずれか一方の値のみをとるテストパタンしか
生成されないのである。

【００５４】さらに、出力Ｄの値は素子Ａの値にも依存
する。したがって、結局Ｘ点を活性化させるためには、
素子Ａ素子Ｂのすべての値の組み合わせ状態を考慮する
必要がある。そのため、素子Ａが「０」であって素子Ｂ
が「０」と「１」の場合、素子Ａが「１」であって素子
Ｂが「０」と「１」の場合、の４通りの状態をとりうる
テストパタンを生成し、そのテストパタンを用いればＸ
点を活性化させることが可能である。

【００５５】このようにして生成される図３の回路に対
する修正箇所活性化パタンは、以下の４通りである。 １ （Ａ、Ｂ、Ｄ）＝（０、０、０） ２ （Ａ、Ｂ、Ｄ）＝（０、１、０） ３ （Ａ、Ｂ、Ｄ）＝（１、０、１） ４ （Ａ、Ｂ、Ｄ）＝（１、１、１） このうち、実際に修正箇所（Ｘ点）を検出可能なテスト
パタン、すなわち図２の回路と図３の回路とを区別可能
なテストパタンは、上記２のテストパタンだけである。

【００５６】この２のテストパタンを適用すれば、図２
の回路はテストをパスするが、図３の回路では、素子Ｄ
の値がテストパタンと異なってしまい、テストをパスで
きない。その結果、図２と図３の回路を区別することが
可能である。このテストパタン以外の上記１、３、４の
テストパタンは図２の回路と図３の回路の双方で同様に
テストをパスしてしまい、両回路を区別することはでき
ない。

【００５７】しかし、上記１、２、３、４の各テストパ
タンのうち、そのテストパタンがＸ点を活性化させるか
否かを判断することは一般に困難であると考えられる。
したがって、本第一実施形態においては、修正箇所活性
化パタン生成手段１０８は、上記４個のテストパタンを
すべて修正箇所活性化パタン１０９として出力する。

【００５８】そして、修正箇所検出パタン生成手段１１
３においては、１ｃｈｉｐＡＴＰＧ実行手段１１０が、
修正後の新回路について従来のＡＴＰＧアルゴリズムを
実行し、１ｃｈｉｐＡＴＰＧテストパタン１１１を生成
する。次に、修正箇所活性化パタンマージ手段１１２
は、１ｃｈｉｐＡＴＰＧテストパタン１１１に、上述の
修正箇所活性化パタン１０９を付加することによって、
修正箇所を検出可能なテストパタンを生成する。

【００５９】本第一実施形態において説明した例におい
ては、修正後の新回路情報について従来のＡＴＰＧアル
ゴリズムで生成されたテストパタンのみでは、修正前後
の回路の差異を検出することは不可能である。従来のＡ
ＴＰＧアルゴリズムで生成されたテストパタンに、修正
箇所活性化パタンを加えることによって初めて修正箇所
を検出可能なテストパタンを生成することが可能とな
る。

【００６０】［第二実施形態］上述した第一実施形態に
おけるテストパタン生成装置の各手段は、ソフトウェア
で構成することが好ましい。この場合には、本発明はテ
ストパタン生成方法と考えることができる。本第二実施
形態では、このようなテストパタン生成方法について説
明する。

【００６１】本第二実施形態にかかるソフトウェア生成
方法の動作を表すフローチャート図が図１８に示されて
いる。この図において、修正箇所情報抽出ステップ１８
−１においては、新回路情報１０２と、旧回路情報１０
１と、に基づき、修正箇所の抽出が行われる。抽出され
た修正箇所は修正箇所情報１０７として出力される。こ
のステップの処理は、上述した修正箇所情報抽出手段１
０６において実行される。修正箇所情報抽出手段１０６
の詳細な動作は、上述した第一実施形態の通りである。

【００６２】修正箇所活性化パタン生成ステップ１８−
２においては、上記修正箇所情報１０７と、新回路情報
１０２と、に基づき、修正箇所を活性化するためのテス
トパタンである修正箇所活性化パタン１０９が生成され
る。このステップの処理は、上述した修正箇所活性化パ
タン生成手段１０８において実行される。修正箇所活性
化パタン生成手段１０８の詳細な動作は、上述した第一
実施形態の通りである。

【００６３】１ｃｈｉｐＡＴＰＧ実行ステップ１８−３
においては、新回路情報１０２に基づき、従来のＡＴＰ
Ｇアルゴリズムを用いてテストパタンが生成される。こ
のテストパタンは１ｃｈｉｐＡＴＰＧテストパタン１１
１である。このステップの処理は、上述した１ｃｈｉｐ
ＡＴＰＧ実行手段１１０において実行される。１ｃｈｉ
ｐＡＴＰＧ実行手段１１０の詳細な動作は、上述した第
一実施形態の通りである。

【００６４】修正箇所活性化パタンマージステップ１８
−４においては、上記１ｃｈｉｐＡＴＰＧテストパタン
１１１と、上記修正箇所活性化パタン１０９と、をマー
ジし、最終的なテストパタン１１４が生成される。この
ステップの処理は、上述した修正箇所活性化パタンマー
ジ手段１１２において実行される。修正箇所活性化パタ
ンマージ手段１１２の詳細な動作は、上述した第一実施
形態の通りである。

【００６５】本第二実施形態によれば、上記第一実施形
態と同様に修正箇所を検出可能なテストパタンを生成す
ることが可能である。

【００６６】

【発明の効果】以上述べたように本願発明によれば、以
下のような効果がある。すなわち、修正後の回路につい
て、従来のＡＴＰＧアルゴリズムを適用して得られたテ
ストパタンでは、回路修正箇所の検出が不可能であるの
に対して、本発明により生成されたテストパタンは、上
記修正箇所を検出できるという効果を奏するのである。

【００６７】この結果、修正箇所を検出可能なテストパ
タンの生成に要する時間を極めて短くすることができ
る。これは、従来は、修正箇所を検出できるテストパタ
ンを人手で作成していたのに対して、本発明によれば修
正箇所を検出可能なテストパタンを自動的に生成できる
ためである。

【図面の簡単な説明】

【図１】本第一実施形態にかかるテストパタン生成装置
の構成ブロック図である。

【図２】修正前の回路例を示す回路図である。

【図３】図２に示されている回路に修正を加えた回路図
である。

【図４】図２に示されている回路に従来のＡＴＰＧを実
行して得られたテストパタンの真理値表である。

【図５】図３に示されている回路に従来のＡＴＰＧを実
行して得られたテストパタンの真理値表である。

【図６】修正前の回路例を示す回路図である。

【図７】図６に示されている回路に修正を加えた回路図
である。

【図８】図６に示されている回路に従来のＡＴＰＧを実
行して得られたテストパタンの真理値表である。

【図９】図７に示されている回路に従来のＡＴＰＧを実
行して得られたテストパタンの真理値表である。

【図１０】修正前の回路例を示す回路図である。

【図１１】図１０に示されている回路に修正を加えた回
路図である。

【図１２】図１０に示されている回路に従来のＡＴＰＧ
を実行して得られたテストパタンの真理値表である。

【図１３】図１１に示されている回路に従来のＡＴＰＧ
を実行して得られたテストパタンの真理値表である。

【図１４】修正前の回路例を示す回路図である。

【図１５】図１４に示されている回路に修正を加えた回
路図である。

【図１６】図１４に示されている回路に従来のＡＴＰＧ
を実行して得られたテストパタンの真理値表である。

【図１７】図１５に示されている回路に従来のＡＴＰＧ
を実行して得られたテストパタンの真理値表である。

【図１８】本第二実施形態にかかるテストパタン生成方
法の動作を表すフローチャート図である。

【図１９】従来の技術における、集積回路に修正が加え
られた場合に、修正後の集積回路に対する新たなテスト
パタンの生成処理の概要を示すフローチャート図であ
る。

【符号の説明】

１０１ 旧回路情報 １０２ 新回路情報 １０３ 等価検証手段 １０４ 差分情報 １０５ 修正箇所抽出手段 １０６ 修正箇所情報抽出手段 １０７ 修正箇所情報 １０８ 修正箇所活性化パタン生成手段 １０９ 修正箇所活性化パタン １１０ １ｃｈｉｐＡＴＰＧ実行手段 １１１ １ｃｈｉｐＡＴＰＧテストパタン １１２ 修正箇所活性化パタンマージ手段 １１３ 修正箇所検出パタン生成手段 １１４ テストパタン ２０１ 回路情報 ２０２ １ｃｈｉｐＡＴＰＧ実行手段 ２０３ テストパタン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−310185（ＪＰ，Ａ) 特開 平２−112776（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/3183 G06F 17/50

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 配線に修正を加えた電子回路をテストす
   るテストパタンを生成するテストパタン自動生成装置に
   おいて、 前記修正を加える前の電子回路の情報である旧回路情報
   と、前記修正を加えた電子回路の情報である新回路情報
   とに基づき、修正された回路部分を求め、この修正され
   た回路部分の情報である修正箇所情報を出力する修正箇
   所情報抽出手段と、 前記修正を加えた電子回路中の修正箇所の出力が依存す
   る素子のすべての素子の組み合せ状態からなる複数のテ
   ストパタンを生成し、これらテストパタンのすべてを前
   記修正箇所を活性化するための修正箇所活性化パタンと
   して出力する修正箇所活性化パタン生成手段と、 前記新回路情報に基づき、前記修正を加えた電子回路を
   テストする原テストパタンを生成するテストパタン生成
   手段と、 前記原テストパタンに前記修正箇所活性化パタンをマー
   ジすることによって、前記修正前の電子回路と、前記修
   正後の電子回路とを区別しうるテストパタンを生成する
   修正箇所活性化パタンマージ手段と、 を含むことを特徴とするテストパタン自動生成装置。
2. 【請求項２】 前記修正箇所情報抽出手段は、 前記新回路情報と前記旧回路情報とを等価検証し、差分
   情報を出力する等価検証手段と、 前記差分情報に基づき、修正箇所を抽出し、修正箇所情
   報を出力する修正箇所抽出手段と、 を含むことを特徴とする請求項１記載のテストパタン自
   動生成装置。
3. 【請求項３】 前記修正箇所抽出手段は、 前記修正箇所の位置情報を、前記修正箇所情報として出
   力することを特徴とする請求項２記載のテストパタン自
   動生成装置。
4. 【請求項４】 前記修正箇所活性化パタン生成手段は、
   前記新回路情報に対して、前記修正箇所情報で指定され
   る箇所を活性化するＡＴＰＧアルゴリズムを適用してテ
   ストパタンを生成することを特徴とする請求項１記載の
   テストパタン自動生成装置。
5. 【請求項５】 前記テストパタン生成手段は、前記新回
   路情報に対してＡＴＰＧアルゴリズムを適用してテスト
   パタンを生成することを特徴とする請求項１記載のテス
   トパタン自動生成装置。
6. 【請求項６】 配線に修正を加えた電子回路をテストす
   るテストパタンを生成するテストパタン自動生成方法に
   おいて、 前記修正を加える前の電子回路の情報である旧回路情報
   と、前記修正を加えた電子回路の情報である新回路情報
   とに基づき、修正された回路部分を求め、この修正され
   た回路部分の情報である修正箇所情報を出力する修正箇
   所情報抽出ステップと、 前記修正を加えた電子回路中の修正箇所の出力が依存す
   る素子のすべての素子の組み合せ状態からなる複数のテ
   ストパタンを生成し、これらテストパタンのすべてを前
   記修正箇所を活性化するための修正箇所活性化パタンと
   して出力する修正箇所活性化テストパタン生成ステップ
   と、 前記新回路情報に基づき、前記修正を加えた電子回路を
   テストする原テストパタンを生成するテストパタン生成
   ステップと、 前記原テストパタンに前記修正箇所活性化パタンをマー
   ジすることによって、前記修正前の電子回路と、前記修
   正後の電子回路とを区別しうるテストパタンを生成する
   修正箇所活性化パタンマージステップと、 を含むことを特徴とするテストパタン自動生成方法。