JPH0652252A - ハングアップ回路検出方法 - Google Patents

ハングアップ回路検出方法

Info

Publication number
JPH0652252A
JPH0652252A JP4206322A JP20632292A JPH0652252A JP H0652252 A JPH0652252 A JP H0652252A JP 4206322 A JP4206322 A JP 4206322A JP 20632292 A JP20632292 A JP 20632292A JP H0652252 A JPH0652252 A JP H0652252A
Authority
JP
Japan
Prior art keywords
circuit
loop
time
simulation
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4206322A
Other languages
English (en)
Inventor
Naoki Komori
直樹 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4206322A priority Critical patent/JPH0652252A/ja
Publication of JPH0652252A publication Critical patent/JPH0652252A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体集積回路の設計検証において、ループ
回路部分がリセット機能をもっているかどうかの判断を
容易にし、判定する時間の短縮および判断ミスの削減を
する。 【構成】 回路内の全ノードに対し設計者の意図するす
べての動作を検証できる入力波形を与え、ステップ2に
よってロジックシミュレーションを行い、このうち、ル
ープを形成する回路ブロックの関するシミュレーション
結果のみをステップ3により選択する。そして、そのロ
ジックシミュレーション結果がシミュレーション時間の
最後まで固定されている時間をステップ4により検出
し、固定されている時間の長い順にループ回路をステッ
プ5で出力表示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ロジック回路の設計に
おけるハングアップ回路の検出方法に関するものであ
る。
【0002】
【従来の技術】近年、半導体などのロジック回路の大規
模化が急速に進み、それに伴いロジックの回路がかなり
複雑になっており、回路設計の段階での設計検証が重要
になってきている。この設計検証方法の1つにリセット
機能をもたないループを形成する回路ブロックいわゆる
ハングアップ回路の検出がある。
【0003】以下に従来のハングアップ回路検出方法に
ついて説明する。図2は、従来のハングアップ回路検出
方法のフローチャートを示す。図2において、21は回
路内のループ回路を検出するステップ、22はループ内
のリセット機能の有無を判断するステップ、23はステ
ップ22の判断結果のエラー出力をするステップ、24
は回路内の全ノードをチェックしたかどうかを判断する
ステップである。
【0004】まず、ステップ21よって設計した回路中
でループになっている部分をサーチする。このステップ
21でサーチしたループ回路部分がもしある値に固定さ
れてしまった場合、その状態を解除するリセット機能を
もっているかどうかをステップ22によって判断する。
ステップ22の判断でリセット機能をもっていないと判
断した場合、ステップ23でそのループ部分をエラー出
力する。次に、ステップ21のループ回路の検出処理を
回路中の全ノードについて行ったかをステップ24によ
って判断する。ステップ24でまだ未チェックのノード
があると判断した場合は、ステップ21からの処理を繰
り返す。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ループ回路部分がリセット機能をもって
いるかどうかの判断を人が目で確認しているので、回路
内の全ループを判定するにはかなりの時間を要し、また
判断ミスする可能性が高いという問題を有している。
【0006】本発明は、上記従来の問題を解決するもの
で、ハングアップ回路である可能性の高いと思われるル
ープ回路から順にリストアップすることにより、ループ
回路部分がリセット機能をもっているかどうかの判断を
容易にし、判断時間を短縮し判断ミスを削減するハング
アップ回路の検出方法を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明のハングアップ回路検出方法は、ループ回路を
検出する工程と、ロジックシミュレーションを実行する
工程と、前記ロジックシミュレーションの実行結果のう
ち前記ループ回路検出で検出したループ回路部分のロジ
ックシミュレーション結果を出力する工程と、前記出力
したロジックシミュレーション結果がシミュレーション
の最後まで固定されている時間を検出する工程と、前記
検出結果の固定されている時間が長い順にループ回路を
出力表示する工程から構成されている。
【0008】
【作用】この構成によって、、ハングアップ回路である
可能性の高いと思われるループ回路をリストアップする
ことができ、ループ回路部分がリセット機能をもってい
るかどうかの判断を容易にし、判断する時間の短縮およ
び判断ミスの削減をすることができる。
【0009】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図1は本発明の一実施例におけるハン
グアップ回路検出方法のフローチャートを示す図であ
る。図1において、1は回路内のループ回路部分を検出
するステップ、2はロジックシミュレーションを実行す
るステップ、3はステップ2によって得られたロジック
シミュレーションの結果のうちステップ1によって検出
されたループ回路部分のみのロジックシミュレーション
結果の出力をするステップ、4はステップ3の出力結果
のシミュレーションの最後まで固定されている時間を検
出するステップ、5はステップ4の検出結果の固定され
ている時間の長い順から出力表示するステップ、6はス
テップ5によって出力されたループ回路にリセット機能
があるかどうかを検証するステップ、7はステップ6に
よる検証結果のエラー出力をするステップ、8はステッ
プ5で出力表示されたループ回路のうちリセット機能の
検証が必要であると思われるすべてのループ回路につい
て検証を行ったかどうかをチェックするステップであ
る。
【0010】このように構成された本実施例のハングア
ップ回路検出方法について以下にその動作を説明する。
まず、ステップ1によってループ回路になっている部分
の検出を検証しようとする回路全体について行う。次
に、ステップ2によって回路全体のロジックシミュレー
ションを行う。このロジックシミュレーション時、回路
中の全ノードに対しあらゆる状況の動作検証を行えるよ
うな入力波形を与える必要がある。次に、ステップ2に
よって実行したロジックシミュレーションの結果のうち
ステップ1で検出したループ回路中のノードについての
シミュレーション結果のみをステップ3によって出力す
る。そして、ステップ4でステップ3によって出力され
たループ中の各ノードのロジックシミュレーションの実
行結果がシミュレーションの最後まで固定されている時
間を検出する。ステップ4によって検出された固定され
ているシミュレーション時間の長い順にステップ5によ
ってそのループ回路および固定されているシミュレーシ
ョン時間を出力表示する。このステップ5によって固定
されているシミュレーション時間の長い順、つまり、ハ
ングアップ回路である可能性の高い順にループ回路が出
力表示されるので、ステップ6によるループ回路がリセ
ット機能をもっているかどうかの判断が行いやすくな
る。その後は従来例と同様で、ステップ6の判断でリセ
ット機能をもっていないと判断した場合、ステップ7で
そのループ部分をエラー出力する。次に、ステップ5で
出力表示されたループ回路のうちリセット機能の検証が
必要であると思われるすべてのループ回路について検証
を行ったかをステップ8によって判断する。このステッ
プ8でまだ未チェックのループ回路があると判断した場
合は、ステップ6からの処理を繰り返す。
【0011】
【発明の効果】以上のように本発明によれば、ループ回
路を検出する工程と、ロジックシミュレーションを実行
する工程と、前記ロジックシミュレーションの実行結果
のうち前記ループ回路検出で検出したループ回路部分の
ロジックシミュレーション結果を出力する工程と、前記
出力したロジックシミュレーション結果がシミュレーシ
ョンの最後まで固定されている時間を検出する工程と、
前記検出結果の固定されている時間が長い順にループ回
路を出力表示する工程を備えたことにより、ハングアッ
プ回路である可能性の高いと思われるループ回路をリス
トアップすることができ、ループ回路部分がリセット機
能をもっているかどうかの判断を容易にし、判断する時
間の短縮および判断ミスの削減を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例のハングアップ回路検出方法
のフローチャート
【図2】従来のハングアップ回路検証方法のフローチャ
ート
【符号の説明】
1 回路内のループ回路部分の検出ステップ 2 ロジックシミュレーションの実行ステップ 3 ループ回路部分のロジックシミュレーション結果の
出力ステップ 4 シミュレーションの最後まで固定されている時間の
検出ステップ 5 シミュレーション結果の固定されている時間の長い
順の出力表示ステップ 6 ループ回路にリセット機能があるかどうかの検証ス
テップ 7 検証結果のエラー出力ステップ 8 リセット機能の検証が必要であると思われるすべて
のループ回路について検証を行ったかどうかのチェック
ステップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ループを形成する回路ブロック(以下、
    ループ回路と略す)を検出する工程と、ロジックシミュ
    レーションを実行する工程と、前記ロジックシミュレー
    ションの実行結果のうち前記ループ回路検出で検出した
    ループ回路部分のロジックシミュレーション結果を出力
    する工程と、前記出力したロジックシミュレーション結
    果がシミュレーションの最後まで固定されている時間を
    検出する工程と、前記検出結果の固定されている時間が
    長い順にループ回路を出力表示する工程を備えたハング
    アップ回路検出方法。
JP4206322A 1992-08-03 1992-08-03 ハングアップ回路検出方法 Pending JPH0652252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4206322A JPH0652252A (ja) 1992-08-03 1992-08-03 ハングアップ回路検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4206322A JPH0652252A (ja) 1992-08-03 1992-08-03 ハングアップ回路検出方法

Publications (1)

Publication Number Publication Date
JPH0652252A true JPH0652252A (ja) 1994-02-25

Family

ID=16521381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4206322A Pending JPH0652252A (ja) 1992-08-03 1992-08-03 ハングアップ回路検出方法

Country Status (1)

Country Link
JP (1) JPH0652252A (ja)

Similar Documents

Publication Publication Date Title
US7392448B2 (en) Method and apparatus for determining stuck-at fault locations in cell chains using scan chains
JP2006292646A (ja) Lsiのテスト方法
JPH0652252A (ja) ハングアップ回路検出方法
JP3169930B2 (ja) テストパタン自動生成装置及びテストパタン自動生成方法
JPH03290761A (ja) 論理回路の設計方法
JPH0587885A (ja) 検査系列生成方法
JP3147039B2 (ja) 集積回路
JP2785901B2 (ja) 検査系列生成方法および検査系列生成装置
JP4717027B2 (ja) 半導体集積回路、テストデータ生成装置およびlsi試験装置
JPH07121576A (ja) 故障シミュレーション装置
JP2000243916A (ja) 半導体装置
JP2923543B2 (ja) 論理シミュレーション装置
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPH05334390A (ja) ハードウェアモデルのクリティカルパス検出装置およびクリティカルパス検出方法
JPH11304890A (ja) Lsiテスタのテストパタン生成方法および装置
JPH0259967A (ja) テスト容易化回路設計方法
JP3218294B2 (ja) 論理集積回路
JP2002311112A (ja) 半導体試験方法
JPH05128200A (ja) 論理合成方法及び装置
JP2002083007A (ja) イベントドリブンシミュレータの論理検証装置及びその論理検証方法
JPH02118475A (ja) 論理集積回路
JPH0961502A (ja) 半導体集積回路装置のマージン不良解析方法およびマージン不良解析装置
JP2001188807A (ja) 時間故障シミュレーション方法
JPH05188114A (ja) 回路のテスト方法および装置
JPH0683905A (ja) 等価信号検出方式