JPH0587885A - 検査系列生成方法 - Google Patents

検査系列生成方法

Info

Publication number
JPH0587885A
JPH0587885A JP3250883A JP25088391A JPH0587885A JP H0587885 A JPH0587885 A JP H0587885A JP 3250883 A JP3250883 A JP 3250883A JP 25088391 A JP25088391 A JP 25088391A JP H0587885 A JPH0587885 A JP H0587885A
Authority
JP
Japan
Prior art keywords
fault
state
logical value
circuit
test sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3250883A
Other languages
English (en)
Inventor
Toshinori Hosokawa
利典 細川
Akira Motohara
章 本原
Mitsuho Ota
光保 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3250883A priority Critical patent/JPH0587885A/ja
Priority to US07/948,353 priority patent/US5483543A/en
Priority to EP92116571A priority patent/EP0535573B1/en
Priority to DE69229093T priority patent/DE69229093T2/de
Publication of JPH0587885A publication Critical patent/JPH0587885A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392—Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 高い故障検出率を得る順序回路の検査系列方
法を提供することを目的とする。 【構成】 ステップ１０７で状態の正当化に失敗した状
態を禁止状態として記憶しておく。ステップ１０４でス
テップ１０３で選択した目標故障について、故障箇所か
ら任意の外部出力ピンへ目標故障を伝搬する系列を、回
路状態がステップ１０７で記憶した禁止状態と一致しな
いように生成する故障伝搬処理を行ない、その系列の生
成に成功したか否かを判断する。ステップ１０５で、回
路の初期状態から故障伝搬処理が終了した時の回路の状
態へ遷移させる系列を、回路状態がステップ１０７で記
憶した禁止状態と一致しないように生成する状態初期化
処理を行ない、その系列の生成に成功したか否かを判断
する。 【効果】 状態の正当化に失敗した時の、状態を禁止状
態として記憶しておき、以後の検査入力生成時に回路状
態が禁止状態と一致しないようにすることにより、検査
系列生成に成功する確率を上げ、高い故障検出率を得る
検査系列が生成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタル回路の検査系
列生成方法に関するものである。
【０００２】
【従来の技術】従来の検査系列生成方法は、プレンティ
スホール、イングルウッド クリフ、ニュー ジャージ
（ＰＲＥＮＴＩＣＥ−ＨＡＬＬ，Ｅｎｇｌｅｗｏｏｄ
Ｃｌｉｆｆ，Ｎｅｗ Ｊｅｒｓｅｙ）発行の「フォール
トトレラント コンピューティング セオリ アンド
テクニックス ボリューム Ｉ（ＦＡＵＬＴ ＴＯＬＥ
ＲＡＮＴ ＣＯＭＰＵＴＩＮＧ Ｔｈｅｏｒｙ ａｎｄ Ｔ
ｅｃｈｎｉｑｕｅｓＶｏｌｕｍｅ Ｉ）」のＣｈａｐｔ
ｅｒ１の１．４．２「スタック アット フォールト
テスティング（Ｓｔｕｃｋ ａｔ Ｆａｕｌｔ Ｔｅｓｔ
ｉｎｇ）」と、１９８９年のインターナショナルテスト
コンファレンスの資料［Ｍ．Ｈ．Ｓｃｈｕｌｚ ａｎｄ
Ｅ．Ａｕｔｈ，”ＥＳＳＥＮＴＩＡＬ：Ａｎ Ｅｆｆｅ
ｃｔｉｖｅ Ｓｅｌｆ−Ｌｅａｒｎｉｎｇ Ｔｅｓｔ Ｐ
ａｔｔｅｒｎ Ｇｅｎｅｒａｔｉｏｎ Ａｌｇｏｒｉｔｈ
ｍ ｆｏｒ Ｓｅｑｕｅｎｔｉａｌ Ｃｉｒｃｕｉｔ
ｓ，”Ｐｒｏｃ．Ｉｎｔ．Ｔｅｓｔ Ｃｏｎｆ．，ｐ
ｐ．２８−３７，Ａｕｇ．１９８９］およびこれらの参
考文献に記載されている。以下に本発明が関係する検査
系列生成方法の従来技術を図面を用いて説明する。
【０００３】図３は従来の順序回路の検査系列生成方法
を示す図である。同図において、ステップ３０１は順序
回路の検査系列生成処理の開始を示す。まずステップ３
０２では、未検出故障でかつまだ検査系列生成の対象と
して選択されていない故障が存在するか否かを判断し、
未検出故障でかつまだ検査系列生成の対象として選択さ
れていない故障が存在すればステップ３０３に進み、存
在しなければステップ３０７に進む。
【０００４】次にステップ３０３では、未検出故障でか
つまだ検査系列生成の対象として選択されていない故障
群の中から目標故障として１つ故障を選択する。ステッ
プ３０４では、ステップ３０３で選択した目標故障につ
いて、故障箇所から任意の外部出力ピンへ目標故障を伝
搬する系列を生成する故障伝搬処理を行ない、その系列
の生成に成功したか否かを判断し、故障伝搬処理に成功
すればステップ３０５に進み、失敗すればステップ３０
２へ進み次の故障の処理を行なう。
【０００５】次にステップ３０５では、回路の初期状態
から故障伝搬処理が終了した時点の回路の状態へ遷移さ
せる系列を生成する状態初期化処理を行ない、その系列
の生成に成功すればステップ３０６に進み、失敗すれば
ステップ３０２へ進み次の故障の処理を行なう。
【０００６】次にステップ３０６では、ステップ３０３
で選択した目標故障の検査系列で故障シミュレーション
を実行し、任意の外部出力ピンで検出された故障を未検
出故障群の中から削除する。ステップ３０７は順序回路
の検査系列生成処理の終了を示す。
【０００７】図４は従来の順序回路の検査系列生成方法
の動作を示す図である。図４（ａ）は従来の順序回路の
検査系列生成方法の動作を説明するために用いる３個の
フリップフロップを持つ順序回路である。図４（ｂ）は
図４（ａ）の順序回路中の故障に対して検査系列生成を
行ったときの動作図である。図４（ｃ）は図４（ａ）の
順序回路中の図４（ｂ）で扱った故障とは別の故障に対
して検査系列生成を行ったときの動作図である。４０１
〜４０５は外部入力ピンである。４０６は外部出力ピン
である。４０７〜４０９はＤフリップフロップである。
４１０〜４１２は２入力ＡＮＤゲートである。４１３は
２入力ＯＲゲートである。４１４は２入力ＮＯＲゲート
である。４１５はＡＮＤゲート４１１の出力につながっ
ている信号線の０縮退故障である。４１６は外部入力ピ
ン４０５の出力につながっている信号線の１縮退故障で
ある。なお、４０１から４１４上にある丸で囲まれた数
値は、その信号線に割り当てられた論理値を表す。また
故障信号値は正常値／故障値で表す。
【０００８】以下に図４を用いて従来の順序回路の検査
系列生成方法の動作を説明する。まず目標故障として４
１５を選択し、検査系列生成を行う。図４（ｂ）に示さ
れているように、４１５の故障を外部出力ピン４０６に
伝搬するための故障伝搬処理を行う。まず４１５は０縮
退故障であるので、ＡＮＤゲート４１１の論理値が１に
なるようにＡＮＤゲート４１１の入力である４０７と４
１３が論理値１になるようにする。４０７は記憶素子な
ので、論理値１を割り当てる。また４１３が論理値１に
なるためには、４０８または４０９のいずれかが論理値
１にならなければならない。この場合４０８に論理値１
を割り当てたとする。これで、４１５の故障は励起さ
れ、４１１は１／０となる。次に励起した４１１の故障
信号１／０を外部出力ピン４０６に伝搬させるために、
４１２はＡＮＤゲートなので、故障信号の無い入力４０
５に論理値１を割り当てる。従って、４０７が論理値
１、４０８が論理値１という回路状態で外部出力ピン４
０５に論理値１を与えることによって故障４１５は励起
され、外部出力ピン４０６に伝搬する。
【０００９】次に４０７が論理値１、４０８が論理値１
という回路状態を正当化する処理を行うが、４０７の論
理値１を正当化するために外部入力ピン４０１に論理値
１を割り当てなければならない。４０１に論理値１を割
り当てた結果、４１４はＮＯＲゲートであるので論理値
０になる。しかし、４０８の論理値１を正当化するため
には４１４は論理値１にならなければならない。その結
果、矛盾をおこし、故障４１５の検査系列生成を求める
ことに失敗する。
【００１０】次に目標故障として４１６を選択し、検査
系列生成を行う。図４（ｂ）に示されているように４１
６の故障を外部出力ピン４０６に伝搬するための故障伝
搬処理を行う。まず４１６は１縮退故障であるので、外
部出力ピン４０５に論理値０を割り当てる。これで、４
１６の故障は励起され４０５は０／１となる。次に励起
した故障を外部出力ピン４０６に伝搬させるために、４
１２はＡＮＤゲートなので、故障信号の無い入力４１１
が論理値１になるようにする。次に４１１の論理値が１
なるように４１１の入力である４０７と４１３が論理値
１になるようにする。４０７は記憶素子なので、論理値
１を割り当てる。また４１３が論理値１になるために
は、４０８または４０９のいずれかが論理値１にならな
ければならない。この場合４０８に論理値１を割り当て
たとする。従って、４０７が論理値１、４０８が論理値
１という回路状態で外部出力ピン４０５に論理値０を与
えることによって故障４１６は励起され、外部出力ピン
４０６に伝搬する。
【００１１】次に４０７が論理値１、４０８が論理値１
という回路状態を正当化する処理を行うが、前記したよ
うに４０７の論理値１と４０８の論理値１は同時に正当
化ができないので故障４１６の検査系列生成にも失敗す
る。
【００１２】
【発明が解決しようとする課題】しかしながら上記のよ
うな検査系列生成方法では、回路の状態を変えれば検査
系列生成に成功する故障も検査系列生成不可能になり、
故障検出率が向上しないという問題点を有してきた。
【００１３】本発明は係る点に鑑みてなされたものであ
り、高い故障検出率を得れる検査系列生成方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明の請求項１に係る
検査系列生成方法は、順序回路中のある縮退故障の検査
系列を求める処理であって、ある回路状態を正当化する
ための検査入力の生成に失敗した時に、前記回路状態を
禁止状態として記憶する第１の処理と、他の縮退故障の
検査系列を生成する時に、回路状態が前記記憶した１つ
または複数の禁止状態に一致しないように検査入力生成
を行う第２の処理とを備えたものである。
【００１５】また、本発明の請求項２に係る検査系列生
成方法は、順序回路中のある縮退故障の検査系列を求め
る処理であって、ある回路状態を正当化するための検査
入力の生成に失敗した時に、前記回路状態を禁止状態と
して記憶する第１の処理と、この第１の処理の直後に、
回路状態が前記禁止状態に一致しないように再度、前記
縮退故障の検査系列を求める第２の処理とを備えたもの
である。
【００１６】
【作用】本発明の請求項１に係る検査系列生成方法によ
れば、ある目標故障の検査系列を生成する時、ある回路
状態の正当化に失敗した場合、その回路状態を禁止状態
として記憶しておき、以降の目標故障の検査系列生成を
行うとき、回路状態が記憶した１つまたは複数の禁止状
態にならないようにすることにより、目標故障の検査系
列生成が成功する確率が高くなりので、高い故障検出率
が得られる検査系列を生成することができる。
【００１７】また、本発明の請求項１に係る検査系列生
成方法によれば、ある目標故障の検査系列を生成する
時、ある回路状態の正当化に失敗した場合、その回路状
態を禁止状態として記憶しておき、再度その目標故障に
ついて、回路状態が前記の禁止状態にならないように検
査系列生成を実行することにより、目標故障の検査系列
生成が成功する確率が高くなりので、高い故障検出率が
得られる検査系列を生成することができる。
【００１８】
【実施例】
（実施例１）図１は本発明の請求項１に係る実施例を示
すために用いる順序回路の検査系列生成方法の流れ図で
ある。
【００１９】ステップ１０１は順序回路の検査系列生成
処理の開始を示す。まずステップ１０２では、未検出故
障でかつまだ検査系列生成の対象として選択されていな
い故障が存在するか否かを判断し、未検出故障でかつま
だ検査系列生成の対象として選択されていない故障が存
在すればステップ１０３に進み、存在しなければステッ
プ１０８に進む。
【００２０】次にステップ１０３では、未検出故障でか
つまだ検査系列生成の対象として選択されていない故障
群の中から、目標故障として１つ選択する。ステップ１
０４では、ステップ１０３で選択した目標故障につい
て、故障箇所から任意の外部出力ピンへ目標故障を伝搬
する系列を生成する故障伝搬処理を行ない、その系列の
生成に成功したか否かを判断し、故障伝搬処理に成功す
ればステップ１０５に進み、失敗すればステップ１０２
へ進み、次の故障の処理を行なう。ただし、故障伝搬処
理を行うときは、回路状態がステップ１０７で記憶した
禁止状態と一致しないようにする。
【００２１】次にステップ１０５では、回路の初期状態
から故障伝搬処理が終了した時の回路の状態へ遷移させ
る系列を生成する状態初期化処理を行ない、その系列の
生成に成功すればステップ１０６に進み、失敗すればス
テップ１０７へ進む。ただし、状態初期化処理を行うと
きは、回路状態がステップ１０７で記憶した禁止状態と
一致しないようにする。
【００２２】次にステップ１０６では、ステップ１０３
で選択した目標故障の検査系列で故障シミュレーション
を実行し、任意の外部出力ピンで検出された故障を未検
出故障群の中から削除する。
【００２３】次にステップ１０７では、ステップ１０５
で状態の正当化に失敗した回路状態を禁止状態として記
憶し、ステップ１０２に進み、次の故障の処理を行う。
ステップ１０８では順序回路内のある故障の検査系列生
成処理の終了を示す。
【００２４】図５は本発明の請求項１に係る順序回路の
検査系列生成の動作を説明するために用いる図である。
図５（ａ）は図４（ａ）の回路の故障４１５の検査系列
生成に失敗したときの回路状態を禁止状態として記憶し
ている概念図である。図５（ｂ）は図４（ａ）の故障４
１６の検査系列生成処理の動作を説明するための図であ
る。
【００２５】まず４１５の検査系列生成を行うが、従来
技術の説明の項で図４（ｂ）を用いて説明したように、
４０７と４０８の論理値１を同時に正当化できないため
に故障４１５の検査系列生成に失敗する。ここで図５
（ａ）に示すように、信号線４０７、４０８の状態を同
時に論理値１にできないという情報を記憶する。
【００２６】次に目標故障として４１６を選択し、検査
系列生成を行う。図５（ｂ）に示されているように４１
６の故障を外部出力ピン４０６に伝搬するための故障伝
搬処理を行う。まず４１６は１縮退故障であるので、外
部入力ピン４０５に論理値０を割り当てる。これで、４
１６の故障は励起され４０５は０／１となる。次に励起
した故障を外部出力ピン４０６に伝搬させるために、４
１２はＡＮＤゲートなので、故障信号の無い入力４１１
が論理値１になるようにする。次に４１１の論理値が１
なるように４１１の入力である４０７と４１３が論理値
１になるようにする。４０７は記憶素子なので、論理値
１を割り当てる。また４１３が論理値１になるために
は、４０８または４０９のいずれかが論理値１にならな
ければならない。しかし、禁止状態を検索すると図５
（ａ）より４０７,４０８の状態が同時に論理値１にな
らないということがわかる。いま４０７に論理値１を割
り当てたので、この場合４０８に論理値１を割り当てる
ことはできないため、４０９に論理値１を割り当てる。
従って、４０７が論理値１、４０９が論理値１という回
路状態で外部出力ピン４０５に論理値０を与えることに
よって故障４１６は励起され、外部出力ピン４０６に伝
搬する。
【００２７】次に４０７が論理値１、４０９が論理値１
という回路状態を正当化する処理を行う。４０７の論理
値１を正当化するために外部入力ピン４０１に論理値１
を割り当てなければならない。外部入力ピン４０１に論
理値１を割り当てた結果、４１０のＡＮＤゲートの片方
の入力が論理値１になる。４０９の論理値１を正当化す
るためには４１０の論理値が１になるようにならなけれ
ばならない。４１０の値を論理値１にするために、４０
１,４０３が１にならなければならない。ここで、４０
１には既に論理値１を割り当てているので、外部入力ピ
ン４０３に論理値１を割り当てることによって、４０
７,４０９の論理値１を正当化できる。ここで、外部入
力ピン４０１,４０３に論理値１を入力し、外部入力ピ
ン４０４にクロックパルスを入力し、４０７,４０９の
状態が論理値１となる回路状態を作り出し、外部入力ピ
ン４０５に論理値０を入力すると、故障４１６が検出で
きることがわかる。
【００２８】以上のように、本実施例によれば、ある目
標故障の検査入力生成を行った結果、状態正当化処理に
失敗した場合、その回路状態を禁止状態として記憶する
ことによって、他の目標故障の検査系列生成を行うと
き、回路状態が禁止状態に一致しないようにすることに
より、検査系列生成に成功することができるので、高い
故障検出率が得られる検査系列を生成できる。
【００２９】（実施例２）図２は本発明の請求項２に係
る実施例を示すために用いる順序回路の検査系列生成方
法の流れ図である。
【００３０】ステップ２０１は順序回路の検査系列生成
処理の開始を示す。まずステップ２０２では、未検出故
障でかつまだ検査系列生成の対象として選択されていな
い故障が存在するか否かを判断し、未検出故障でかつま
だ検査系列生成の対象として選択されていない故障が存
在すればステップ２０３に進み、存在しなければステッ
プ２０８に進む。
【００３１】次にステップ２０３では、未検出故障でか
つまだ検査系列生成の対象として選択されていない故障
群の中から、目標故障として１つ選択する。ステップ２
０４では、ステップ２０３で選択した目標故障につい
て、故障箇所から任意の外部出力ピンへ目標故障を伝搬
する系列を生成する故障伝搬処理を行ない、その系列の
生成に成功したか否かを判断し、故障伝搬処理に成功す
ればステップ２０５に進み、失敗すればステップ２０２
へ進み、次の故障の処理を行なう。ただし、故障伝搬処
理を行うときは、回路状態がステップ２０７で記憶した
禁止状態と一致しないようにする。
【００３２】次にステップ２０５では、回路の初期状態
から故障伝搬処理が終了した時の回路の状態へ遷移させ
る系列を生成する状態初期化処理を行ない、その系列の
生成に成功すればステップ２０６に進み、失敗すればス
テップ２０７へ進む。ただし、状態初期化処理を行うと
きは、回路状態がステップ２０７で記憶した禁止状態と
一致しないようにする。
【００３３】次にステップ２０６では、ステップ２０３
で選択した目標故障の検査系列で故障シミュレーション
を実行し、任意の外部出力ピンで検出された故障を未検
出故障群の中から削除する。
【００３４】次にステップ２０７では、ステップ２０５
で状態の正当化に失敗した回路状態を禁止状態として記
憶し、ステップ２０４へ進み、再度故障伝搬処理を行
う。ステップ２０８は順序回路内のある故障の検査系列
生成処理の終了を示す。
【００３５】図６は本発明の請求項２に係る順序回路の
検査系列生成の動作を説明するために用いる図であり、
図４（ａ）の回路の故障４１５の検査系列生成処理の動
作を説明している図である。まず４１５の検査系列生成
を行うが、従来技術の説明の項で図４（ｂ）を用いて説
明したように、４０７と４０８の論理値１を同時に正当
化できないために故障４１５の検査系列生成に失敗す
る。ここで図５（ａ）に示すように、４０７、４０８の
状態を同時に論理値１にできないという情報を記憶す
る。
【００３６】次に再度故障４１５の検査系列生成を行
う。図６に示されているように４１５の故障を外部出力
ピン４０６に伝搬するための故障伝搬処理を行う。まず
４１５は０縮退故障であるので、４１１の論理値が１な
るように４１１の入力である４０７と４１３が論理値１
になるようにする。４０７は記憶素子なので、論理値１
を割り当てる。また４１３が論理値１になるためには、
４０８または４０９のいずれかが論理値１にならなけれ
ばならない。しかし、禁止状態を検索すると４０７、４
０８の状態が同時に論理値１にならないということがわ
かる。いま４０７に論理値１を割り当てたので、この場
合４０８に論理値１を割り当てることはできないため、
４０９に論理値１を割り当てる。これで、４１５の故障
は励起され、４１１は１／０となる。次に励起した４１
１の故障信号１／０を外部出力ピン４０６に伝搬させる
ために、４１２はＡＮＤゲートなので、故障信号の無い
入力４０５に論理値１を割り当てる。従って、４０７が
論理値１、４０９が論理値１という回路状態で外部出力
ピン４０５に論理値１を与えることによって故障４１５
は励起され、外部出力ピン４０６に伝搬する。
【００３７】次に４０７が論理値１、４０９が論理値１
という回路状態を正当化する処理を行う。４０７の論理
値１を正当化するために外部入力ピン４０１に論理値１
を割り当てなければならない。外部入力ピン４０１に論
理値１を割り当てた結果、４１０のＡＮＤゲートの片方
の入力が論理値１になる。４０９の論理値１を正当化す
るためには４１０の論理値が１になるようにならなけれ
ばならない。４１０の値を論理値１にするために、４０
１、４０３が１にならなければならない。ここで、４０
１には既に論理値１を割り当てているので、外部入力ピ
ン４０３に論理値１を割り当てることによって、４０
７、４０９の論理値１を正当化できる。ここで、外部入
力ピン４０１、４０３に論理値１を入力し、外部入力ピ
ン４０４にクロックパルスを入力し、４０７、４０９の
状態が論理値１となる回路状態を作り出し、外部入力ピ
ン４０５に論理値１を入力すると、故障４１５が検出で
きることがわかる。
【００３８】以上のように、本実施例によれば、ある目
標故障の検査入力生成を行った結果、状態正当化処理に
失敗した場合、その回路状態を禁止状態として記憶する
ことによって、再度同じ目標故障の検査系列生成を行
い、回路状態が禁止状態に一致しないようにすることに
より、検査系列生成に成功することができるので、高い
故障検出率が得られる検査系列を生成できる。
【００３９】
【発明の効果】以上述べてきたように、本発明に係る検
査系列方法は、従来の順序回路の検査系列方法が有して
いた絶対にありえない回路状態に検査系列生成処理に陥
ってしまし、故障検出率が向上しないという課題を解決
したものであり、高い故障検出率を得る検査系列を生成
することができる。
【図面の簡単な説明】
【図１】本発明の請求項１に係る実施例を示すために用
いる順序回路の検査系列生成方法の流れ図
【図２】本発明の請求項２に係る実施例を示すために用
いる順序回路の検査系列生成方法の流れ図
【図３】従来の順序回路の検査系列生成方法の流れ図
【図４】（ａ）は従来の順序回路の検査系列生成方法の
動作を説明するために用いる３個のフリップフロップを
持つ順序回路図 （ｂ）は順序回路中の故障に対して検査系列生成を行っ
たときの動作図 （ｃ）は順序回路中の図４（ｂ）で扱った故障とは別の
故障に対して検査系列生成を行ったときの動作図
【図５】（ａ）は図４（ａ）の回路の中の故障の検査系
列生成に失敗したときの回路状態を禁止状態として記憶
している概念図 （ｂ）は本発明の請求項１に係る順序回路の検査系列生
成処理の動作を説明するための図
【図６】本発明の請求項２に係る順序回路の検査系列生
成処理の動作を説明するために用いる図
【符号の説明】
１０４ ステップ１０３で選択した目標故障について、
故障箇所から任意の外部出力ピンへ目標故障を伝搬する
系列を、回路状態がステップ１０７で記憶した禁止状態
と一致しないように生成する故障伝搬処理を行ない、そ
の系列の生成に成功したか否かを判断する処理 １０５ 回路の初期状態から故障伝搬処理が終了した時
の回路の状態へ遷移させる系列を、回路状態がステップ
１０７で記憶した禁止状態と一致しないように生成する
状態初期化処理を行ない、その系列の生成に成功したか
否かを判断する処理 １０７ ステップ１０５で状態の正当化に失敗した回路
状態を禁止状態として記憶する処理 ２０４ ステップ２０３で選択した目標故障について、
故障箇所から任意の外部出力ピンへ目標故障を伝搬する
系列を、回路状態がステップ２０７で記憶した禁止状態
と一致しないように生成する故障伝搬処理を行ない、そ
の系列の生成に成功したか否かを判断する処理 ２０５ 回路の初期状態から故障伝搬処理が終了した時
の回路の状態へ遷移させる系列を、回路状態がステップ
２０７で記憶した禁止状態と一致しないように生成する
状態初期化処理を行ない、その系列の生成に成功したか
否かを判断する処理 ２０７ ステップ２０５で状態の正当化に失敗した回路
状態を禁止状態として記憶し、再度失敗した目標故障に
ついて検査系列生成する処理

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】順序回路中のある縮退故障の検査系列を求
    める処理であって、ある回路状態を正当化するための検
    査入力の生成に失敗した時に、前記回路状態を禁止状態
    として記憶する第１の処理と、他の縮退故障の検査系列
    を生成する時に、回路状態が、それまでに記憶した１つ
    または複数の禁止状態に一致しないように検査入力生成
    を行う第２の処理とを備えた検査系列方法。
  2. 【請求項２】順序回路中のある縮退故障の検査系列を求
    める処理であって、ある回路状態を正当化するための検
    査入力の生成に失敗した時に、前記回路状態を禁止状態
    として記憶する第１の処理と、この第１の処理の直後
    に、回路状態が前記禁止状態に一致しないように再度、
    前記縮退故障の検査系列を求める第２の処理とを備えた
    検査系列生成方法。
JP3250883A 1991-09-30 1991-09-30 検査系列生成方法 Pending JPH0587885A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3250883A JPH0587885A (ja) 1991-09-30 1991-09-30 検査系列生成方法
US07/948,353 US5483543A (en) 1991-09-30 1992-09-23 Test sequence generation method
EP92116571A EP0535573B1 (en) 1991-09-30 1992-09-28 Test sequence generation method
DE69229093T DE69229093T2 (de) 1991-09-30 1992-09-28 Verfahren zur Prüfsequenzerzeugung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3250883A JPH0587885A (ja) 1991-09-30 1991-09-30 検査系列生成方法

Publications (1)

Publication Number Publication Date
JPH0587885A true JPH0587885A (ja) 1993-04-06

Family

ID=17214439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3250883A Pending JPH0587885A (ja) 1991-09-30 1991-09-30 検査系列生成方法

Country Status (4)

Country Link
US (1) US5483543A (ja)
EP (1) EP0535573B1 (ja)
JP (1) JPH0587885A (ja)
DE (1) DE69229093T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333806T2 (de) * 1992-03-27 2005-10-06 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und Gerät zur Prüfsequenzgenerierung
US6141630A (en) * 1997-08-07 2000-10-31 Verisity Design, Inc. System and method for automated design verification
TW564317B (en) * 1999-04-28 2003-12-01 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and the checking method
US6412085B1 (en) * 1999-08-13 2002-06-25 Intrinsity, Inc. Method and apparatus for a special stress mode for N-NARY logic that initializes the logic into a functionally illegal state
US7073106B2 (en) * 2003-03-19 2006-07-04 International Business Machines Corporation Test method for guaranteeing full stuck-at-fault coverage of a memory array
US20070260926A1 (en) * 2006-04-13 2007-11-08 International Business Machines Corporation Static and dynamic learning test generation method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257268A (en) * 1988-04-15 1993-10-26 At&T Bell Laboratories Cost-function directed search method for generating tests for sequential logic circuits
JPH04148882A (ja) * 1990-10-12 1992-05-21 Hitachi Ltd 論理集積回路の故障位置指摘方法

Also Published As

Publication number Publication date
DE69229093D1 (de) 1999-06-10
DE69229093T2 (de) 1999-11-25
EP0535573B1 (en) 1999-05-06
EP0535573A3 (en) 1996-08-07
EP0535573A2 (en) 1993-04-07
US5483543A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
Niermann et al. HITEC: A test generation package for sequential circuits
US3961250A (en) Logic network test system with simulator oriented fault test generator
Pomeranz et al. Generation of functional broadside tests for transition faults
US5390193A (en) Test pattern generation
RU2260813C2 (ru) Проверка схемы на асинхронный сброс
JPS6232511B2 (ja)
US5365528A (en) Method for testing delay faults in non-scan sequential circuits
EP1132749B1 (en) Method and apparatus for generating test sequence
JPH0587885A (ja) 検査系列生成方法
KR100402651B1 (ko) 크리티컬 패스 탐색방법 및 탐색 시스템
EP0151694B1 (en) Logic circuit with built-in self-test function
US5528604A (en) Test pattern generation for an electronic circuit using a transformed circuit description
JPH10105426A (ja) 半導体集積回路
JPH0641968B2 (ja) デイジタル回路試験装置
JP2785901B2 (ja) 検査系列生成方法および検査系列生成装置
Cheng Test generation for delay faults in non-scan and partial scan sequential circuits
JP2644798B2 (ja) 信号処理回路の自己診断方式
JPH07181236A (ja) 検査系列生成方法及び検査系列生成装置
JP3218294B2 (ja) 論理集積回路
JPH0915305A (ja) 論理回路のテストパターン生成システム
JPH0798364A (ja) 検査系列生成方法及び検査系列生成装置
JP2658857B2 (ja) 等価故障抽出方法及び装置
JP2932749B2 (ja) 検査系列生成方法
JPH06102321A (ja) 論理回路の故障シミュレーション方法
JP2000241514A (ja) テストパターンの並列生成方法およびテストパターン生成装置