JP2002007167A - 冗長回路検出装置 - Google Patents
冗長回路検出装置Info
- Publication number
- JP2002007167A JP2002007167A JP2000185858A JP2000185858A JP2002007167A JP 2002007167 A JP2002007167 A JP 2002007167A JP 2000185858 A JP2000185858 A JP 2000185858A JP 2000185858 A JP2000185858 A JP 2000185858A JP 2002007167 A JP2002007167 A JP 2002007167A
- Authority
- JP
- Japan
- Prior art keywords
- information
- atpg
- circuit
- undetected
- redundant circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 スキャンパス設計されていないマイコンにお
いてはＡＴＰＧを使用することが出来ないので、設計す
る回路が大規模化・複雑化すると、冗長回路も増え、故
障検出率を算出するのに多大な時間を要す様になり、高
故障検出を達成する事が困難になってきている。 【解決手段】 故障シミュレーションの結果の未検出故
障箇所が冗長回路であるか否かの判定を開発者が個別に
確認する工程をなくす為に、未検出故障を含んでいる論
理素子のブロックをＡＴＰＧが使用できる単位で切り出
して、ＡＴＰＧを使用することにより冗長回路を自動検
出して故障検出率を算出する工程の効率化を実現する。
いてはＡＴＰＧを使用することが出来ないので、設計す
る回路が大規模化・複雑化すると、冗長回路も増え、故
障検出率を算出するのに多大な時間を要す様になり、高
故障検出を達成する事が困難になってきている。 【解決手段】 故障シミュレーションの結果の未検出故
障箇所が冗長回路であるか否かの判定を開発者が個別に
確認する工程をなくす為に、未検出故障を含んでいる論
理素子のブロックをＡＴＰＧが使用できる単位で切り出
して、ＡＴＰＧを使用することにより冗長回路を自動検
出して故障検出率を算出する工程の効率化を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、スキャンパス設計
されていないマイコンにおける冗長回路検出装置に関す
る。
されていないマイコンにおける冗長回路検出装置に関す
る。
【０００２】
【従来の技術】従来、故障検出率を算出する時、スキャ
ンパス設計されていれば、スキャンパスを利用して縮退
故障を検出する自動テストパターン生成装置（以降ＡＴ
ＰＧと略記）を使用することで冗長回路の検出・故障検
出率の算出を自動でする事が出来る。
ンパス設計されていれば、スキャンパスを利用して縮退
故障を検出する自動テストパターン生成装置（以降ＡＴ
ＰＧと略記）を使用することで冗長回路の検出・故障検
出率の算出を自動でする事が出来る。
【０００３】
【発明が解決しようとする課題】スキャンパス設計され
ていないマイコンにおいては、ＡＴＰＧを使用すること
が出来ないので、未検出故障箇所が冗長回路であるか否
かの判定を開発者が個別に確認した上で故障検出率を算
出していた。マイコンの回路が大規模化・複雑化する
と、冗長回路も増え、故障検出率を算出するのに多大な
時間を要す様になり、高故障検出を達成する事が困難に
なってきている。
ていないマイコンにおいては、ＡＴＰＧを使用すること
が出来ないので、未検出故障箇所が冗長回路であるか否
かの判定を開発者が個別に確認した上で故障検出率を算
出していた。マイコンの回路が大規模化・複雑化する
と、冗長回路も増え、故障検出率を算出するのに多大な
時間を要す様になり、高故障検出を達成する事が困難に
なってきている。
【０００４】
【課題を解決するための手段】この課題を解決するため
に本発明は、故障シミュレーションの結果の未検出故障
箇所が冗長回路であるか否かの判定を開発者が個別に確
認する工程をなくす為に、未検出故障を含んでいる論理
素子のブロックをＡＴＰＧが使用できる単位で切り出し
て、ＡＴＰＧを使用することにより冗長回路を自動検出
して故障検出率を算出する工程の効率化を実現する。
に本発明は、故障シミュレーションの結果の未検出故障
箇所が冗長回路であるか否かの判定を開発者が個別に確
認する工程をなくす為に、未検出故障を含んでいる論理
素子のブロックをＡＴＰＧが使用できる単位で切り出し
て、ＡＴＰＧを使用することにより冗長回路を自動検出
して故障検出率を算出する工程の効率化を実現する。
【０００５】
【発明の実施の形態】以下この発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００６】この発明のフローの概略を示す図１を参照
すると、冗長回路検出装置は、スキャンパス設計されて
いないマイコンの論理回路ブロック４１から未検出故障
を含むＡＴＰＧ処理可能なブロック４２、４３を切り出
し、前記未検出故障を含むＡＴＰＧ処理可能なブロック
４２、４３をＡＴＰＧ処理する事で冗長回路ブロック４
４、４５を得る。
すると、冗長回路検出装置は、スキャンパス設計されて
いないマイコンの論理回路ブロック４１から未検出故障
を含むＡＴＰＧ処理可能なブロック４２、４３を切り出
し、前記未検出故障を含むＡＴＰＧ処理可能なブロック
４２、４３をＡＴＰＧ処理する事で冗長回路ブロック４
４、４５を得る。
【０００７】この発明の一実施の形態の構成を示す図２
を参照すると、冗長回路検出装置１は、論理素子の接続
情報を示す回路情報１１と、前記回路中の未検出故障箇
所を示す未検出故障情報１２と、を入力情報として、ブ
ロック分割処理手段１３を有して、ブロック分割情報１
４を作成し、前記ブロック分割情報１４を入力情報にＡ
ＴＰＧによる冗長回路判定手段１５を有して、冗長回路
情報１６を作成する。
を参照すると、冗長回路検出装置１は、論理素子の接続
情報を示す回路情報１１と、前記回路中の未検出故障箇
所を示す未検出故障情報１２と、を入力情報として、ブ
ロック分割処理手段１３を有して、ブロック分割情報１
４を作成し、前記ブロック分割情報１４を入力情報にＡ
ＴＰＧによる冗長回路判定手段１５を有して、冗長回路
情報１６を作成する。
【０００８】この発明の一実施の形態のフローを示す図
３を参照すると、冗長回路検出装置１は回路情報２１と
未検出故障情報２２を読み込みブロック分割処理をスタ
ートする（ステップ２３）。前記未検出故障情報２２か
ら任意に未検出故障を選択し、前記未検出故障を含む論
理素子の入出力情報を入出力接続情報２４に出力する
（ステップ２５）。前記未検出故障を含む論理素子の入
出力から、回路情報２１に基づき次の論理素子をトレー
スし、到達した論理素子の入出力情報を入出力接続情報
２４に出力する（ステップ２６）。前記到達した論理素
子が冗長回路検出に用いるＡＴＰＧ検証を実行可能かど
うかの判定を行う（ステップ２７）。前記論理素子がＡ
ＴＰＧ検証不可能であった場合（ステップ２７のＮ
Ｏ）、前記論理素子に到った入出力でブロックの切り出
しを行う為のブロック切り出しポイント情報２８を出力
する。前記論理素子がＡＴＰＧ検証可能であった場合
（ステップ２７のＹＥＳ）、入出力接続情報２４に存在
する全ての入出力に対してトレースを実施したか判定を
行う（ステップ２９）。入出力接続情報２４に存在する
全ての入出力に対してトレースを実施していなかった場
合（ステップ２９のＮＯ）、別の入出力からトレースを
行う（ステップ２６）。入出力接続情報２４に存在する
全ての入出力に対してトレースを実施していた場合（ス
テップ２９のＹＥＳ）、未検出故障情報２２の全てに対
してブロック分割処理を実施したか判断する（ステップ
３０）。未検出故障情報２２の全てに対してブロック分
割処理を実施していなかった場合（ステップ３０のＮ
Ｏ）、別の未検出故障を選択する（ステップ２５）。未
検出故障情報２２の全てに対してブロック分割処理を実
施していた場合（ステップ３０のＹＥＳ）、冗長回路検
出の為のブロック切り出しポイント情報２８作成は終了
する。次に、ブロック切り出しポイント情報２８に基づ
いて、ブロックにおけるＡＴＰＧを実行し、冗長回路情
報３２を作成する（ステップ３１）。
３を参照すると、冗長回路検出装置１は回路情報２１と
未検出故障情報２２を読み込みブロック分割処理をスタ
ートする（ステップ２３）。前記未検出故障情報２２か
ら任意に未検出故障を選択し、前記未検出故障を含む論
理素子の入出力情報を入出力接続情報２４に出力する
（ステップ２５）。前記未検出故障を含む論理素子の入
出力から、回路情報２１に基づき次の論理素子をトレー
スし、到達した論理素子の入出力情報を入出力接続情報
２４に出力する（ステップ２６）。前記到達した論理素
子が冗長回路検出に用いるＡＴＰＧ検証を実行可能かど
うかの判定を行う（ステップ２７）。前記論理素子がＡ
ＴＰＧ検証不可能であった場合（ステップ２７のＮ
Ｏ）、前記論理素子に到った入出力でブロックの切り出
しを行う為のブロック切り出しポイント情報２８を出力
する。前記論理素子がＡＴＰＧ検証可能であった場合
（ステップ２７のＹＥＳ）、入出力接続情報２４に存在
する全ての入出力に対してトレースを実施したか判定を
行う（ステップ２９）。入出力接続情報２４に存在する
全ての入出力に対してトレースを実施していなかった場
合（ステップ２９のＮＯ）、別の入出力からトレースを
行う（ステップ２６）。入出力接続情報２４に存在する
全ての入出力に対してトレースを実施していた場合（ス
テップ２９のＹＥＳ）、未検出故障情報２２の全てに対
してブロック分割処理を実施したか判断する（ステップ
３０）。未検出故障情報２２の全てに対してブロック分
割処理を実施していなかった場合（ステップ３０のＮ
Ｏ）、別の未検出故障を選択する（ステップ２５）。未
検出故障情報２２の全てに対してブロック分割処理を実
施していた場合（ステップ３０のＹＥＳ）、冗長回路検
出の為のブロック切り出しポイント情報２８作成は終了
する。次に、ブロック切り出しポイント情報２８に基づ
いて、ブロックにおけるＡＴＰＧを実行し、冗長回路情
報３２を作成する（ステップ３１）。
【０００９】論理回路におけるトレースを例示する図４
を参照すると、回路情報は組合せ回路５１〜５４と、順
序回路５５、５６と、組合せ回路５７、５８と、ノード
５９〜６５で与えられる。前記回路情報中の未検出故障
情報はノード６０、６１で与えられる。前記回路情報と
未検出故障情報を基にブロック分割処理を行う。任意に
未検出情報を選択する際、ノード６０の未検出故障が選
択される。ノード６０を含む論理素子は組合せ回路５１
で、前記組合せ回路５１の入出力端子はノード５９、６
０であり、入出力接続情報に出力される。前記組合せ回
路５１からトレースすると、ノード５９はＧＮＤに接地
しているのでブロック切り出しポイント情報に出力す
る。ノード６０は組合せ回路５２に到達する。前記組合
せ回路５２の入出力端子はノード６０とノード６１とノ
ード６３であり、前記入出力接続情報に出力する。
を参照すると、回路情報は組合せ回路５１〜５４と、順
序回路５５、５６と、組合せ回路５７、５８と、ノード
５９〜６５で与えられる。前記回路情報中の未検出故障
情報はノード６０、６１で与えられる。前記回路情報と
未検出故障情報を基にブロック分割処理を行う。任意に
未検出情報を選択する際、ノード６０の未検出故障が選
択される。ノード６０を含む論理素子は組合せ回路５１
で、前記組合せ回路５１の入出力端子はノード５９、６
０であり、入出力接続情報に出力される。前記組合せ回
路５１からトレースすると、ノード５９はＧＮＤに接地
しているのでブロック切り出しポイント情報に出力す
る。ノード６０は組合せ回路５２に到達する。前記組合
せ回路５２の入出力端子はノード６０とノード６１とノ
ード６３であり、前記入出力接続情報に出力する。
【００１０】前記組合せ回路５２がＡＴＰＧ検証可能で
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６１とノード６３からの
トレースが実施されていないのでトレースを継続する。
ノード６１からトレースすると組合せ回路５３に到達す
る。
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６１とノード６３からの
トレースが実施されていないのでトレースを継続する。
ノード６１からトレースすると組合せ回路５３に到達す
る。
【００１１】前記組合せ回路５３の入出力端子はノード
６１、６２であり、入出力接続情報に出力される。
６１、６２であり、入出力接続情報に出力される。
【００１２】前記組合せ回路５３がＡＴＰＧ検証可能で
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６２とノード６３からの
トレースが実施されていないのでトレースを継続する。
ノード６２からトレースするとノード６２はＯＰＥＮで
あるのでブロック切り出しポイント情報に出力する。
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６２とノード６３からの
トレースが実施されていないのでトレースを継続する。
ノード６２からトレースするとノード６２はＯＰＥＮで
あるのでブロック切り出しポイント情報に出力する。
【００１３】前記入出力接続情報を参照し全ての入出力
に対してトレースを実施したか判定する。ノード６３か
らのトレースが実施されていないのでトレースを継続す
る。ノード６３からトレースすると組合せ回路５４に到
達する。
に対してトレースを実施したか判定する。ノード６３か
らのトレースが実施されていないのでトレースを継続す
る。ノード６３からトレースすると組合せ回路５４に到
達する。
【００１４】前記組合せ回路５４の入出力端子はノード
６３〜６５であり、入出力接続情報に出力される。
６３〜６５であり、入出力接続情報に出力される。
【００１５】前記組合せ回路５４がＡＴＰＧ検証可能で
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６４とノード６５からの
トレースが実施されていないのでトレースを継続する。
ノード６４からトレースすると順序回路５５に到達す
る。
あるか判定すると、ＡＴＰＧ検証可能であるので、前記
入出力接続情報を参照し全ての入出力に対してトレース
を実施したか判定する。ノード６４とノード６５からの
トレースが実施されていないのでトレースを継続する。
ノード６４からトレースすると順序回路５５に到達す
る。
【００１６】前記順序回路５５がＡＴＰＧ検証可能であ
るか判定すると、ＡＴＰＧ検証不可能であるので、ブロ
ック切り出しポイント情報に出力する。
るか判定すると、ＡＴＰＧ検証不可能であるので、ブロ
ック切り出しポイント情報に出力する。
【００１７】前記入出力接続情報を参照し全ての入出力
に対してトレースを実施したか判定する。ノード６５か
らのトレースが実施されていないのでトレースを継続す
る。ノード６５からトレースすると順序回路５６に到達
する。
に対してトレースを実施したか判定する。ノード６５か
らのトレースが実施されていないのでトレースを継続す
る。ノード６５からトレースすると順序回路５６に到達
する。
【００１８】前記順序回路５６がＡＴＰＧ検証可能であ
るか判定すると、ＡＴＰＧ検証不可能であるので、ブロ
ック切り出しポイント情報に出力する。
るか判定すると、ＡＴＰＧ検証不可能であるので、ブロ
ック切り出しポイント情報に出力する。
【００１９】前記入出力接続情報を参照し全ての入出力
に対してトレースを実施したか判定する。全ての入出力
に対してトレースを実施したので、前記未検出故障情報
を参照し全ての未検出故障に対してブロック分割処理を
実施したか判定する。
に対してトレースを実施したか判定する。全ての入出力
に対してトレースを実施したので、前記未検出故障情報
を参照し全ての未検出故障に対してブロック分割処理を
実施したか判定する。
【００２０】前記ノード６０の未検出故障からのトレー
スでノード６１の未検出故障もトレースしているので、
全ての未検出故障に対してブロック分割処理を実施した
事になるので、ブロック切り出しのフローは終了する。
ブロック切り出しポイント情報を基に、ブロックにおけ
るＡＴＰＧを実行する事で、冗長回路情報を得ることが
できる。
スでノード６１の未検出故障もトレースしているので、
全ての未検出故障に対してブロック分割処理を実施した
事になるので、ブロック切り出しのフローは終了する。
ブロック切り出しポイント情報を基に、ブロックにおけ
るＡＴＰＧを実行する事で、冗長回路情報を得ることが
できる。
【００２１】
【発明の効果】以上のように本発明によれば、スキャン
パス設計されていないマイコンすなわちＡＴＰＧを実施
する事が出来ない回路においても冗長回路を自動判定で
きる様になり、故障検出率の算出を効率よくできる様に
なる。
パス設計されていないマイコンすなわちＡＴＰＧを実施
する事が出来ない回路においても冗長回路を自動判定で
きる様になり、故障検出率の算出を効率よくできる様に
なる。
【図１】本発明の実施の形態の概略を示す図
【図２】本発明の実施の形態の構成を示す図
【図３】本発明の実施の形態のフローを示す図
【図４】未検出故障と冗長回路が存在する回路例を示す
図
図
１ 冗長回路検出装置 １１ 回路情報 １２ 未検出故障情報 １３ ブロック分割処理手段 １４ ブロック分割情報 １５ ＡＴＰＧによる冗長回路判定手段 １６ 冗長回路情報 ４１ スキャンパス設計されていないマイコンの論理回
路ブロック ４２、４３ 未検出故障を含むＡＴＰＧ検証可能な論理
回路ブロック ４４、４５ ＡＴＰＧによって検出された冗長回路ブロ
ック
路ブロック ４２、４３ 未検出故障を含むＡＴＰＧ検証可能な論理
回路ブロック ４４、４５ ＡＴＰＧによって検出された冗長回路ブロ
ック
Claims (1)
- 【請求項１】 スキャンパス設計されていないマイコン
における故障検出率の算出に先立って、前記故障検出率
の算出を効率化する冗長回路情報を作成する冗長回路検
出装置にあって、 論理素子の接続情報を記述する回路情報と、 前記回路情報中の未検出故障情報と、 前記未検出故障情報から任意の未検出故障を選択する手
段と、 前記未検出故障を有する論理素子の入出力接続情報を出
力する手段と、 選択した未検出故障を含む論理素子からトレースする手
段と、 前記トレース後到達した論理素子の入出力接続情報を出
力する手段と、 トレース後到達した論理素子がＡＴＰＧ検証可能か判断
する手段と、 ＡＴＰＧ検証が不可能と判断した場合、ブロックを切り
出しする為の情報を出力する手段と、 前記入出力接続情報の全ての入出力に対してトレースが
実施されたか判断する手段と、 前記未検出故障情報の全ての未検出故障に対してブロッ
ク分割情報が作成できたか判断する手段と、 前記ブロック切り出しする為の情報を用いてブロックに
おけるＡＴＰＧを実行する手段と、 前記ＡＴＰＧ実行結果、冗長回路情報を出力する手段
と、を具備することを特徴とする冗長回路検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185858A JP2002007167A (ja) | 2000-06-21 | 2000-06-21 | 冗長回路検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185858A JP2002007167A (ja) | 2000-06-21 | 2000-06-21 | 冗長回路検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007167A true JP2002007167A (ja) | 2002-01-11 |
Family
ID=18686115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185858A Pending JP2002007167A (ja) | 2000-06-21 | 2000-06-21 | 冗長回路検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007167A (ja) |
-
2000
- 2000-06-21 JP JP2000185858A patent/JP2002007167A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0663092B1 (en) | Robust delay fault built-in self-testing method and apparatus | |
| US6457145B1 (en) | Fault detection in digital system | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| JP2002007167A (ja) | 冗長回路検出装置 | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JP2008134808A (ja) | 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JPH09264938A (ja) | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 | |
| JP2672893B2 (ja) | 故障シミュレーション処理装置 | |
| JP3112892B2 (ja) | スキャンテスト方法及びスキャンテスト装置 | |
| JPH04128661A (ja) | 線路ディレイ試験装置 | |
| JPH08240641A (ja) | 半導体集積回路における出力同時動作数制限の検査法 | |
| JPH0259967A (ja) | テスト容易化回路設計方法 | |
| JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
| JPH11133119A (ja) | テスト情報作成装置 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JP2002311112A (ja) | 半導体試験方法 | |
| JPH01217277A (ja) | テストパタン作成方式 | |
| JPH09113575A (ja) | Ｉｄｄｑ診断方式 | |
| JPH05128190A (ja) | 故障シミユレーシヨン方法 | |
| JPS63231279A (ja) | 論理回路の故障箇所推定方法 | |
| JP2005208741A (ja) | Ｌｓｉの故障検出率測定方法 |