JP2943161B2

JP2943161B2 - 故障シミュレーション方法

Info

Publication number: JP2943161B2
Application number: JP1179243A
Authority: JP
Inventors: 益規杉本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-07-11
Filing date: 1989-07-11
Publication date: 1999-08-30
Anticipated expiration: 2014-08-30
Also published as: JPH0342736A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は論理回路の故障シミュレーションに関する。

〔従来の技術〕

論理回路をテストする為のテストパターンに関し、そ
の品質を評価し、またテストパターンの設計を行なう為
に故障シミュレーションが用いられる。

これは、論理回路中の信号線が特定の論理値に縮退す
る故障を仮定し、そのような故障のうちどれだけの割合
の故障が与えられた入力パターンにより検出されるが及
び与えられた入力パターンにより検出されないのはどの
信号線のどの論理値への縮退故障であるかをシミュレー
ションにより求めるものである。

故障シミュレーションは、製造された論理回路の不良
を検出するのに適したテストパターンを作成するうえ
で、極めて重要なものであるが、一般に論理シミュレー
ション等と比較しても膨大な計算時間を要し、実行する
のに大きなコストを必要とする作業になっており、計算
時間を短縮する手法が望まれている。

最も広く用いられており、例えば樹下行三他著「VLSI
の設計II・論理とテスト」岩波書店1985年出版の249頁
から254頁に記述されている。

同時故障シミュレーション法を第３図を用いて説明す
る。

シミュレーションの始めである１に於ては対象とする
全故障が未検出故障である。

次にテストパターンを順に入力してシミュレーション
を行なう。

１パターンについてのシミュレーション２に於ては、
それまで入力したパターンにより検出されていない未検
出故障を対象とし、それらの故障が存在した時の論理回
路の出力端子で観測される値を求め、それが故障の無い
回路の値と異なるものをそのパターンにより検出された
故障として３で未検出故障から取り除く。

第３図で示す方法では、結局最後まで検出されない故
障は全入力パターンで評価されることになり、全計算時
間のうちのかなりの部分がその評価に費やされる事にな
る。

従って、最後まで検出されない故障を事前に対象の故
障から除いておくことにより、全体の計算時間の短縮を
することができる。

従来は、このように事前に除いておく故障として回路
の構造上どのような入力パターンによっても検出できな
い故障、いわゆる冗長故障が対象とされている。

〔発明が解決しようとする課題〕

しかしながら上述のような冗長故障は、全てを回路の
構造から求めようとするのは困難であり、実際には簡単
に発見できるもののみを事前削除の対象としている。

しかも、一般には最後まで検出できない故障は冗長故
障だけではなく、テストパターンの不充分さに基くもの
も多い。

従って、従来の方法では最後まで検出できない故障の
事前削除は充分な効果をあげておらず、故障シミュレー
ションの高速化に対応できてはいない。

〔課題を解決するための手段〕

本発明の故障シミュレーション方法は、論理回路に対
して行なう入力パターンを用いた故障シミュレーション
に於て、前記入力パターンにより前記論理回路の論理シ
ミュレーションを行ない特定の論理値しかとらない信号
線を検出し、前記信号線の前記論理値への縮退故障を予
めシミュレーションの対象から取り除いて構成されてい
る。

〔実施例〕

次に本発明を図面を参照して説明する。

第１図は本発明の一実施例を示すフローチャートであ
る。

11でまず対象回路の対象テストパターンによる論理シ
ミュレーションを実行する。

その結果特定の論理値しかとらない信号線を検出す
る。ある信号線のある論理値Ｘへの縮退故障を検出する
ためには故障のない正常回路に於てその信号線をＸでな
い論理値にするテストパターンを入力する事が必要であ
る。

従って、上述の特定の論理値かとらない信号線に於て
は、その特定の論理値への縮退故障は検出不可能であ
る。

この為12で、そのような検出不可能な故障を事前発見
未検出故障として対象とする全故障から取り除く。

以降は、2,3と第３図の従来例と同じ手続きを実行
し、全パターンについて終了した後、未検出故障に12で
取り除いておいた事前発見未検出故障を13で加え、最終
的な未検出故障とする。

一般に論理シミュレーションは故障シミュレーション
に加えてはるかに高速である。

従って、第１図の方法によると論理シミュレーション
を１回実行することで、故障シミュレーションの計算時
間のうちの多くを費やす未検出故障の一部を事前に取り
除くことができ、全体の計算時間を短縮することができ
る。

更に具体的な本発明に用いる回路図を第２図を用いて
説明する。

第２図はオアゲート31とアンドゲート32よりなる論理
回路の回路図である。

入力端子33,34,35にテストパターンを入力し、出力端
子36で観測される信号値により故障の有無を調べる。

a,b,c,d,eは信号線である。

説明の便宜上論理値としては０と１の２値のみとし、
回路上には１つの縮退故障のみがある場合を考える。

また、信号線ｌの論理値ｖへの縮退故障をl/vと書く
ことにする。

第２図の回路については５本の信号線があるので計10
個の故障が存在し得る。

このうち、c/0,d/0,e/0及びa/1,b/1,d/1は各々互いに
区別することは不可能な等価故障であり、３つで１まと
まりの故障と考える。

従って、対象となる故障は、a/0,b/0,c/1,e/1,（c/0,
d/0,e/0），（a/1,b/1,d/1）の計６種の故障である。

第２図に示す回路に第１表に示す６パターンからなる
テストパターンを入力することを考える。

第１パターンによりc/1,e/1が、第２パターンによりb
/0,（c/0,d/0,e/0）が第３パターンによりa/0が検出さ
れ、全６パターンを入力した結果（a/1,b/1,d/1）の１
種の故障のみ未検出故障となる。

本発明を第２図の回路と第１表のテストパターンに適
用する。

論理シミュレーションにより、信号線ｄは論理値１の
みしかとらない事が分るので、故障（a/1,b/1,d/1）は
事前に取り除いておくことができる。

この結果、全６パターンの各パターンについてこの故
障に対する評価を省略できる。

本例の場合、パターン１から３までの３パターンで他
の故障は全て検出されるので、パターン４〜６の３パタ
ーンでの評価はしなくで良いことになり、計算時間の大
幅な短縮がはかれる。

〔発明の効果〕

以上説明したように本発明によれば、故障シミュレー
ションの実行に際し、未検出故障の一部を事前に取り除
いておくことにより、計算時間を大幅に短縮できる効果
がある。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を説明するための
フローチャート及び回路図、第３図は従来の故障シミュ
レーション方法の一例を説明するためのフローチャート
である。 1,2,3,11,12,13……手続き、31……オアゲート、32……
アンドゲート、33,34,35……入力端子、36……出力端
子。

Claims

(57)【特許請求の範囲】

【請求項１】論理回路に対して行なう入力パターンを用
いた故障シミュレーションに於て、前記入力パターンに
より前記論理回路の論理シミュレーションを行ない特定
の論理値しかとらない信号線を検出し、前記信号線の前
記論理値への縮退故障を予めシミュレーションの対象か
ら取り除くことを特徴とする故障シミュレーション方
法。