JPH0511029A - 故障診断方式 - Google Patents

故障診断方式

Info

Publication number
JPH0511029A
JPH0511029A JP3163255A JP16325591A JPH0511029A JP H0511029 A JPH0511029 A JP H0511029A JP 3163255 A JP3163255 A JP 3163255A JP 16325591 A JP16325591 A JP 16325591A JP H0511029 A JPH0511029 A JP H0511029A
Authority
JP
Japan
Prior art keywords
circuit
information
value
fixed value
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3163255A
Other languages
English (en)
Inventor
Takashi Kimura
敬 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokuriku Ltd filed Critical NEC Software Hokuriku Ltd
Priority to JP3163255A priority Critical patent/JPH0511029A/ja
Publication of JPH0511029A publication Critical patent/JPH0511029A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 故障診断において、エラー検出箇所からのフ
ァンイントレースにより従来の絞り込み手段では絞り込
めなかった範囲まで絞り込みを行い、故障の診断時間の
短縮をはかる。 【構成】 テストパタン10より、そのパタン中で値が
固定されている入力ピンFとその値“0”とを抽出し、
固定値ピン情報11として出力する。回路の論理接続情
報9で、入力ピンFから出力側へ値が確定するまで演算
を繰り返す。この場合は信号線N3まで値が確定する。
その後、エラーを検出した出力ピンZからファンイント
レースして故障範囲を絞り込むが、その際、ANDゲー
トCの入力N2は“0”で固定されているので、単一故
障を固定すれば、信号線N5のファンイン側には故障が
ないことが判り、絞り込み故障情報12が作成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は論理回路の故障診断方式
に関する。
【0002】
【従来の技術】従来、論理回路(以下回路という)の単
一故障に対する故障診断方式は、試験機でエラーの発生
した箇所からファンイン方向にトレースし、トレースさ
れた回路部分のみに故障範囲を絞り込み、その後故障シ
ミュレーションや故障辞書方式により故障の特定を行っ
ていた。
【0003】
【発明が解決しようとする課題】上述した従来の故障診
断方式において、最初に故障範囲を絞り込むのは、その
後の故障シミュレーションや故障辞書方式が非常に時間
を要するものであるため、それらの方法を用いる前にあ
る程度故障数を減らしておくことを目的としている。
【0004】ところが、スキャンパスなどのように回路
全体に接続されている回路などがあると、エラー箇所か
らのファンイン方向へのトレースだけでは故障範囲の絞
り込みが困難になるという欠点がある。
【0005】
【課題を解決するための手段】本発明の故障試験方式
は、回路の論理接続情報及びテストパタンとその回路を
テスタでテストした際のエラー情報が与えられたとき
に、テストパタンを入力し、そのテストパタン中で
“0”もしくは“1”に値が固定されている入力ピンを
抽出し、それを固定値ピン情報として出力する固定値ピ
ン抽出手段と、回路の論理接続情報と固定値ピン情報と
を入力し、固定値の影響により定常的に値が確定する回
路内信号を演算によって求める固定値信号演算手段と、
この固定値信号演算手段による演算後の回路の論理接続
情報とエラー情報とを入力し、エラー発生箇所からのフ
ァンイントレース中、固定値信号により活性化されない
部分回路の故障を削除して故障範囲を絞り込む絞り込み
手段とを有している。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
【0007】図1は本発明の一実施例における処理の流
れを示すフローチャートである。
【0008】本発明の故障診断方式は、固定値ピン抽出
手段1と、固定値信号演算手段2と、故障絞り込み手段
3とから構成される。
【0009】固定値ピン抽出手段1は、テストパタン4
を入力し、そのテストパタン中で値が“0”又は“1”
で固定されている入力ピンを抽出し、固定値ピン情報7
として出力する。
【0010】固定値信号演算手段2は、回路の論理接続
情報5と固定値ピン情報7とを入力し、値が確定してい
る入力ピンから順次出力側へ、値が確定するまで演算を
行い、その結果を回路の論理接続情報5の中に記述する
手段である。
【0011】故障絞り込み手段3は、回路の論理接続情
報5とエラー情報6とを入力し、エラーを検出した箇所
から論理素子のファンイン方向にトレースを行い、故障
範囲をトレースされた回路に限定する手段であるが、そ
の際、回路の論理接続情報5の中に記述された値の確定
した信号の情報を参照し、また、活性化されない部分回
路はトレースを省略することにより、故障範囲をより小
さい部分回路に絞り込み、絞り込み後の回路の故障情報
として出力する手段である。
【0012】図2は本実施例の具体的な適用の一例を示
す模式図である。
【0013】まず、テストパタン10では、入力ピンF
の値は全パタンを通して“0”となっている。従って、
固定値ピンはFでその固定値は“0”という固定値ピン
情報11を得る。この固定値ピン11を基に入力ピンF
から出力側へ値が確定するまで演算を進めていく。即
ち、本実施例では、入力ピンFの値が“0”であること
により、信号線N1の値が“0”となる。信号線N1の
値はANDゲートAに入力されているが、信号線N1の
値が常に“0”であるから、ANDゲートAの出力の信
号線N2の値も信号線N2の値も常に“0”になる。そ
の結果、ANDゲートCの出力の信号線N3にも常に
“0”になる。ところが、DはORゲートであり、入力
の信号線N3が“0”であってもその出力の信号線N4
の値は確定しない。従って、ここで演算処理を終える。
このように確定した信号線の値を回路の論理の接続情報
9の中に記述していく。
【0014】そして最後に、エラーを検出した出力ピン
Zから入力側へファンイントレースを行い、トレースさ
れた回路部分に故障範囲を絞り込む。その際、ANDゲ
ートまでトレースしてきたとき、その入力の信号線N2
は常に“0”であり、また、CはANDゲートであるた
め、このANDゲートCのもう一方の入力の信号線N
5、即ち、ファンイン側の部分回路D2の信号の値は、
出力ピンZに伝搬されることはなく、単一故障を仮定す
れば、この部分には故障はないと考えられる。従って、
絞り込み後の故障情報12が得られ、故障範囲は出力ピ
ンZのファンイン側であって、かつ、ANDゲートCの
信号線N5のファンイン側部分回路D2以外の領域と判
断される。
【0015】これにより、故障範囲をANDゲートBの
ファンイン側部分回路D1に絞り込んで調べればよい。
【0016】
【発明の効果】以上説明したように本発明は、与えられ
たテストパタンから、値が固定になる入力信号を抽出
し、活性化されない部分回路の故障を削除するという方
法を、従来のエラー箇所からファンイン方向へのトレー
スによって故障を絞り込むという方法に加えることによ
って、従来の手法だけでは絞り込めなかった範囲まで故
障の絞り込みを行うことが可能になる。
【0017】特に、スキャンパス入りの回路を通常動作
モード(シフト動作させない)のテストパタンで試験を
行い、エラーが生じた場合に効果がある。スキャンパス
回路は回路全体に接続されているため、従来の方式は、
即ち、ファンイントレースの方法のみでは、ほとんど全
ての回路のトレースを行うことになり絞り込みの効果が
ない。しかし、本発明の故障診断方式では、入力が通常
モードのテストパタンなのでスキャンパスは活性化され
ず、従って、ファンイントレースしないため絞り込み範
囲を非常に小さくできるとうい効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の処理の流れを示すフローチ
ャートである。
【図2】本実施例の具体的な適用の一例を示す模式図で
ある。
【符号の説明】
1 固定値ピン抽出手段 2 固定値信号演算手段 3 故障絞り込み手段 4、10 テストパタン 5、9 回路の論理接続情報 6 エラー情報 7、11 固定値ピン情報 8、12 絞り込み後の回路の故障情報 A、B、C ANDゲート D ORゲート F 入力ピンF Z 出力ピンZ D1 ANDゲートBのファンイン側部分回路 D2 ANDゲートCの信号線N5のファンイン側部
分回路 N1〜N5 信号線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G06F 11/28 310 A 8725−5B

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 回路の論理接続情報及びテストパタンと
    その回路を試験した際のエラー情報とが与えられたとき
    に、前記テストパタンを入力し、そのテストパタン中で
    “0”もしくは“1”に値が固定されている入力ピンを
    抽出し、それを固定値ピン情報として出力する固定値ピ
    ン抽出手段と、前記回路の論理接続情報と前記固定値ピ
    ン情報とを入力し、固定値の影響により定常的に値が確
    定する回路内部信号を演算によって求める固定値信号演
    算手段と、この固定値信号演算手段による演算後の回路
    の論理接続情報エラーと情報とを入力し、エラー発生箇
    所からのファンイントレース中、固定値信号により活性
    化されない部分回路の故障を削除して故障範囲を絞り込
    む故障絞り込み手段とを備えることを特徴とす故障診断
    方式。
JP3163255A 1991-07-04 1991-07-04 故障診断方式 Pending JPH0511029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3163255A JPH0511029A (ja) 1991-07-04 1991-07-04 故障診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3163255A JPH0511029A (ja) 1991-07-04 1991-07-04 故障診断方式

Publications (1)

Publication Number Publication Date
JPH0511029A true JPH0511029A (ja) 1993-01-19

Family

ID=15770322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3163255A Pending JPH0511029A (ja) 1991-07-04 1991-07-04 故障診断方式

Country Status (1)

Country Link
JP (1) JPH0511029A (ja)

Similar Documents

Publication Publication Date Title
US5365528A (en) Method for testing delay faults in non-scan sequential circuits
JP2802140B2 (ja) 論理回路の設計方法
JPH0511029A (ja) 故障診断方式
JP3428313B2 (ja) 大規模集積回路装置の故障シミュレーション方法及び故障解析方法
JP2837703B2 (ja) 故障診断装置
JPH0599988A (ja) 故障検出機能を備えた半導体集積回路装置
JPS63140969A (ja) 試験容易化方式
JP2861861B2 (ja) 故障診断システム
JP3169930B2 (ja) テストパタン自動生成装置及びテストパタン自動生成方法
JP2008527322A (ja) 回路配置並びにその検査および/または診断方法
JP2943161B2 (ja) 故障シミュレーション方法
JPH01156680A (ja) 論理回路の故障診断方法
JP2595029B2 (ja) 診断容易化回路を有するlsi
JP3218294B2 (ja) 論理集積回路
JP3161345B2 (ja) Iddq異常を有する故障ブロック特定化方式
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPH0391846A (ja) 障害検出回路の相互関係図生成方式
JPS6310244A (ja) 故障辞書作成方法
JP2990813B2 (ja) 故障シミュレーション方法
JPH04332088A (ja) 論理回路の故障検出可能性検証方法
JP2838599B2 (ja) テスト容易化回路
JPH0785129A (ja) テストパターン生成方法
JPH11133119A (ja) テスト情報作成装置
JPH09159727A (ja) Cmos半導体装置
JPH02118475A (ja) 論理集積回路