JPH0599988A - 故障検出機能を備えた半導体集積回路装置 - Google Patents
故障検出機能を備えた半導体集積回路装置Info
- Publication number
- JPH0599988A JPH0599988A JP3256346A JP25634691A JPH0599988A JP H0599988 A JPH0599988 A JP H0599988A JP 3256346 A JP3256346 A JP 3256346A JP 25634691 A JP25634691 A JP 25634691A JP H0599988 A JPH0599988 A JP H0599988A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- function
- integrated circuit
- circuit device
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
Abstract
(57)【要約】
【目的】 故障検出率を低下させることなく、故障検出
機能を得るために使用される活性領域と配線領域を減少
させた故障検出機能付半導体集積回路装置を得ることを
目的とする。 【構成】 集積回路装置自身の機能を検証するテストパ
ターンに基づく予め定められた入出力機能信号の組合わ
せによっては故障の有無を検出できない論理機能ブロッ
クについてのみ使用された出力電位検出機能を有する故
障検出機能付論理機能ブロック５３と、該故障検出機能
付論理機能ブロックに接続して設けられたプローブ線２
３およびセンス線２２と、前記プローブ線を駆動するプ
ローブ線駆動器２６と、前記センス線の信号を読出すセ
ンス線受信器２７とを具備している。
機能を得るために使用される活性領域と配線領域を減少
させた故障検出機能付半導体集積回路装置を得ることを
目的とする。 【構成】 集積回路装置自身の機能を検証するテストパ
ターンに基づく予め定められた入出力機能信号の組合わ
せによっては故障の有無を検出できない論理機能ブロッ
クについてのみ使用された出力電位検出機能を有する故
障検出機能付論理機能ブロック５３と、該故障検出機能
付論理機能ブロックに接続して設けられたプローブ線２
３およびセンス線２２と、前記プローブ線を駆動するプ
ローブ線駆動器２６と、前記センス線の信号を読出すセ
ンス線受信器２７とを具備している。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置を構成す
る各論理機能ブロックの出力信号電位を検出可能にした
故障検出機能を備えた半導体集積回路装置に関するもの
であり、特に集積回路自体の機能を検証するテストパタ
ーンに基づく予め定められた入出力機能信号の組合わせ
による故障検出機能と、上記入出力機能信号の組合わせ
によっては検出できない論理機能ブロックの故障を検出
する故障検出機能とを具備した半導体集積回路装置に関
するものである。
る各論理機能ブロックの出力信号電位を検出可能にした
故障検出機能を備えた半導体集積回路装置に関するもの
であり、特に集積回路自体の機能を検証するテストパタ
ーンに基づく予め定められた入出力機能信号の組合わせ
による故障検出機能と、上記入出力機能信号の組合わせ
によっては検出できない論理機能ブロックの故障を検出
する故障検出機能とを具備した半導体集積回路装置に関
するものである。
【０００２】
【従来の技術】従来、集積回路装置自身の機能を予め定
められたテストパターンに基づく基本的な入出力信号の
組合わせにより各論理機能ブロックの故障の有無を検出
するものがあったが、これでは集積回路中の６０〜７０
％の論理機能ブロックについては、比較的容易に故障検
出可能であるが、残りの３０〜４０％の論理機能ブロッ
クについて故障検出するために多大な労力を費やしてい
た。
められたテストパターンに基づく基本的な入出力信号の
組合わせにより各論理機能ブロックの故障の有無を検出
するものがあったが、これでは集積回路中の６０〜７０
％の論理機能ブロックについては、比較的容易に故障検
出可能であるが、残りの３０〜４０％の論理機能ブロッ
クについて故障検出するために多大な労力を費やしてい
た。
【０００３】このような欠点を解消するために、従来、
図３に示すような構造の故障検出機能付半導体集積回路
装置が提案された。図３において、１０は集積回路装置
全体を示し、１、１‥‥はその各部に対するＩ／Ｏパッ
ド、２、２‥‥はセンス線、３、３‥‥はプローブ線を
示す。４１、４２、４３は基本論理機能を実現する論理
機能ブロックで、これらの論理機能ブロックとしては図
示のＡＮＤ回路、ＮＡＮＤ回路の他にＯＲ回路、ＮＯＲ
回路等、目的に応じた任意の論理回路が使用される。６
は任意のプローブ線３を駆動するためのプローブ線駆動
器、７は任意のセンス線２の信号を読出すためのセンス
線受信器、８は複数の論理機能ブロックにより構成され
る論理回路に入力信号を供給する入力端子、９は論理回
路の出力信号を取り出すための出力端子である。
図３に示すような構造の故障検出機能付半導体集積回路
装置が提案された。図３において、１０は集積回路装置
全体を示し、１、１‥‥はその各部に対するＩ／Ｏパッ
ド、２、２‥‥はセンス線、３、３‥‥はプローブ線を
示す。４１、４２、４３は基本論理機能を実現する論理
機能ブロックで、これらの論理機能ブロックとしては図
示のＡＮＤ回路、ＮＡＮＤ回路の他にＯＲ回路、ＮＯＲ
回路等、目的に応じた任意の論理回路が使用される。６
は任意のプローブ線３を駆動するためのプローブ線駆動
器、７は任意のセンス線２の信号を読出すためのセンス
線受信器、８は複数の論理機能ブロックにより構成され
る論理回路に入力信号を供給する入力端子、９は論理回
路の出力信号を取り出すための出力端子である。
【０００４】図３の従来の半導体集積回路装置で使用さ
れる各論理機能ブロック４１、４２、４３の出力には図
４に示すように出力信号電位検出用のセンストランジス
タ１２が設けられている。図４では図３で使用される論
理機能ブロックを参照番号４で代表して示す。論理機能
ブロック４の出力ピン１１は出力信号電位検出用センス
トランジスタ１２のソース−ドレインパスを経てセンス
線２に接続され、またセンストランジスタ１２のゲート
はプローブ線３に接続されている。出力ピン１１はまた
ライン１３を経て他の論理機能ブロックあるいは出力端
子９に接続されている。
れる各論理機能ブロック４１、４２、４３の出力には図
４に示すように出力信号電位検出用のセンストランジス
タ１２が設けられている。図４では図３で使用される論
理機能ブロックを参照番号４で代表して示す。論理機能
ブロック４の出力ピン１１は出力信号電位検出用センス
トランジスタ１２のソース−ドレインパスを経てセンス
線２に接続され、またセンストランジスタ１２のゲート
はプローブ線３に接続されている。出力ピン１１はまた
ライン１３を経て他の論理機能ブロックあるいは出力端
子９に接続されている。
【０００５】この集積回路装置の各機能ブロックの故障
の有無を検出するには、集積回路装置を付勢して動作さ
せ、また駆動器６によりプローブ線３を駆動してセンス
トランジスタ１２を順次付勢する。これによって各論理
機能ブロック４の出力信号をセンストランジスタ１２お
よびセンス線２を介してセンス線受信器７で読出すこと
により、上記論理機能ブロック４の故障の有無を知るこ
とができる。
の有無を検出するには、集積回路装置を付勢して動作さ
せ、また駆動器６によりプローブ線３を駆動してセンス
トランジスタ１２を順次付勢する。これによって各論理
機能ブロック４の出力信号をセンストランジスタ１２お
よびセンス線２を介してセンス線受信器７で読出すこと
により、上記論理機能ブロック４の故障の有無を知るこ
とができる。
【０００６】
【発明が解決しようとする課題】上記のような従来の故
障検出機能付半導体集積回路装置では、故障検出率を向
上させるために、全論理機能ブロックの出力信号電位を
検出可能とするか、あるいは論理機能ブロック全体でな
くても、チップ内の可及的多数の論理機能ブロックにつ
いて検出可能とするために、図３に示すようにプローブ
線３、センス線２をメッシュ状に配置している。また、
予め定められたテストパターンに基づく基本的な入出力
信号の組合わせによって故障の有無の検出可能な論理機
能ブロックについても出力信号電位検出用のセンストラ
ンジスタを設けている。そのため、集積回路装置内に多
量のセンストランジスタと、それらの各センストランジ
スタを付勢するための多数のプローブ線、各センストラ
ンジスタを経て論理機能ブロックの出力信号を読出すた
めの多数のセンス線、さらにプローブ線駆動器、センス
線受信器を必要とし、多くの活性領域と配線領域とが失
なわれるという問題があった。
障検出機能付半導体集積回路装置では、故障検出率を向
上させるために、全論理機能ブロックの出力信号電位を
検出可能とするか、あるいは論理機能ブロック全体でな
くても、チップ内の可及的多数の論理機能ブロックにつ
いて検出可能とするために、図３に示すようにプローブ
線３、センス線２をメッシュ状に配置している。また、
予め定められたテストパターンに基づく基本的な入出力
信号の組合わせによって故障の有無の検出可能な論理機
能ブロックについても出力信号電位検出用のセンストラ
ンジスタを設けている。そのため、集積回路装置内に多
量のセンストランジスタと、それらの各センストランジ
スタを付勢するための多数のプローブ線、各センストラ
ンジスタを経て論理機能ブロックの出力信号を読出すた
めの多数のセンス線、さらにプローブ線駆動器、センス
線受信器を必要とし、多くの活性領域と配線領域とが失
なわれるという問題があった。
【０００７】本発明は、上記のような問題点を解消する
ためになされたもので、故障検出率を低下させることな
く、故障検出機能を得るために使用される活性領域と配
線領域を減少させた故障検出機能付半導体集積回路装置
を得ることを目的とする。
ためになされたもので、故障検出率を低下させることな
く、故障検出機能を得るために使用される活性領域と配
線領域を減少させた故障検出機能付半導体集積回路装置
を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明による故障検出機
能を備えた半導体集積回路装置は、設計段階において集
積回路装置自体の機能を検証するテストパターンに基づ
く予め定められた入出力機能信号の組合わせによっては
故障の有無を検出できない論理機能ブロック（以下、故
障未検出論理機能ブロックと称す）の有無をチエック
し、発見された故障未検出論理機能ブロックについての
み例えば図４に示すような出力信号電位検出機能を有す
る故障検出機能付論理機能ブロックを使用して構成され
ている。
能を備えた半導体集積回路装置は、設計段階において集
積回路装置自体の機能を検証するテストパターンに基づ
く予め定められた入出力機能信号の組合わせによっては
故障の有無を検出できない論理機能ブロック（以下、故
障未検出論理機能ブロックと称す）の有無をチエック
し、発見された故障未検出論理機能ブロックについての
み例えば図４に示すような出力信号電位検出機能を有す
る故障検出機能付論理機能ブロックを使用して構成され
ている。
【０００９】
【作用】本発明の故障検出機能を備えた半導体集積回路
装置によれば、入出力機能信号の組合わせによっては故
障の有無を検出できない故障未検出論理機能ブロックの
みを出力信号電位検出機能をもった故障検出機能付論理
機能ブロックとしたので、センストランジスタは少量で
すみ、それらを駆動、観測するプローブ線、センス線も
少なくてすむ。また、それに伴ってプローブ線駆動器、
センス線受信器が小規模になり、故障検出機能を実現す
るために使用される活性領域と配線領域を少なくするこ
とができる。
装置によれば、入出力機能信号の組合わせによっては故
障の有無を検出できない故障未検出論理機能ブロックの
みを出力信号電位検出機能をもった故障検出機能付論理
機能ブロックとしたので、センストランジスタは少量で
すみ、それらを駆動、観測するプローブ線、センス線も
少なくてすむ。また、それに伴ってプローブ線駆動器、
センス線受信器が小規模になり、故障検出機能を実現す
るために使用される活性領域と配線領域を少なくするこ
とができる。
【００１０】
【実施例】図１は本発明の故障検出機能を備えた半導体
集積回路装置の一実施例を示す。２０は本発明の半導体
集積回路装置全体を示し、１、１‥‥はその各部に対す
るＩ／Ｏパッドである。集積回路装置には図３の従来の
集積回路装置と同様な論理機能ブロック５１、５２、５
３等が設けられており、本発明では後程述べる理由によ
り例えば論理機能ブロック５３のみに図４に示すような
センストランジスタ１２を含む故障検出機能付論理機能
ブロックを使用する。２２は上記故障検出機能付論理機
能ブロック５３に対するセンス線、２３はプローブ線で
ある。８は各論理機能ブロックにより構成される論理回
路に入力信号を供給する入力端子、９は論理回路の出力
信号を取出す出力端子である。また、２６は任意のプロ
ーブ線２３を駆動するためのプローブ線駆動器、２７は
センス線２２の信号を読出すためのセンス線受信器であ
る。
集積回路装置の一実施例を示す。２０は本発明の半導体
集積回路装置全体を示し、１、１‥‥はその各部に対す
るＩ／Ｏパッドである。集積回路装置には図３の従来の
集積回路装置と同様な論理機能ブロック５１、５２、５
３等が設けられており、本発明では後程述べる理由によ
り例えば論理機能ブロック５３のみに図４に示すような
センストランジスタ１２を含む故障検出機能付論理機能
ブロックを使用する。２２は上記故障検出機能付論理機
能ブロック５３に対するセンス線、２３はプローブ線で
ある。８は各論理機能ブロックにより構成される論理回
路に入力信号を供給する入力端子、９は論理回路の出力
信号を取出す出力端子である。また、２６は任意のプロ
ーブ線２３を駆動するためのプローブ線駆動器、２７は
センス線２２の信号を読出すためのセンス線受信器であ
る。
【００１１】本発明の故障検出機能を備えた半導体集積
回路装置は、例えば図２に示すフロー図に従って実施さ
れる論理機能ブロックの故障検出が可能か否かの検査結
果に基づいて設計され、構成される。先づ、ステップ１
０１において通常の半導体集積回路装置についての故障
シミユレーションを行なうための所謂機能検証用入出力
テストパターンを生成する。
回路装置は、例えば図２に示すフロー図に従って実施さ
れる論理機能ブロックの故障検出が可能か否かの検査結
果に基づいて設計され、構成される。先づ、ステップ１
０１において通常の半導体集積回路装置についての故障
シミユレーションを行なうための所謂機能検証用入出力
テストパターンを生成する。
【００１２】次に、ステップ１０２において上記入出力
テストパターンに基づく基本的な信号を用いて、故障の
有無を検出できない論理機能ブロック、つまり故障未検
出論理機能ブロックの有無をチエックする。
テストパターンに基づく基本的な信号を用いて、故障の
有無を検出できない論理機能ブロック、つまり故障未検
出論理機能ブロックの有無をチエックする。
【００１３】次に、ステップ１０３において発見された
故障未検出論理機能ブロックのみを図４に示すようなセ
ンストランジスタ１２を含む出力信号電位検出機能を持
つ故障検出機能付論理機能ブロックに置換する。図１の
半導体集積回路装置では、論理機能ブロック５３がこの
ようにして置換された故障検出機能付論理機能ブロック
を示す。
故障未検出論理機能ブロックのみを図４に示すようなセ
ンストランジスタ１２を含む出力信号電位検出機能を持
つ故障検出機能付論理機能ブロックに置換する。図１の
半導体集積回路装置では、論理機能ブロック５３がこの
ようにして置換された故障検出機能付論理機能ブロック
を示す。
【００１４】上記のような手法により、半導体集積回路
装置内の故障検出率を１００％あるいは必要なレベルに
まで高めた後に、ステップ１０４において、通常の故障
シミユレーションを行なうために作成した入出力テスト
パターンに基づく基本的な入出力信号の組合わせによる
故障有無の検出、および出力信号電位検出機能を有する
故障検出機能付論理機能ブロックからの信号を用いて実
質的に全ての論理機能ブロックについて故障検査を行な
う。このようなステップを経て、図１に示すような一部
に故障検出機能付論理機能ブロック５３が使用された半
導体集積回路装置が構成される。
装置内の故障検出率を１００％あるいは必要なレベルに
まで高めた後に、ステップ１０４において、通常の故障
シミユレーションを行なうために作成した入出力テスト
パターンに基づく基本的な入出力信号の組合わせによる
故障有無の検出、および出力信号電位検出機能を有する
故障検出機能付論理機能ブロックからの信号を用いて実
質的に全ての論理機能ブロックについて故障検査を行な
う。このようなステップを経て、図１に示すような一部
に故障検出機能付論理機能ブロック５３が使用された半
導体集積回路装置が構成される。
【００１５】通常の半導体集積回路装置では、ステップ
１０２における入出力テストパターンに基づく基本的な
信号を用いて故障の有無を検出できない論理機能ブロッ
クは全体の３０％乃至４０％である。従って、上記のよ
うにして構成された本発明の半導体集積回路装置では、
全論理機能ブロックのうちの３０％乃至４０％を図４に
示すような故障検出機能付論理機能ブロックを用いて構
成し、残りの６０％乃至７０％の論理機能ブロックにつ
いては予め定められたテストパターンに基づく基本的な
入出力信号の組合わせにより故障の有無を検出する。
１０２における入出力テストパターンに基づく基本的な
信号を用いて故障の有無を検出できない論理機能ブロッ
クは全体の３０％乃至４０％である。従って、上記のよ
うにして構成された本発明の半導体集積回路装置では、
全論理機能ブロックのうちの３０％乃至４０％を図４に
示すような故障検出機能付論理機能ブロックを用いて構
成し、残りの６０％乃至７０％の論理機能ブロックにつ
いては予め定められたテストパターンに基づく基本的な
入出力信号の組合わせにより故障の有無を検出する。
【００１６】
【発明の効果】以上のように、本発明によれば、予め定
められたテストパターンに基づく基本的な入出力信号の
組合わせにより故障の有無を検出することができない論
理機能ブロックのみを出力信号電位検出機能をもった所
謂故障検出機能付論理機能ブロックとしたので、図４に
示す従来の半導体集積回路装置に比してセンストランジ
スタ、センス線およびプローブ線の数が３０％乃至４０
％に減少し、またプローブ線駆動器、センス線受信器が
共に小規模になり、故障検出率を低下させることなく故
障検出機能を実現するために使用される活性領域と配線
領域に必要なスペースを減少させることができ、集積回
路本来の有効スペースを大きくとることができる半導体
集積回路装置が得られるという効果がある。
められたテストパターンに基づく基本的な入出力信号の
組合わせにより故障の有無を検出することができない論
理機能ブロックのみを出力信号電位検出機能をもった所
謂故障検出機能付論理機能ブロックとしたので、図４に
示す従来の半導体集積回路装置に比してセンストランジ
スタ、センス線およびプローブ線の数が３０％乃至４０
％に減少し、またプローブ線駆動器、センス線受信器が
共に小規模になり、故障検出率を低下させることなく故
障検出機能を実現するために使用される活性領域と配線
領域に必要なスペースを減少させることができ、集積回
路本来の有効スペースを大きくとることができる半導体
集積回路装置が得られるという効果がある。
【図１】本発明の故障検出機能を備えた半導体集積回路
装置の基本概念を示す概略図である。
装置の基本概念を示す概略図である。
【図２】本発明の故障検出機能を備えた半導体集積回路
装置を設計するに当って実施される各論理機能ブロック
についての故障検出が可能か否かのテストを行なうフロ
ー図である。
装置を設計するに当って実施される各論理機能ブロック
についての故障検出が可能か否かのテストを行なうフロ
ー図である。
【図３】従来の故障検出機能を備えた半導体集積回路装
置の基本概念を示す概略図である。
置の基本概念を示す概略図である。
【図４】出力信号電位検出機能をもった故障検出機能付
論理機能ブロックの一例を示す図である。
論理機能ブロックの一例を示す図である。
２０ 集積回路装置 ２２ センス線 ２３ プローブ線 ２６ プローブ線駆動器 ２７ センス線受信器 ５１、５２ 論理機能ブロック ５３ 故障検出機能付論理機能ブロック
Claims (1)
- 【請求項１】 複数の論理機能ブロックを含む半導体集
積回路装置であって、上記複数の論理機能ブロックのう
ち、上記半導体集積回路装置の機能を検証するためのテ
ストパターンに基づく予め定められた入出力機能信号の
組合わせによっては故障の有無を検出できない論理機能
ブロックについてのみ使用された出力電位検出機能を有
する故障検出機能付論理機能ブロックと、該故障検出機
能付論理機能ブロックに接続して設けられたプローブ線
およびセンス線と、前記プローブ線を駆動するプローブ
線駆動器と、上記センス線の信号を読出すセンス線受信
器とからなる故障検出機能を備えた半導体集積回路装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256346A JP2884847B2 (ja) | 1991-10-03 | 1991-10-03 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
| US07/955,655 US5396500A (en) | 1991-10-03 | 1992-10-02 | Semiconductor integrated circuit device with fault detecting function |
| DE4233271A DE4233271C2 (de) | 1991-10-03 | 1992-10-02 | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion |
| CA002079696A CA2079696C (en) | 1991-10-03 | 1992-10-02 | Semiconductor integrated circuit device with fault detecting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256346A JP2884847B2 (ja) | 1991-10-03 | 1991-10-03 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0599988A true JPH0599988A (ja) | 1993-04-23 |
| JP2884847B2 JP2884847B2 (ja) | 1999-04-19 |
Family
ID=17291404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256346A Expired - Fee Related JP2884847B2 (ja) | 1991-10-03 | 1991-10-03 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5396500A (ja) |
| JP (1) | JP2884847B2 (ja) |
| CA (1) | CA2079696C (ja) |
| DE (1) | DE4233271C2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884847B2 (ja) | 1991-10-03 | 1999-04-19 | 三菱電機株式会社 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
| DE4341959C2 (de) * | 1993-12-09 | 1997-07-03 | Bosch Gmbh Robert | Integrierte Schaltung mit verbesserter Verdrahtung und Verfahren zur Herstellung einer integrierten Schaltung mit verbesserter Verdrahtung |
| DE4406510C1 (de) * | 1994-02-28 | 1995-07-13 | Siemens Ag | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
| JPH09107048A (ja) | 1995-03-30 | 1997-04-22 | Mitsubishi Electric Corp | 半導体パッケージ |
| JP2004296928A (ja) * | 2003-03-27 | 2004-10-21 | Matsushita Electric Ind Co Ltd | 半導体装置、これを用いたシステムデバイスおよびその製造方法 |
| KR100641706B1 (ko) * | 2004-11-03 | 2006-11-03 | 주식회사 하이닉스반도체 | 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
| JPH0247574A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体集積回路装置及びその動作テスト方法 |
| JPH03128475A (ja) * | 1989-10-13 | 1991-05-31 | Hitachi Ltd | 論理テスト機能付き論理回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2261566B1 (ja) * | 1974-02-19 | 1978-01-27 | Gen Radio Co | |
| US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
| US4395767A (en) * | 1981-04-20 | 1983-07-26 | Control Data Corporation | Interconnect fault detector for LSI logic chips |
| JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
| US4739250A (en) * | 1985-11-20 | 1988-04-19 | Fujitsu Limited | Semiconductor integrated circuit device with test circuit |
| US4680761A (en) * | 1986-01-30 | 1987-07-14 | Burkness Donald C | Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI |
| FR2595474B1 (fr) * | 1986-03-04 | 1988-06-24 | Texas Instruments France | Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre |
| JPS63145549A (ja) * | 1986-12-09 | 1988-06-17 | Hitachi Ltd | 論理回路シミユレ−シヨン方法 |
| US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
| US4937826A (en) * | 1988-09-09 | 1990-06-26 | Crosscheck Technology, Inc. | Method and apparatus for sensing defects in integrated circuit elements |
| US5202624A (en) * | 1990-08-31 | 1993-04-13 | Cross-Check Technology, Inc. | Interface between ic operational circuitry for coupling test signal from internal test matrix |
| JP3138286B2 (ja) * | 1991-05-15 | 2001-02-26 | 株式会社メガチップス | 半導体集積回路の試験方法及び試験装置 |
| JP2884847B2 (ja) | 1991-10-03 | 1999-04-19 | 三菱電機株式会社 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
-
1991
- 1991-10-03 JP JP3256346A patent/JP2884847B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-02 US US07/955,655 patent/US5396500A/en not_active Expired - Lifetime
- 1992-10-02 DE DE4233271A patent/DE4233271C2/de not_active Expired - Fee Related
- 1992-10-02 CA CA002079696A patent/CA2079696C/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
| JPH0247574A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体集積回路装置及びその動作テスト方法 |
| JPH03128475A (ja) * | 1989-10-13 | 1991-05-31 | Hitachi Ltd | 論理テスト機能付き論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2079696C (en) | 1999-05-11 |
| DE4233271A1 (de) | 1993-04-08 |
| JP2884847B2 (ja) | 1999-04-19 |
| DE4233271C2 (de) | 1995-06-01 |
| CA2079696A1 (en) | 1993-04-04 |
| US5396500A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JPH0786526B2 (ja) | 複数モードのテスト装置 | |
| US5991910A (en) | Microcontroller having special mode enable detection circuitry and a method of operation therefore | |
| JPH0599988A (ja) | 故障検出機能を備えた半導体集積回路装置 | |
| US5939897A (en) | Method and apparatus for testing quiescent current in integrated circuits | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| DE69030209D1 (de) | Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen | |
| US6353903B1 (en) | Method and apparatus for testing differential signals | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| JPH0511029A (ja) | 故障診断方式 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JPH0599980A (ja) | ピンスキヤンイン型ｌｓｉ論理回路および回路実装基板試験方法 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JP2990158B1 (ja) | シフトレジスタ回路 | |
| JPH0258352A (ja) | 半導体集積回路の試験回路 | |
| JP2001330652A (ja) | 半導体装置 | |
| JPH05324947A (ja) | カード内ｂｉｓｔ方式 | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 | |
| JPS6021537A (ja) | 半導体装置の試験方法 | |
| JPS58208857A (ja) | テスト機能を有する回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |