JP3428313B2 - 大規模集積回路装置の故障シミュレーション方法及び故障解析方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、内部に組み込まれ
たすべてのメガセルがそれぞれ外部端子からの直接アク
セス及び単体テストが可能となるようにテスト容易化さ
れた大規模集積回路装置の故障シミュレーション方法及
び故障解析方法に関する。

【０００２】

【従来の技術】半導体装置の中には、予め用意されたＣ
ＰＵ、タイマ、Ｉ／Ｏ制御装置といった機能的にまとま
ったブロックを組み合わせて、システムを一つの半導体
上に構成した半導体ブロックであるメガセルと称される
ものがある。メガセルの１チップに含まれる素子数は、
通常約１０万個以上であるが、素子数が５万個程度のも
のもメガセルの範疇に含められることもある。そしてさ
らに、このメガセルをその他の周辺回路と組み合わせて
大規模集積回路装置が構成される。

【０００３】図１４は、大規模集積回路装置のブロック
図である。大規模集積回路装置１０は、相互に接続され
たメガセル１１及び周辺回路１２から構成されている。
図面の簡略化のため、メガセル１１及び周辺回路１２は
それぞれ１個ずつ示されているが、いずれも複数個ずつ
組み込まれる場合が多い。

【０００４】このような大規模集積回路装置は、製造後
に設計通りの動作をするかどうかのテストが必要であ
る。このテストをより容易に行うため、大規模集積回路
装置の論理回路を回路ブロックに分割し、テスト回路を
付加してテスト信号の入力、テスト結果の信号の出力を
可能としている。論理回路にテスト回路を付加すること
により回路ブロック毎に分割してテストを行えるように
する方法は種々あるが、通常、マルチプレクサを付加す
る方法が用いられる。マルチプレクサを付加する方法
は、回路ブロックの各端子の入力信号及び出力信号を外
部端子から制御及び観測可能とするために信号経路にマ
ルチプレクサを挿入する方法である。このマルチプレク
サを付加する方法を用いた場合、通常動作時に使用され
る配線のテストができるテスト回路の構成にすることが
可能である。

【０００５】図１５は、回路のテストを行うテスト用コ
ンピュータシステムの例を示すブロック図、図１６は、
テスト回路検証処理のフローチャートである。論理回路
に付加するテスト回路の検証は、回路設計段階におい
て、図１５に示されるような回路テスト用コンピュータ
システムを使用し、図１６に示されるような回路検証ア
ルゴリズムを実行して行う。

【０００６】図１５に示されるテスト用コンピュータシ
ステムは、ＣＰＵ部、メインメモリ部、Ｉ／Ｏ部等から
なるＥＷＳ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｗｏｒｋｓｔａ
ｔｉｏｎ）本体１と、キーボード、マウス、タブレット
等からなる入力装置２と、フロッピーディスクにデータ
を記録再生するフロッピーディスク装置３と、シミュレ
ーション回路や指令に対する応答を画面に表示するＣＲ
Ｔモニタ４と、回路図等を出力する印刷装置５と、回路
接続情報、テストモード設定情報、ＣＡＤソフトウェア
ライブラリ等を格納する外部記憶装置６とから構成され
ている。

【０００７】テスト回路の検証においては、まず、テス
ト用コンピュータがＣＡＤ回路設計ソフトウェアを実行
して回路接続情報を読込み、回路シミュレーションを行
う。次に、テスト回路の検証を行うために、テストモー
ド情報を読込み、テスト対象となる回路ブロックを選択
する信号、テスト回路のマルチプレクサをテスト状態に
設定する信号を回路端子に設定し、信号値を設定するテ
ストモード設定処理を行う（ステップＳ１０１）。次い
で、設定された信号を端子から回路内部に伝搬させてい
く論理値伝搬処理を行う（ステップＳ１０２）。これに
より、マルチプレクサがテスト状態に設定され、テスト
用の配線経路を活性化する。そして、いずれかの回路ブ
ロックを選択し、その回路の端子から他の回路ブロック
の端子への回路接続を追跡し、端子相互間が設計通り接
続されるかどうかをチェックし、その結果を配線経路毎
に記録するパストレース処理を行う（ステップＳ１０
３）。このパストレース処理を、選択した回路ブロック
の全ての端子について行う（ステップＳ１０３，Ｓ１０
４）。同様に、回路ブロックの各端子についてのパスト
レース処理を全回路ブロックについて行う（Ｓ１０３，
Ｓ１０４，Ｓ１０５）。最期に、パストレース処理の結
果を出力し、ＣＲＴモニタに表示する検証結果出力処理
を行う（ステップＳ１０６）。

【０００８】以上のテスト回路検証により、テスト対象
となる論理回路の分割テストが可能であるかどうかが検
証される。分割テストが可能となるように構成された論
理回路を、テスト容易化された回路と称する。

【０００９】ところで、内部にメガセル及びその他の周
辺回路が組み込まれた大規模集積回路装置について故障
シミュレーションを行う場合、組み込まれたメガセル及
びメガセル以外の周辺回路について、それらの組合せか
ら想定されるすべての故障を仮定して故障シミュレーシ
ョンを行う。

【００１０】また、故障解析についても、上記の方法で
故障シミュレーションを行ってその結果得られた情報を
まとめた故障辞書を作成し、その故障辞書に基づいて故
障解析を行う方法が採られている。

【００１１】図１７は、従来の大規模集積回路装置の故
障シミュレーション方法及び故障解析方法の説明図であ
る。

【００１２】上記テスト用コンピュータシステムと同様
の構成のシミュレーション用コンピュータシステムは、
大規模集積回路全体のネットリスト３０１から回路接続
情報を読み込む。その回路接続情報に基づき、組み込ま
れたメガセル及びメガセル以外の周辺回路について、そ
れらの組合せから想定されるすべての故障を仮定して大
規模集積回路全体の故障シミュレーションを行う（３０
２）。この故障シミュレーションの結果得られた情報を
まとめた故障辞書３０３を作成し、故障辞書３０３は故
障解析に使用される。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
故障シミュレーションの方法においては、内部のメガセ
ル及びメガセル以外の周辺回路の部分について、それら
の組合せから想定されるすべての故障を仮定して故障シ
ミュレーションを行うために、故障シミュレーションを
行うための時間が膨大となるという問題点があった。ま
た、故障解析についても、上記の方法で故障シミュレー
ションを行うと処理時間が膨大となるため、故障シミュ
レーションによって故障辞書を作成し、その故障辞書に
基づいて故障解析を行うことは、困難であるという問題
点があった。

【００１４】本発明は、上記問題点に鑑みてなされたも
ので、内部に組み込まれたすべてのメガセルがそれぞれ
外部端子からの直接アクセス及び単体テストが可能とな
るようにテスト容易化された大規模集積回路装置におい
て、故障シミュレーションを行うための時間を短縮する
とともに、故障シミュレーションにより作成した故障辞
書に基づく故障解析を容易に行うことが可能な大規模集
積回路装置の故障シミュレーション方法及び故障解析方
法を提供することである。

【００１５】

【課題を解決するための手段】本発明に係る大規模集積
回路装置の故障シミュレーション方法によれば、内部に
組み込まれたすべてのメガセルがそれぞれ外部端子から
の直接アクセス及び単体テストが可能となるようにテス
ト容易化された大規模集積回路装置の故障シミュレーシ
ョン方法において、各メガセル単体のネットリスト及び
テストパターンの情報に基づき、各メガセル単体の故障
シミュレーションを行って、各メガセル単体の故障検出
率を算出し、第１の故障辞書を作成して各メガセル単体
の故障検出率を登録する第１の過程と、大規模集積回路
装置全体のネットリストの情報に基づき、各メガセルの
各端子から大規模集積回路装置の外部端子へ至る経路の
故障を抽出し、第２の故障辞書を作成して経路の故障を
登録する第２の過程と、第１及び第２の故障辞書に基づ
き、各メガセルにより構成されている部分の故障と各メ
ガセルの各端子から大規模集積回路装置の外部端子へ至
る経路の故障とを除外して、大規模集積回路装置を構成
するメガセル以外の周辺回路についての故障を仮定し、
大規模集積回路装置全体のテストパターンに基づき、周
辺回路の故障検出率を算出し、第３の故障辞書を作成し
て周辺回路の故障検出率を登録する第３の過程と、第１
及び第２、第３の故障辞書に登録された各メガセル単体
の故障検出率及び経路の故障、周辺回路の故障検出率に
基づき、大規模集積回路装置全体の故障検出率を算出す
る第４の過程とを備えたことを特徴とし、この構成によ
り、大規模集積回路装置の故障シミュレーションを行う
ための時間を大幅に短縮することができる。

【００１６】本発明に係る大規模集積回路装置の故障解
析方法によれば、本発明に係る大規模集積回路装置の故
障シミュレーション方法を使用して第１及び第２、第３
の故障辞書を作成し、第１及び第２、第３の故障辞書の
情報と、大規模集積回路装置のテストを行うテスタのフ
ェイル結果の情報とを照合して、大規模集積回路装置の
故障個所の特定を行うことを特徴とし、この構成によ
り、大規模集積回路装置の故障解析を極めて容易に行う
ことができる。

【００１７】

【発明の実施の形態】以下、本発明に係る大規模集積回
路装置の故障シミュレーション方法及び故障解析方法に
ついて、図面を参照しながら説明する。

【００１８】本発明に係る大規模集積回路装置の故障シ
ミュレーション方法及び故障解析方法は、メガセル及び
その他の周辺回路から構成された大規模集積回路装置に
ついて、当該大規模集積回路装置の内部に組み込まれた
すべてのメガセルがそれぞれ外部端子からの直接アクセ
ス及び単体テストが可能となるようにテスト容易化され
ていることを前提として、故障シミュレーション及び故
障解析を行うものである。従って、本発明に係る大規模
集積回路装置の故障シミュレーション方法及び故障解析
方法の対象となる大規模集積回路装置の概略の構成は、
図１４のブロック図に示された大規模集積回路装置の構
成と同様であり、また、本発明を実施するテスト用コン
ピュータシステムは、図１５に示した例と同様の構成で
あるので、その説明は省略する。

【００１９】図１は、本発明に係る大規模集積回路装置
の故障シミュレーション方法及び故障解析方法の第１の
実施の形態の説明図である。

【００２０】最初に、大規模集積回路装置内部の各メガ
セルについて、各メガセル単体のネットリスト１０５及
びテストパターン１０６を読み込み、各メガセル単体の
故障シミュレーション１０９を行って故障検出率を算出
し、第１の故障辞書１１０を作成する。

【００２１】このとき、メガセル以外の周辺回路は除外
し、各メガセル単体で部分的に故障シミュレーションを
行うため、大規模集積回路装置全体を対象とする故障シ
ミュレーション中で各メガセルの故障シミュレーション
を行う場合と比較してシミュレーション時間を短縮する
ことができる。また、大規模集積回路装置の内部に組み
込まれたすべてのメガセルはそれぞれ外部端子からの直
接アクセス及び単体テストが可能となるようにテスト容
易化されているので、各メガセル単体で行った故障シミ
ュレーションの結果を、大規模集積回路装置全体の故障
検出率の算出に使用することができる。さらに、各メガ
セルの故障シミュレーションの結果、即ち、第１の故障
辞書１１０は、再利用を図るためライブラリ化され、そ
れらのメガセルのいずれかを含むすべての大規模集積回
路装置について故障検出率の算出のために使用すること
ができる。従って、各メガセルの故障シミュレーション
は、一回行えば、同一のメガセルを含む大規模集積回路
装置毎に毎回行う必要がなく、故障シミュレーション時
間を短縮することができる。

【００２２】一方、大規模集積回路装置内部のメガセル
以外の周辺回路の故障シミュレーションを行う前に、大
規模集積回路装置のネットリスト１０１の情報に基づ
き、各メガセルの端子から大規模集積回路装置の外部端
子へ至るパス（経路）を検証する（１０２）。具体的に
は、以下のように、特願平７−２７９２６４号の明細書
等に記載の方法等を使用して経路故障の抽出１０２を行
う。

【００２３】以下、経路故障の抽出方法について、図面
を参照しながら説明する。この経路故障の抽出も、図１
５に示したのと同様のコンピュータシステムによって行
う。

【００２４】図３は、メガセル及びその他の周辺回路が
組み込まれた大規模集積回路装置の通常動作時に通る配
線のテストを分割テスト中に行えるように付加されたテ
スト回路に対するテスト回路の検証方法の全体的な処理
をより上位概念で示すフローチャートである。個別のブ
ロックの詳細については後述する。以下に説明するよう
に、このテスト回路の検証方法を利用することにより、
経路故障の抽出を行うことができる。

【００２５】同図において、テスト用コンピュータ１
は、外部記憶装置２のＣＡＤソフトウェアライブラリか
らＣＡＤ回路設計ソフトウェアを取込んで起動し、分割
テストの対象となる回路の回路接続情報及び挿入される
テスト回路の回路接続情報を読込む。回路接続情報には
複数の回路ブロック間の接続関係を示すデータが含まれ
ている（Ｓ１１）。

【００２６】回路接続情報を読み込んだ後、モード設定
用情報を読込む。モード設定用情報には、通常モード設
定情報とテストモード設定情報とが含まれる。通常モー
ド設定情報は、テスト回路に回路ブロック間の通常の動
作における信号ルートを形成させるに必要な信号及び信
号状態の設定データ等である。テストモード設定情報
は、テスト回路に論理回路を回路ブロックに分割させ、
テストするために必要な信号ルートを形成させ、回路ブ
ロックの選択を行う信号、テスト回路をテスト状態に設
定する信号及びその状態の設定データ等である（Ｓ１
２）。

【００２７】モード設定用情報を読み込んだ後、テスト
回路を通常動作モードに設定し、回路接続情報を適宜に
用いて、テスト回路を介在する回路ブロックのシミュレ
ーション回路を形成する。また、信号端子に所定の信号
を設定して伝搬させ、テスト回路を通常動作モードで動
作させる。さらに、回路ブロック間あるいは回路ブロッ
クと外部端子間を伝搬する信号のルートを追跡し、通常
の動作モードにおけるテスト回路の信号通過経路の検証
を行う（Ｓ１３）。ルートの追跡は、回路ブロックの入
力端子についてはバックワード方向、出力端子について
はフォワード方向、双方向端子については両方向に行う
ことができる。この通常の動作モードにおける検証処理
は、後述する図５に示すフローチャートによって、より
詳細に説明する。

【００２８】上記検証（Ｓ１３）によって、追跡された
信号通過ルートを通常モードの配線情報として記録する
（Ｓ１４）。

【００２９】次に、テスト回路をテストモードに設定
し、回路接続情報を適宜に用いて、テスト回路が介在す
る回路ブロックのシミュレーション回路を形成する。信
号端子に所定の信号を設定して伝搬させ、テスト回路を
テストモードで動作させる。回路ブロック間あるいは回
路ブロックと外部端子間を伝搬する信号のルートを追跡
し、テストモードにおけるテスト回路の信号通過経路の
検証を行う（Ｓ１５）。ルートの追跡は、回路ブロック
の入力端子についてはバックワード方向、出力端子につ
いてはフォワード方向、双方向端子について両方向に行
うことができる。このテストモードにおけるテスト回路
の検証処理は、後述する図６に示すフローチャートによ
って、より詳細に説明する。

【００３０】この検証によって、追跡された信号通過ル
ートをテストモードの配線情報として記録する（Ｓ１
６）。

【００３１】検証された通常の動作モードにおける信号
通過経路とテストモードにおける信号通過経路を比較
し、テストモードにおける信号通過経路が通常モードの
信号通過経路を含んでいることを確認する配線情報検査
処理を行う（Ｓ１７）。

【００３２】このような、通常の動作モードにおける信
号ルートとテストモードにおける信号ルートと照合する
処理を行うことによって、従来見逃す虞のあったテスト
回路の接続配線の不具合を検出することが可能となる。

【００３３】上述のモード設定情報の内容について説明
する。図４は、外部記憶装置６に記憶されている動作モ
ード設定情報の一例を示す説明図である。この例では、
後述する図７（ｂ）に示すように、回路ブロックがＡ，
Ｂの二つある場合について示している。同図において、
テストモード設定情報２０１をＴＳＴ＿ ＭＯＤＥ〜Ｅ
ＮＤのブロックで示している。通常モード設定情報２０
２をＮＭＬ＿ ＭＯＤＥ〜ＥＮＤに囲まれるブロックで
示している。テストモード設定情報２０１には分割テス
ト対象の回路ブロックＡ又はＢを選択するための情報２
０１ａ，２０１ｂが含まれており、各々の回路ブロック
Ａ，Ｂに分けて使用される信号の状態設定が示されてい
る。

【００３４】例えば、回路ブロックＡを分割テストする
場合、通常動作から分割テストの動作に切替えるために
信号ＴＥＳＴを「１」に、分割テスト対象の回路ブロッ
クＡを選択するために信号ＥＸ１，ＥＸ２をそれぞれ
「０」，「０」に設定することを示している。

【００３５】なお、図４においては、外部端子ＥＸのみ
をモード設定に用いているが、内部端子をモード設定に
用いても良いものである。

【００３６】次に、上述の通常動作時におけるテスト回
路検証処理及び分割テスト時におけるテスト回路検証処
理の対象となる論理回路の例について、図７及び図８を
参照して詳細に説明する。図７（ａ）は、回路ブロック
Ａと回路ブロックＢとの間にテスト回路を挿入しない基
本の回路接続を示したブロック図である。また、図７
（ｂ）は回路ブロックＡ，Ｂ毎に分割してテストが行え
るように回路ブロックＡ及びＢの相互間にテスト回路を
挿入した回路接続例を示したブロック回路図である。

【００３７】図７（ｂ）に示されるように、テスト回路
は、２つのマルチプレクサ５１及び５２、入力端子５
３、出力端子５４、必要により設けられるバッファアン
プ５８−４、５８−５及び配線等によって構成される。

【００３８】マルチプレクサ５１は、ナンドゲート５１
−１，５１−２及び５１−３、インバータ５１−４によ
って構成される。マルチプレクサ５２は、ナンドゲート
５２−１，５２−２及び５２−３、インバータ５２−４
によって構成される。マルチプレクサ５１は、回路ブロ
ックＡから回路ブロックＢの入力端子に供給される信号
を外部端子５３に供給される信号で制御するために付加
されている。

【００３９】マルチプレクサ５２は、回路ブロックＡの
出力端子から出力される信号を外部端子５４で観測する
ために付加されている。マルチプレクサ５１，５２は、
それぞれ２つの入力信号をコントロール端子に供給され
る制御信号（ＴＳＴＡ，ＴＳＴＢ）に対応して選択する
機能を持っている。上記制御信号は、分割テストの場合
においては回路ブロックの端子から外部端子までの経路
を活性化させるための条件値に、また通常動作の場合に
おいては回路ブロックＡの出力端子から回路ブロックＢ
の入力端子までの経路を活性化させるための条件値に設
定される。

【００４０】図８は、マルチプレクサの制御信号を発生
するデコーダ回路の例を示すブロック回路図である。こ
こで、図８は、分割テストの対象とする回路ブロックを
選択するためのデコーダ回路を示しており、図７（ｂ）
に示されるマルチプレクサ５１及び５２のコントロール
端子（ＴＳＴＡ，ＴＳＴＢ）の論理値を決定する。この
テスト回路の検証方法では、アンドゲート５９−１，５
９−２、インバータ５９−３〜５９−６等によってデコ
ーダ回路５９が構成されている。

【００４１】同図において、ＴＥＳＴ，ＥＸ１，ＥＸ２
はモード設定情報２を設定するための信号であり、それ
ぞれ外部端子５５−１，５５−２，５５−３に供給さ
れ、アンプ５８−１〜５８−３を介してインバータ回路
５９に入力される。デコーダ回路５９を通して複数のマ
ルチプレクサのコントロール端子（ＴＳＴＡ，ＴＳＴ
Ｂ）のレベルを制御している。

【００４２】次に、通常動作時におけるテスト回路検証
処理（Ｓ１３）について、図５に示されるフローチャー
トを参照して、より詳細に説明する。

【００４３】図５は、図３の処理フローにおいて分割テ
スト時におけるテスト回路検証処理を示すフローチャー
トである。

【００４４】まず、回路シミュレーションした回路ブロ
ックＡ及びＢを通常の回路動作に設定すべく、通常モー
ド設定情報２０２をデコーダ回路５９の入力端子に与
え、指定された外部端子または内部端子に信号値を設定
する通常モード設定処理（Ｓ３１）を行う。図４に示さ
れる通常モード設定情報２０２が通常モード設定情報処
理３１に用いられるモード設定情報であるとすれば、図
８の外部端子５５−１にＴＥＳＴの値に対応したレベル
を設定する。

【００４５】次に、通常モード設定処理によって外部端
子または内部端子に設定された通常モード設定情報を回
路内部へ伝搬させていく論理値伝搬処理（Ｓ３２）を実
行する。上記通常モード設定処理でＴＥＳＴ＝０を設定
したとすると、論理値伝搬処理では外部端子５５−１に
設定した信号ＴＥＳＴの論理値を順に伝搬させていくシ
ミュレーション処理を行う。

【００４６】まず、外部端子５５−１から入力バッファ
アンプ５８−１へＴＥＳＴ信号の論理値「０」を伝搬さ
せデコーダ回路５９内のアンドゲート回路５９−１，５
９−２へ伝搬させてマルチプレクサのコントロール端子
ＴＳＴＡ，ＴＳＴＢの論理値を決定する。アンドゲート
回路５９−１，５９−２へ外部端子５５−１から伝搬さ
れた信号値は「０」であるため、マルチプレクサ５１及
び５２のコントロール端子における信号の論理値は、そ
れぞれ信号ＴＳＴＡ＝０，信号ＴＳＴＢ＝０となる。

【００４７】信号ＴＳＴＡ＝０により、図７（ｂ）に示
されるマルチプレクサ５１は、ナンドゲート５１−１を
活性化させ、回路ブロックＡの出力を選択し、回路ブロ
ックＢに中継する。信号ＴＳＴＢ＝０により、マルチプ
レクサ５２はナンドゲート５２−３を活性化させ、回路
ブロックＡの出力信号ではなく、通常出力信号を選択
し、出力端子５４に導出する。

【００４８】論理値伝搬処理を実行した後、回路ブロッ
クＡの端子から外部端子５４までの信号ルート、回路ブ
ロックＡの端子から他の回路ブロックＢの入力端子まで
の信号ルート等のパス（信号経路）のすべてを活性化さ
せ、通常の動作を行う場合における回路接続の確認を行
うパストレース処理（Ｓ３３）を実行する。パストレー
ス処理は、後述するように、全回路ブロックの全端子に
ついて１端子ずつ信号経路を追跡するパストレースを繰
り返し実行してチェックしていく。

【００４９】図７（ｂ）の論理回路を用いてパストレー
ス処理の処理方法を説明する。同図において通常動作時
の回路接続は、図７（ａ）で示したのと同様の回路ブロ
ックＡの出力端子から回路ブロックＢの入力端子までの
経路である。その経路が活性化されているかどうかをチ
ェックするために、回路ブロックＡの出力端子からフォ
ワード（次段回路ブロックＢ方向）へパストレースして
いく。モード設定処理（Ｓ３１）と論理値伝搬処理（Ｓ
３２）とによってマルチプレクサの制御信号は、ＴＳＴ
Ａ＝０，ＴＳＴＢ＝０と設定されているため、「回路ブ
ロックＡの出力端子→マルチプレクサのナンドゲート５
１−１→マルチプレクサのナンドゲート５１−２→回路
ブロックＢの入力端子」のパストレースが行われる。同
様にして、回路ブロックＢの入力端子からバックワード
（前段回路ブロックＡ方向）へパストレースしていく。
「回路ブロックＢの入力端子→マルチプレクサのナンド
ゲート５１−２→マルチプレクサのナンドゲート５１−
１→回路ブロックＡの出力端子」のパストレースが行わ
れる。

【００５０】パストレース処理の後、パストレース処理
によって通過した、活性化された信号経路のルート情報
を取得する配線情報処理（Ｓ３４）を実行する。配線情
報として取得する情報は、パストレース処理でどのセル
のどの入力端子を通過したかの情報である。

【００５１】図９は、論理回路における構成要素（セ
ル）の番号付の例を示す説明図である。配線情報の例に
ついて図９の論理回路を用いて説明する。図９は、図７
（ｂ）の論理回路に対して、回路内に含まれるすべての
セル（この例ではナンド回路、ノット回路等）を識別す
るためにセル番号（１）〜（９）を割付けている。ま
た、セル番号が割り付けられたナンド回路やノット回路
が持つ複数の入力端子を識別するために入力端子番号
、を割り付けたものである。

【００５２】このテスト回路の検証方法では、どのセル
のどの入力端子を通過したかを識別するためにセル番号
および入力端子番号を付して処理しやすいようにしてい
るが、その方法はどのセルのどの入力端子かを識別でき
ればどのような方法をとっても良い。

【００５３】パストレース処理によって通過したパス
は、図７（ｂ）においては、「回路ブロックＡの出力端
子→マルチプレクサのナンドゲート５１−１→マルチプ
レクサのナンドゲート５１−２→回路ブロックＢの入力
端子」である。図９でそのパスがどのセルの入力端子を
通過したかに置換えると、「セル番号（１）−→
（３）−→（９）−」となる。パストレース結果を
配線情報として外部記憶装置６に記憶する（Ｓ４５）。

【００５４】図１０に配線情報の記録例を示す。同図に
示すように、回路内に含まれるすべてのセル番号、入力
端子番号に対して、パストレース処理で通過したセル番
号の入力端子番号にはフラグ「１」を書込み、通過して
いないその他のセル番号の入力端子番号には「０」を書
込んだものを配線情報として用いている。配線情報のフ
ラグを設定する処理は、最初全フラグを「０」に初期化
しておき、パストレース処理によって通過したセル番号
の入力端子番号に対するフラグを「０」から「１」に書
替える処理を行う。

【００５５】以上説明したテスト回路の検証処理を全回
路ブロックの全端子に対して繰り返し実行する（Ｓ３
６，Ｓ３７）。この結果、通常の動作時における配線情
報が収集される（Ｓ１４）。

【００５６】次に、分割テスト時におけるテスト回路検
証処理（Ｓ１５）について説明する。分割テスト時にお
けるテスト回路検証処理は、通常動作時におけるテスト
回路検証処理と同様の処理方法で行うので相違点につい
て説明する。

【００５７】図６は、分割テスト時におけるテスト回路
検証を説明するフローチャートである。同図において、
通常の動作から分割テストが行えるように切替えるため
の信号値の情報と分割テストの対象とする回路ブロック
を選択するための信号値の情報とを指定された外部端子
または内部端子に設定するテストモード設定処理を行う
（Ｓ４１）。

【００５８】例えば、図４に示される分割テストモード
設定情報２０１がテストモード設定処理で用いられるモ
ード設定情報であるとすれば、ＴＳＴ＿ ＭＯＤＥ〜Ｅ
ＮＤのブロック内の信号設定情報２０１ａ、２０１ｂが
テストモード設定情報として使用される。回路ブロック
Ａを分割テストの対象とする場合には、通常動作から分
割テストに回路を切替えるための切替信号ＴＥＳＴ＝１
を図８に示されるデコーダ回路５９の外部端子５５−１
にＴＥＳＴ信号「１」を設定する。更に、回路ブロック
選択のための信号値情報ＥＸ１＝０，ＥＸ２＝０をデコ
ーダ回路５９の外部端子５５−２のＥＸ１信号に
「０」、同様に、外部端子５５−３のＥＸ２信号にも
「０」を設定する。

【００５９】論理値伝搬処理Ｓ４２は通常動作時におけ
るテスト回路検証処理の論理値伝搬処理（Ｓ３２）と同
様であるので、その説明は省略する。テストモード設定
処理と論理値伝搬処理は、通常動作時におけるテスト回
路検証処理の場合には１度だけの処理であったが、分割
テスト時におけるテスト回路検証処理（Ｓ１５）におい
ては、分割テストの対象となる回路ブロック毎にモード
設定情報があるため、回路ブロックの個数だけ繰り返し
実行することになる。

【００６０】次のパストレース処理Ｓ４３と配線情報取
得処理Ｓ４４は、通常動作におけるテスト回路検証処理
（Ｓ１３）のパストレース処理（Ｓ３３）、配線情報処
理（Ｓ３４）と同様の処理を行う。

【００６１】ただし、パストレース処理Ｓ４３は、回路
ブロックの端子に入力される信号を外部端子で制御可能
であるか、また、回路ブロックの出力端子から出力され
る信号が外部端子で観測可能であるかを、フォワードま
たはバックワードへパストレースすることによって確認
する。得られた配線情報は外部記憶装置に記憶される
（Ｓ４５）。

【００６２】以上述べた分割テスト時におけるテスト回
路検証処理を回路ブロックＡ、Ｂの全端子、全回路ブロ
ックについて繰り返し実行する（Ｓ４６，Ｓ４７）。上
記検証（Ｓ１５）によって、追跡された信号通過ルート
をテストモードの配線情報として記録する（Ｓ１６）。

【００６３】通常動作時におけるテスト回路検証処理
（Ｓ１３）及び分割テスト時におけるテスト回路検証処
理（Ｓ１５）を、上述したように、実行することによっ
て、通常動作時の配線情報と分割テスト時の配線情報と
が得られる。その双方の配線情報を基に、分割テストを
実行すれば通常動作時に通る配線のテストが併せて行う
ことができる回路構成になっているかどうかを検証する
ための配線情報検査処理（Ｓ１７）を行う。

【００６４】配線情報検査処理の説明を図１１乃至図１
３を参照して説明する。図１１（ａ）は分割テストを実
行すれば通常動作時に通る配線テストも併せて行えるよ
うに正しく回路構成された論理回路の例を回路セルにセ
ル番号を付して示している。一方、図１１（ｂ）はテス
ト回路が誤って構成された論理回路の例を回路セルにセ
ル番号を付して示している。すなわち、図１１（ｂ）の
構成では、回路ブロックＡの出力が、通常状態で信号が
通過するマルチプレクサ５１を経由しないで出力端子５
４に導出される不具合がある。

【００６５】図１２及び図１３は、それぞれ図１１
（ａ）及び図１１（ｂ）の論理回路をテスト回路検証処
理の対象とした場合の、分割テスト時におけるテスト回
路検証処理によってもとめられた配線情報を示したもの
である。

【００６６】通常動作時におけるテスト回路検証処理に
よってもとめられた配線情報は、図９（ａ）及び同図
（ｂ）が共に、図１０に示される配線情報と同じであっ
たとして説明する。

【００６７】配線情報検査処理Ｓ１７では、通常動作時
に通る配線が分割テスト時において通過しているかどう
かを配線情報のお互いのフラグをチェックして確認す
る。このテスト回路の検証方法では、通常動作時の配線
情報でフラグが１になっているものは、分割テスト時の
配線情報においても対応するフラグはすべて１になって
いるかを検査することによって行っている。

【００６８】まず、図１１（ａ）の正しくテスト回路が
構成された論理回路の場合に対して、配線情報検査処理
４を実行する。対応する配線情報は図１２である。図１
０において通常動作時に通る配線は、セル番号（１）の
入力端子番号、セル番号（３）の入力端子番号、セ
ル番号（９）の入力端子番号である。図１２でこれら
のセル番号、端子番号に対応するフラグはすべて「１」
になっており、このテスト回路構成は分割テストを実行
することによって通常動作時に通る配線のテストも併せ
て行える正しい回路構成であることを確認できる。

【００６９】次に、図１１（ｂ）の誤った回路構成の場
合に対して、配線情報検査処理４を実行する。図１０に
おいて通常動作時に通る配線は、セル番号（１）の入力
端子番号、セル番号（３）の入力端子番号、セル番
号（９）の入力端子番号であるが、図１３でこれらに
対応するセル番号、端子番号のフラグがすべて「１」に
はなっていない。セル番号（１）の入力端子番号とセ
ル番号（３）の入力端子番号がフラグ「０」であり、
分割テスト時にその配線部分はテストしていないことに
なる。そのためこのテスト回路構成は正しくないと確認
できる。

【００７０】以上述べたように図３に示される処理フロ
ーに従い処理を実行することによって、通常動作時に通
る配線のテストを、分割テストを実行することによって
併せて行えるテスト回路が付加された論理回路であるか
どうかを検証できる。

【００７１】以上説明したテスト回路の検証方法の図
７、９、１１において、例えば、回路ブロックＡをメガ
セル以外の周辺回路、回路ブロックＢをメガセルに置き
換えることにより、メガセル及びその他の周辺回路が組
み込まれた大規模集積回路装置の経路故障を抽出するこ
とができる。

【００７２】そして、各メガセルの端子から大規模集積
回路装置の外部端子へ至るパスの故障は、各メガセルの
単体テストを行う際に検出されるため、第１の故障辞書
１１０とは別に第２の故障辞書１０４を作成して登録す
る。

【００７３】次に、第１の故障辞書１１０及び第２の故
障辞書１０４に基づき、大規模集積回路装置内部のメガ
セルで構成されている部分の故障と、上述のように検証
したメガセルの端子から大規模集積回路装置の外部端子
へ至るパスの故障とを除外して、メガセル以外の周辺回
路部分に対して故障を仮定し、大規模集積回路装置全体
に対するテストパターン１０３に基づき故障シミュレー
ション１１１を行い、周辺回路の故障検出率を算出して
第３の故障辞書１１２を作成する。このとき、メガセル
で構成されている部分の故障とメガセルの端子から大規
模集積回路装置の外部端子へ至るパスの故障とを除いて
故障シミュレーションを行うので、大規模集積回路装置
全体を対象に故障シミュレーションを行う場合に比較し
て処理時間を短縮することができる。

【００７４】尚、メガセルの端子から大規模集積回路装
置の外部端子へ至るパスの故障の抽出を予め行わずに、
周辺回路及びパスの故障を仮定して、大規模集積回路装
置全体に対するテストパターンに基づき故障シミュレー
ションを行い、周辺回路及びパスの故障検出率を算出す
ることとしても良い。

【００７５】その後、各メガセル単体の故障シミュレー
ション結果（第１の故障辞書１１０）と、メガセルの端
子から大規模集積回路装置の外部端子へ至るパスの故障
（第２の故障辞書１０４）と、周辺回路部分の故障シミ
ュレーション結果（第３の故障辞書１１２）とに基づ
き、大規模集積回路装置全体の故障検出率１１４を算出
する（１１３）。

【００７６】以上のように、本発明に係る大規模集積回
路装置の故障シミュレーション方法及び故障解析方法に
よれば、大規模集積回路装置の故障を、メガセルの故障
と、メガセルの端子から大規模集積回路装置の外部端子
へ至る経路の故障と、それ以外の周辺回路部分の故障と
に分けて処理することにより、メガセル及び内部にメガ
セルが組み込まれた大規模集積回路装置について故障シ
ミュレーションを行うための時間を短縮することができ
る。

【００７７】故障解析１１６を行う場合は、上述のよう
に作成した第１の故障辞書１１０、第２の故障辞書１０
４、第３の故障辞書１１２を使用し、大規模集積回路装
置のテストを行うテスタのフェイル結果の情報１１５と
照合して、故障箇所１１７の特定を行う。この場合にお
いても、故障シミュレーションを行うための時間が、大
規模集積回路装置全体を対象に故障シミュレーションを
行う場合と比較して短縮されているため、故障解析に必
要な時間が短縮されるとともに、故障辞書が、メガセル
内部の故障と、メガセルの端子から大規模集積回路装置
の外部端子へ至るパスの故障と、それ以外の周辺回路の
故障とについてそれぞれ作成されているため、故障の分
離が容易になり、故障解析を容易に行うことができる。

【００７８】図２は、本発明に係る大規模集積回路装置
の故障シミュレーション方法及び故障解析方法の第２の
実施の形態の説明図である。

【００７９】第２の実施の形態が第１の実施の形態と異
なる点は、故障シミュレーションを行う前に、活性化チ
ェック（いわゆるトグルチェック）を行い、その結果に
ついての情報を使用して、故障シミュレーションに使用
するテストパターンでは検出できない故障を事前に検証
し、故障シミュレーションの故障仮定から除いて故障シ
ミュレーションを行う点である。これにより、さらに故
障シミュレーションの高速化を図ることができる。

【００８０】具体的には、大規模集積回路装置内部の各
メガセルについて、各メガセル単体のネットリスト１０
５及びテストパターン１０６を読み込み、各メガセル単
体の活性化チェックシミュレーション１０７を行う。そ
して、その活性化チェック結果１０８に基づき各メガセ
ル単体の故障シミュレーション１０９を行って故障検出
率を算出し、第１の故障辞書１１０を作成する。

【００８１】それ以降の故障シミュレーション、故障検
出率算出、故障解析等の過程は、第１の実施の形態と同
様である。第２の実施の形態においては、さらに故障シ
ミュレーションの高速化を図ることができるほか、他の
各過程においては第１の実施の形態と同様の効果を得る
ことができる。

【００８２】

【発明の効果】以上説明したように、本発明に係る大規
模集積回路装置の故障シミュレーション方法によれば、
内部に組み込まれたすべてのメガセルがそれぞれ外部端
子からの直接アクセス及び単体テストが可能となるよう
にテスト容易化された大規模集積回路装置の故障シミュ
レーション方法において、各メガセル単体のネットリス
ト及びテストパターンの情報に基づき、各メガセル単体
の故障シミュレーションを行って、各メガセル単体の故
障検出率を算出し、第１の故障辞書を作成して各メガセ
ル単体の故障検出率を登録する第１の過程と、大規模集
積回路装置全体のネットリストの情報に基づき、各メガ
セルの各端子から大規模集積回路装置の外部端子へ至る
経路の故障を抽出し、第２の故障辞書を作成して経路の
故障を登録する第２の過程と、第１及び第２の故障辞書
に基づき、各メガセルにより構成されている部分の故障
と各メガセルの各端子から大規模集積回路装置の外部端
子へ至る経路の故障とを除外して、大規模集積回路装置
を構成するメガセル以外の周辺回路についての故障を仮
定し、大規模集積回路装置全体のテストパターンに基づ
き、周辺回路の故障検出率を算出し、第３の故障辞書を
作成して周辺回路の故障検出率を登録する第３の過程
と、第１及び第２、第３の故障辞書に登録された各メガ
セル単体の故障検出率及び経路の故障、周辺回路の故障
検出率に基づき、大規模集積回路装置全体の故障検出率
を算出する第４の過程とを備えたので、大規模集積回路
装置の故障シミュレーションを行うための時間を大幅に
短縮することができる。

【００８３】本発明に係る大規模集積回路装置の故障解
析方法によれば、本発明に係る大規模集積回路装置の故
障シミュレーション方法を使用して第１及び第２、第３
の故障辞書を作成し、第１及び第２、第３の故障辞書の
情報と、大規模集積回路装置のテストを行うテスタのフ
ェイル結果の情報とを照合して、大規模集積回路装置の
故障個所の特定を行うこととしたので、大規模集積回路
装置の故障解析を極めて容易に行うことができる。

【図面の簡単な説明】

【図１】本発明に係る大規模集積回路装置の故障シミュ
レーション方法及び故障解析方法の第１の実施の形態の
説明図。

【図２】本発明に係る大規模集積回路装置の故障シミュ
レーション方法及び故障解析方法の第２の実施の形態の
説明図。

【図３】テスト回路の検証方法の一例を示すフローチャ
ート。

【図４】テスト回路の検証方法におけるモード設定情報
の例を示す説明図。

【図５】図３の処理フローにおける分割テスト時のテス
ト回路検証処理のフローチャート。

【図６】通常動作時におけるテスト回路検証処理のフロ
ーチャート。

【図７】論理回路中の２つの回路ブロックＡ及びＢを示
す説明図（図７（ａ））及び２つの回路ブロックＡ及び
Ｂ間にテスト回路が設けられた例を示すブロック回路図
（図７（ｂ））。

【図８】マルチプレクサの制御信号を発生するデコーダ
回路の例を示すブロック回路図。

【図９】論理回路における構成要素（セル）の番号付の
例を示す説明図。

【図１０】論理回路における配線情報の例を示す説明
図。

【図１１】正しくテスト回路が挿入された例を示すブロ
ック回路図（図１１（ａ））及び誤った配線のテスト回
路が挿入された例を示すブロック回路図（図１１
（ｂ））。

【図１２】図１１（ａ）に示されるテストルートにおけ
る配線情報を示す説明図。

【図１３】図１１（ｂ）に示されるテストルートにおけ
る配線情報を示す説明図。

【図１４】大規模集積回路装置のブロック図。

【図１５】回路のテストを行うテスト用コンピュータシ
ステムの例を示すブロック図。

【図１６】テスト回路検証処理のフローチャート。

【図１７】従来の大規模集積回路装置の故障シミュレー
ション方法及び故障解析方法の説明図。

【符号の説明】

１０ 大規模集積回路装置 １１ メガセル １２ メガセル以外の周辺回路 ５１、５２ マルチプレクサ ５３ 入力外部端子 ５４ 出力外部端子 ５５ 入力外部端子 ５６、５７ 回路ブロック ５８ 入力バッファ ５９ アンドゲート回路

フロントページの続き (56)参考文献 特開 平５−142306（ＪＰ，Ａ) 特開 平２−90242（ＪＰ，Ａ) 特開 平１−217644（ＪＰ，Ａ) 特開 昭64−46846（ＪＰ，Ａ) 特開 昭64−31068（ＪＰ，Ａ) 特開 昭61−7949（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 G01R 31/3183 G06F 11/26 G06F 17/50 670

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】内部に組み込まれたすべてのメガセルがそ
   れぞれ外部端子からの直接アクセス及び単体テストが可
   能となるようにテスト容易化された大規模集積回路装置
   の故障シミュレーション方法において、 前記各メガセル単体のネットリスト及びテストパターン
   の情報に基づき、前記各メガセル単体の故障シミュレー
   ションを行って、前記各メガセル単体の故障検出率を算
   出し、第１の故障辞書を作成して前記各メガセル単体の
   故障検出率を登録する第１の過程と、 前記大規模集積回路装置全体のネットリストの情報に基
   づき、前記各メガセルの各端子から前記大規模集積回路
   装置の外部端子へ至る経路の故障を抽出し、第２の故障
   辞書を作成して前記経路の故障を登録する第２の過程
   と、 前記第１及び第２の故障辞書に基づき、前記各メガセル
   により構成されている部分の故障と前記各メガセルの各
   端子から前記大規模集積回路装置の外部端子へ至る経路
   の故障とを除外して、前記大規模集積回路装置を構成す
   る前記メガセル以外の周辺回路についての故障を仮定
   し、前記大規模集積回路装置全体のテストパターンに基
   づき、前記周辺回路の故障検出率を算出し、第３の故障
   辞書を作成して前記周辺回路の故障検出率を登録する第
   ３の過程と、 前記第１及び第２、第３の故障辞書に登録された前記各
   メガセル単体の故障検出率及び前記経路の故障、前記周
   辺回路の故障検出率に基づき、前記大規模集積回路装置
   全体の故障検出率を算出する第４の過程とを備えたこと
   を特徴とする大規模集積回路装置の故障シミュレーショ
   ン方法。
2. 【請求項２】内部に組み込まれたすべてのメガセルがそ
   れぞれ外部端子からの直接アクセス及び単体テストが可
   能となるようにテスト容易化された大規模集積回路装置
   の故障シミュレーション方法において、 前記各メガセル単体のネットリスト及びテストパターン
   の情報に基づき、前記各メガセル単体の故障シミュレー
   ションを行って、前記各メガセル単体の故障検出率を算
   出し、第１の故障辞書を作成して前記各メガセル単体の
   故障検出率を登録する第１の過程と、 前記第１の故障辞書に基づき、前記各メガセルにより構
   成されている部分の故障を除外して、前記大規模集積回
   路装置を構成する前記メガセル以外の周辺回路について
   の故障及び前記各メガセルの各端子から前記大規模集積
   回路装置の外部端子へ至る経路の故障を仮定し、前記大
   規模集積回路装置全体のテストパターンに基づき、前記
   周辺回路及び前記経路の故障検出率を算出し、第２の故
   障辞書を作成して前記周辺回路及び前記経路の故障検出
   率を登録する第２の過程と、 前記第１及び第２の故障辞書に登録された前記各メガセ
   ル単体の故障検出率並びに前記周辺回路及び前記経路の
   故障検出率に基づき、前記大規模集積回路装置全体の故
   障検出率を算出する第３の過程とを備えたことを特徴と
   する大規模集積回路装置の故障シミュレーション方法。
3. 【請求項３】内部に組み込まれたすべてのメガセルがそ
   れぞれ外部端子からの直接アクセス及び単体テストが可
   能となるようにテスト容易化された大規模集積回路装置
   の故障シミュレーション方法において、 前記各メガセル単体のネットリスト及びテストパターン
   の情報に基づき、各メガセル単体の活性化チェックを行
   う第１の過程と、 前記活性化チェックの結果に基づき、前記各メガセル単
   体の故障シミュレーションを行って、検出不能の故障を
   仮定する故障から予め除外し、前記各メガセル単体の故
   障検出率を算出し、第１の故障辞書を作成して前記各メ
   ガセル単体の故障検出率を登録する第２の過程と、 前記大規模集積回路装置全体のネットリストの情報に基
   づき、前記各メガセルの各端子から前記大規模集積回路
   装置の外部端子へ至る経路の故障を抽出し、第２の故障
   辞書を作成して前記経路の故障を登録する第３の過程
   と、 前記第１及び第２の故障辞書に基づき、前記各メガセル
   により構成されている部分の故障と前記各メガセルの各
   端子から前記大規模集積回路装置の外部端子へ至る経路
   の故障とを除外して、前記大規模集積回路装置を構成す
   る前記メガセル以外の周辺回路についての故障を仮定
   し、前記大規模集積回路装置全体のテストパターンに基
   づき、前記周辺回路の故障検出率を算出し、第３の故障
   辞書を作成して前記周辺回路の故障検出率を登録する第
   ４の過程と、 前記第１及び第２、第３の故障辞書に登録された前記各
   メガセル単体の故障検出率及び前記経路の故障、前記周
   辺回路の故障検出率に基づき、前記大規模集積回路装置
   全体の故障検出率を算出する第５の過程とを備えたこと
   を特徴とする大規模集積回路装置の故障シミュレーショ
   ン方法。
4. 【請求項４】内部に組み込まれたすべてのメガセルがそ
   れぞれ外部端子からの直接アクセス及び単体テストが可
   能となるようにテスト容易化された大規模集積回路装置
   の故障シミュレーション方法において、 前記各メガセル単体のネットリスト及びテストパターン
   の情報に基づき、各メガセル単体の活性化チェックを行
   う第１の過程と、 前記活性化チェックの結果に基づき、前記各メガセル単
   体の故障シミュレーションを行って、検出不能の故障を
   仮定する故障から予め除外し、前記各メガセル単体の故
   障検出率を算出し、第１の故障辞書を作成して前記各メ
   ガセル単体の故障検出率を登録する第２の過程と、 前記第１の故障辞書に基づき、前記各メガセルにより構
   成されている部分の故障を除外して、前記大規模集積回
   路装置を構成する前記メガセル以外の周辺回路について
   の故障及び前記各メガセルの各端子から前記大規模集積
   回路装置の外部端子へ至る経路の故障を仮定し、前記大
   規模集積回路装置全体のテストパターンに基づき、前記
   周辺回路及び前記経路の故障検出率を算出し、第２の故
   障辞書を作成して前記周辺回路及び前記経路の故障検出
   率を登録する第３の過程と、 前記第１及び第２の故障辞書に登録された前記各メガセ
   ル単体の故障検出率並びに前記周辺回路及び前記経路の
   故障検出率に基づき、前記大規模集積回路装置全体の故
   障検出率を算出する第４の過程とを備えたことを特徴と
   する大規模集積回路装置の故障シミュレーション方法。
5. 【請求項５】請求項１又は３のいずれかに記載の大規模
   集積回路装置の故障シミュレーション方法を使用して前
   記第１及び第２、第３の故障辞書を作成し、前記第１及
   び第２、第３の故障辞書の情報と、前記大規模集積回路
   装置のテストを行うテスタのフェイル結果の情報とを照
   合して、前記大規模集積回路装置の故障個所の特定を行
   うことを特徴とする大規模集積回路装置の故障解析方
   法。
6. 【請求項６】請求項２又は４のいずれかに記載の大規模
   集積回路装置の故障シミュレーション方法を使用して前
   記第１及び第２の故障辞書を作成し、前記第１及び第２
   の故障辞書の情報と、前記大規模集積回路装置のテスト
   を行うテスタのフェイル結果の情報とを照合して、前記
   大規模集積回路装置の故障個所の特定を行うことを特徴
   とする大規模集積回路装置の故障解析方法。