JP2000215225A - テスト容易化検証システム - Google Patents
テスト容易化検証システムInfo
- Publication number
- JP2000215225A JP2000215225A JP11015874A JP1587499A JP2000215225A JP 2000215225 A JP2000215225 A JP 2000215225A JP 11015874 A JP11015874 A JP 11015874A JP 1587499 A JP1587499 A JP 1587499A JP 2000215225 A JP2000215225 A JP 2000215225A
- Authority
- JP
- Japan
- Prior art keywords
- dump
- source code
- list
- signal
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 検証対象のソースコードを修正することな
く、入力するテストパタンにより入力から出力までのデ
ータの伝搬を調べることによりレジスタトランスファレ
ベルの機能記述においてテスト容易化を検証する。 【解決手段】 コード解析部１１は、ソースコード２１
を解析し、ソースコード２１中の観測する信号を抽出し
たダンプリスト３１と、入力端子から出力端子への経路
をソースコード２１の機能記述から抽出した経路リスト
３２を生成する。モニタ生成部１２は、ダンプリスト３
１を入力としてシミュレーション中に観測する信号を記
述したダンプモニタ用ソースコード３３を生成する。シ
ミュレータ４０にテストパタン２２を読み込みシミュレ
ーションを実行する。ダンプモニタ用ソースコード３３
に従ってダンプデータ３４を出力する。評価部１３に経
路リスト３２とダンプデータ３４を読み込み、評価結果
３５を出力する。
く、入力するテストパタンにより入力から出力までのデ
ータの伝搬を調べることによりレジスタトランスファレ
ベルの機能記述においてテスト容易化を検証する。 【解決手段】 コード解析部１１は、ソースコード２１
を解析し、ソースコード２１中の観測する信号を抽出し
たダンプリスト３１と、入力端子から出力端子への経路
をソースコード２１の機能記述から抽出した経路リスト
３２を生成する。モニタ生成部１２は、ダンプリスト３
１を入力としてシミュレーション中に観測する信号を記
述したダンプモニタ用ソースコード３３を生成する。シ
ミュレータ４０にテストパタン２２を読み込みシミュレ
ーションを実行する。ダンプモニタ用ソースコード３３
に従ってダンプデータ３４を出力する。評価部１３に経
路リスト３２とダンプデータ３４を読み込み、評価結果
３５を出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、ソースコードを
解析し、入力するテストパタンにより入力から出力まで
のデータの伝搬を調べることによりレジスタトランスフ
ァレベルの機能記述においてテスト容易化を検証するテ
スト容易化検証システムに関する。
解析し、入力するテストパタンにより入力から出力まで
のデータの伝搬を調べることによりレジスタトランスフ
ァレベルの機能記述においてテスト容易化を検証するテ
スト容易化検証システムに関する。
【０００２】
【従来の技術】従来の機能検証パタン網羅率測定システ
ムの一例が、特開平８−２９２９７５号に記載されてい
る。図９に示すように、この従来の機能検証パタン網羅
率測定システムは、実行動作に関与するか否かが所定の
条件に依存する部分回路を、構文解析によって選び出す
第１の段階と、この第１の段階で選び出された部分回路
のそれぞれと同一条件で実行されるように、実行された
回数を記録する部分回路であるストローブレジスタを追
加挿入する第２の段階と、品質を測定したい上記機能検
証用試験パタンと、上記第２の段階で上記ストローブレ
ジスタが挿入されたＬＳＩの機能記述とを用いたシミュ
レーションの後に、挿入した全ての上記ストローブレジ
スタの値を集計する第３の段階と、この第３の段階で得
られた集計結果に基づいて、上記品質を測定したい機能
検証用試験パタンによる実行がされなかった部分を明示
する第４の段階とから構成されている。
ムの一例が、特開平８−２９２９７５号に記載されてい
る。図９に示すように、この従来の機能検証パタン網羅
率測定システムは、実行動作に関与するか否かが所定の
条件に依存する部分回路を、構文解析によって選び出す
第１の段階と、この第１の段階で選び出された部分回路
のそれぞれと同一条件で実行されるように、実行された
回数を記録する部分回路であるストローブレジスタを追
加挿入する第２の段階と、品質を測定したい上記機能検
証用試験パタンと、上記第２の段階で上記ストローブレ
ジスタが挿入されたＬＳＩの機能記述とを用いたシミュ
レーションの後に、挿入した全ての上記ストローブレジ
スタの値を集計する第３の段階と、この第３の段階で得
られた集計結果に基づいて、上記品質を測定したい機能
検証用試験パタンによる実行がされなかった部分を明示
する第４の段階とから構成されている。
【０００３】このような構成を有する従来の機能検証パ
タン網羅率測定システムは、次のように動作する。
タン網羅率測定システムは、次のように動作する。
【０００４】すなわち、実行動作に関与するか否かが所
定の条件に依存する部分回路を、構文解析によって選び
出し、この選び出された部分回路のそれぞれと同一条件
で実行されるように、実行された回数を記録する部分回
路であるストローブレジスタを追加挿入し、品質を測定
したい上記機能検証用試験パタンと、ストローブレジス
タが挿入されたＬＳＩの機能記述とを用いたシミュレー
ションの後に、挿入した全てのストローブレジスタの値
を集計し、この集計結果に基づいて、機能検証用試験パ
タンによる実行がされなかった部分を明示するものであ
る。
定の条件に依存する部分回路を、構文解析によって選び
出し、この選び出された部分回路のそれぞれと同一条件
で実行されるように、実行された回数を記録する部分回
路であるストローブレジスタを追加挿入し、品質を測定
したい上記機能検証用試験パタンと、ストローブレジス
タが挿入されたＬＳＩの機能記述とを用いたシミュレー
ションの後に、挿入した全てのストローブレジスタの値
を集計し、この集計結果に基づいて、機能検証用試験パ
タンによる実行がされなかった部分を明示するものであ
る。
【０００５】
【発明が解決しようとする課題】しかし、この従来技術
には、次のような問題点があった。
には、次のような問題点があった。
【０００６】第１の問題点は、網羅率測定用ソースコー
ドの埋め込みにより本来のソースコードに変更が生じる
ため、オリジナルソースコードと網羅率測定用ソースコ
ードの一致が保証できないことである。
ドの埋め込みにより本来のソースコードに変更が生じる
ため、オリジナルソースコードと網羅率測定用ソースコ
ードの一致が保証できないことである。
【０００７】第２の問題点は、検証不可の回路が発生し
た場合に修正による設計工数が増加することである。従
来の方法では、レジスタトランスファレベルでの検証不
可の箇所の発見は不可能であり、論理合成以後の故障検
証によって発見され、修正による設計工程の後戻りが生
じるためである。
た場合に修正による設計工数が増加することである。従
来の方法では、レジスタトランスファレベルでの検証不
可の箇所の発見は不可能であり、論理合成以後の故障検
証によって発見され、修正による設計工程の後戻りが生
じるためである。
【０００８】第３の問題点は、レジスタトランスファレ
ベルでの機能記述で発見されなかった場合、論理合成後
の回路に対してテスト回路挿入を行うため、回路規模が
増加する可能性があることである。
ベルでの機能記述で発見されなかった場合、論理合成後
の回路に対してテスト回路挿入を行うため、回路規模が
増加する可能性があることである。
【０００９】この発明の目的は、上述した問題点を解決
するテスト容易化検証システムを提供することにある。
するテスト容易化検証システムを提供することにある。
【００１０】
【課題を解決するための手段】この発明は、ソースコー
ドの文法を解析し、ソースコード中の観測する信号を抽
出したダンプリストと、入力端子から出力端子への経路
をソースコードの機能記述から抽出した経路リストとを
生成するコード解析部と、ダンプリストを入力データと
してシミュレーション中に観測すべき信号を記述したダ
ンプモニタ用ソースコードを生成するモニタ生成部と、
前記ソースコード、テストパタンおよびダンプモニタ用
ソースコードを読み込み、シミュレーションを実行後に
ダンプデータを生成するシミュレータと、前記ダンプデ
ータと経路リストを読み込み、変化のない信号を抽出し
た結果を評価結果として出力する評価部とを備え、検証
対象のソースコードを修正することなく、レジスタトラ
ンスファレベルによる機能記述において入力から出力ま
でのデータ変化の伝搬を検証することを特徴とする。
ドの文法を解析し、ソースコード中の観測する信号を抽
出したダンプリストと、入力端子から出力端子への経路
をソースコードの機能記述から抽出した経路リストとを
生成するコード解析部と、ダンプリストを入力データと
してシミュレーション中に観測すべき信号を記述したダ
ンプモニタ用ソースコードを生成するモニタ生成部と、
前記ソースコード、テストパタンおよびダンプモニタ用
ソースコードを読み込み、シミュレーションを実行後に
ダンプデータを生成するシミュレータと、前記ダンプデ
ータと経路リストを読み込み、変化のない信号を抽出し
た結果を評価結果として出力する評価部とを備え、検証
対象のソースコードを修正することなく、レジスタトラ
ンスファレベルによる機能記述において入力から出力ま
でのデータ変化の伝搬を検証することを特徴とする。
【００１１】この発明は、コード解析部で生成した経路
リストを評価部に読み込むことにより、外部へ出力経路
を持たない信号を発見でき、また、評価結果より外部へ
の出力信号が変化しない経路に対するテストパタン不足
を発見することにより、テスト容易化検証を可能とす
る。
リストを評価部に読み込むことにより、外部へ出力経路
を持たない信号を発見でき、また、評価結果より外部へ
の出力信号が変化しない経路に対するテストパタン不足
を発見することにより、テスト容易化検証を可能とす
る。
【００１２】
【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１３】図１は、この発明のテスト容易化検証シス
テムの実施の形態を示す構成図である。図１に示すテス
ト容易化検証システムは、プログラム１０と、入力デー
タ２０と、生成データ３０と、シミュレータ４０とによ
り構成されている。
テムの実施の形態を示す構成図である。図１に示すテス
ト容易化検証システムは、プログラム１０と、入力デー
タ２０と、生成データ３０と、シミュレータ４０とによ
り構成されている。
【００１４】プログラム１０は、コード解析部１１と、
モニタ生成部１２と、評価部１３とを含んでいる。入力
データ２０には、ソースコード２１と、テストパタン２
２とがある。生成データ３０には、ダンプリスト３１
と、経路リスト３２と、ダンプモニタ用ソースコード３
３と、ダンプデータ３４と、評価結果３５とがある。
モニタ生成部１２と、評価部１３とを含んでいる。入力
データ２０には、ソースコード２１と、テストパタン２
２とがある。生成データ３０には、ダンプリスト３１
と、経路リスト３２と、ダンプモニタ用ソースコード３
３と、ダンプデータ３４と、評価結果３５とがある。
【００１５】これらの構成部分は、それぞれ概略、次の
ように動作する。
ように動作する。
【００１６】コード解析部１１は、入力データ２０中の
テスト容易性を評価する対象となるソースコード２１の
文法を解析し、生成データ３０中のダンプリスト３１と
経路リスト３２を生成する。この時点で経路リスト３１
を評価部１３に入力すると、テストパタン２２に依存し
ない出力経路を持たない検証不可能な信号を評価結果３
５として出力する。
テスト容易性を評価する対象となるソースコード２１の
文法を解析し、生成データ３０中のダンプリスト３１と
経路リスト３２を生成する。この時点で経路リスト３１
を評価部１３に入力すると、テストパタン２２に依存し
ない出力経路を持たない検証不可能な信号を評価結果３
５として出力する。
【００１７】モニタ生成部１２は、ダンプリスト３１を
入力データとしてシミュレーション中に観測すべき信号
を記述したダンプモニタ用ソースコード３３を生成す
る。シミュレータ４０にソースコード２１、テストパタ
ン２２およびダンプモニタ用ソースコード３３を読み込
む。シミュレータ４０を実行後、ダンプデータ３４を生
成する。
入力データとしてシミュレーション中に観測すべき信号
を記述したダンプモニタ用ソースコード３３を生成す
る。シミュレータ４０にソースコード２１、テストパタ
ン２２およびダンプモニタ用ソースコード３３を読み込
む。シミュレータ４０を実行後、ダンプデータ３４を生
成する。
【００１８】評価部１３は、シミュレーションにより得
られたダンプデータ３４と、コード解析部１１で生成し
た経路リスト３２を読み込む。変化のない信号を抽出し
た結果を評価結果３５として出力する。
られたダンプデータ３４と、コード解析部１１で生成し
た経路リスト３２を読み込む。変化のない信号を抽出し
た結果を評価結果３５として出力する。
【００１９】次に、この実施の形態の全体の動作につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２０】まず、図２を用いて図１のコード解析部１
１の動作を説明する。図２は、コード解析部１１の動作
を説明するフローチャートである。
１の動作を説明する。図２は、コード解析部１１の動作
を説明するフローチャートである。
【００２１】ソースコード２１をプログラム１０のコー
ド解析部１１に読み込み、コード解析を開始する（ステ
ップＡ１）。次に、モジュール宣言であるかを判定する
（ステップＡ２）。モジュールである場合は、仮想記憶
上のモジュールリスト５１に追加する（ステップＡ
３）。
ド解析部１１に読み込み、コード解析を開始する（ステ
ップＡ１）。次に、モジュール宣言であるかを判定する
（ステップＡ２）。モジュールである場合は、仮想記憶
上のモジュールリスト５１に追加する（ステップＡ
３）。
【００２２】さらに、入力信号であるかを判定する（ス
テップＡ４）。入力信号である場合は、仮想記憶上の入
力信号リスト５２に追加する（ステップＡ５）。出力信
号であるかを判定する（ステップＡ６）。出力信号であ
る場合は、仮想記憶上の出力信号リスト５３に追加する
（ステップＡ７）。
テップＡ４）。入力信号である場合は、仮想記憶上の入
力信号リスト５２に追加する（ステップＡ５）。出力信
号であるかを判定する（ステップＡ６）。出力信号であ
る場合は、仮想記憶上の出力信号リスト５３に追加する
（ステップＡ７）。
【００２３】さらに、信号の宣言文からモジュール内部
の観測すべき信号を判定する（ステップＡ８）。観測す
べき信号（ｗｒｉｔｅまたはｒｅｇ宣言）である場合
は、仮想記憶上の観測信号リスト５４に追加する（ステ
ップＡ９）。観測信号リスト５４に追加した信号の制御
に関わる信号を経路リスト３２に追加する（ステップＡ
１０）。
の観測すべき信号を判定する（ステップＡ８）。観測す
べき信号（ｗｒｉｔｅまたはｒｅｇ宣言）である場合
は、仮想記憶上の観測信号リスト５４に追加する（ステ
ップＡ９）。観測信号リスト５４に追加した信号の制御
に関わる信号を経路リスト３２に追加する（ステップＡ
１０）。
【００２４】モジュールの終わりに到達したら、仮想記
憶上のモジュールリスト５１、入力信号リスト５２、出
力信号リスト５３および観測信号リスト５４からダンプ
リスト３１を作成する（ステップＡ１１，Ａ１２）。フ
ァイル終わりに達するまで繰り返す（ステップＡ１
３）。
憶上のモジュールリスト５１、入力信号リスト５２、出
力信号リスト５３および観測信号リスト５４からダンプ
リスト３１を作成する（ステップＡ１１，Ａ１２）。フ
ァイル終わりに達するまで繰り返す（ステップＡ１
３）。
【００２５】次に、図３を参照して図１の経路リスト３
２の作成を説明する。ソースコードの機能記述（Ｃ１）
から信号の接続関係および制御関係（Ｃ２）を調べる。
モジュール内の接続関係を式で記述する（Ｃ３）。関係
する信号が複数ある場合には区切り文字（Ｃ３で
は“，”コンマ）を用いて表現する。
２の作成を説明する。ソースコードの機能記述（Ｃ１）
から信号の接続関係および制御関係（Ｃ２）を調べる。
モジュール内の接続関係を式で記述する（Ｃ３）。関係
する信号が複数ある場合には区切り文字（Ｃ３で
は“，”コンマ）を用いて表現する。
【００２６】次に、図４を参照して図１のダンプリスト
３１の作成を説明する。仮想記憶上のモジュールリスト
５１から現在のモジュールを取り出し、モジュールの階
層構造を得る（ステップＢ１）。同様に入力信号リスト
５２から該当するモジュール内の入力信号名を取り出す
（ステップＢ２）。出力信号リスト５３から該当するモ
ジュール内の出力信号名を取り出す（ステップＢ３）。
観測信号リスト５４から該当するモジュール内の信号名
を取り出し（ステップＢ４）、ダンプリスト３１を作成
する。
３１の作成を説明する。仮想記憶上のモジュールリスト
５１から現在のモジュールを取り出し、モジュールの階
層構造を得る（ステップＢ１）。同様に入力信号リスト
５２から該当するモジュール内の入力信号名を取り出す
（ステップＢ２）。出力信号リスト５３から該当するモ
ジュール内の出力信号名を取り出す（ステップＢ３）。
観測信号リスト５４から該当するモジュール内の信号名
を取り出し（ステップＢ４）、ダンプリスト３１を作成
する。
【００２７】ダンプリスト３１から「１シミュレーショ
ン時間」を単位とした信号変化の経過を見るダンプモニ
タ用ソースコード３３を生成する。ここで使用する１シ
ミュレーション時間とは、基本クロックの変化によって
内部論理が安定して変化しなくなるまでの時間である。
ン時間」を単位とした信号変化の経過を見るダンプモニ
タ用ソースコード３３を生成する。ここで使用する１シ
ミュレーション時間とは、基本クロックの変化によって
内部論理が安定して変化しなくなるまでの時間である。
【００２８】次に、ソースコード２１とテストパタン２
２とダンプモニタ用ソースコード３３をシミュレータ４
０に読み込み、シミュレーションを実行する。シミュレ
ーション実行時にダンプモニタ用ソースコード３３で指
定した信号をダンプデータ３４に保存する。シミュレー
ション終了後に評価部１３において、ダンプデータ３４
および経路リスト３２を読み込み、評価を行う。
２とダンプモニタ用ソースコード３３をシミュレータ４
０に読み込み、シミュレーションを実行する。シミュレ
ーション実行時にダンプモニタ用ソースコード３３で指
定した信号をダンプデータ３４に保存する。シミュレー
ション終了後に評価部１３において、ダンプデータ３４
および経路リスト３２を読み込み、評価を行う。
【００２９】次に、図５を参照して図１の評価部１３の
動作を説明する。図５に示すように、シミュレーション
により得られたダンプデータ３４を、１シミュレーショ
ン時間を単位として信号の変化を調べる。観測点を１シ
ミュレーション時間とすることで、１シミュレーション
時間内に信号変化が起こっても、その値が基本クロック
の次の変化まで保持されていなければ信号を伝搬したと
みなさない。
動作を説明する。図５に示すように、シミュレーション
により得られたダンプデータ３４を、１シミュレーショ
ン時間を単位として信号の変化を調べる。観測点を１シ
ミュレーション時間とすることで、１シミュレーション
時間内に信号変化が起こっても、その値が基本クロック
の次の変化まで保持されていなければ信号を伝搬したと
みなさない。
【００３０】信号が０から１かつ１から０へ変化したも
のは、このテストパタン２２によって検証可能であると
判断し、また、０から１または１から０のどちらか一方
の変化しか起こらなかった、もしくはどちらにも変化し
なかったものは、このテストパタン２２では検証不可能
であると判断し、評価結果３５を生成する。
のは、このテストパタン２２によって検証可能であると
判断し、また、０から１または１から０のどちらか一方
の変化しか起こらなかった、もしくはどちらにも変化し
なかったものは、このテストパタン２２では検証不可能
であると判断し、評価結果３５を生成する。
【００３１】このようにして、入力から出力への経路の
有無とデータ変化からテスト容易化を検証する。
有無とデータ変化からテスト容易化を検証する。
【００３２】次に、この発明の他の実施の形態について
図面を参照して詳細に説明する。図６は、この発明の他
の実施の形態を示す構成図である。図６を参照すると、
この実施の形態は、図１の生成データ３０に評価結果デ
ータベース３６を有する点で異なる。評価結果データベ
ース３６は、図１の評価部１３で評価した結果におい
て、検証可能であると判断した入力から出力までの経路
に関係する信号を保持するデータベースである。
図面を参照して詳細に説明する。図６は、この発明の他
の実施の形態を示す構成図である。図６を参照すると、
この実施の形態は、図１の生成データ３０に評価結果デ
ータベース３６を有する点で異なる。評価結果データベ
ース３６は、図１の評価部１３で評価した結果におい
て、検証可能であると判断した入力から出力までの経路
に関係する信号を保持するデータベースである。
【００３３】この実施の形態の動作を図６および図７を
参照して詳細に説明する。図７のステップＡ１からＡ１
９で示されるこの実施の形態における動作は、図２に示
すコード解析部のフローチャートの動作と同一のため省
略する。
参照して詳細に説明する。図７のステップＡ１からＡ１
９で示されるこの実施の形態における動作は、図２に示
すコード解析部のフローチャートの動作と同一のため省
略する。
【００３４】図１および図２に示す実施の形態では、テ
ストパタン追加後の再シミュレーションにおいても、既
に観測可能であると判断された信号に関しても評価しな
ければならない。このため、シミュレーション時間およ
び評価時間に無駄が生じる。
ストパタン追加後の再シミュレーションにおいても、既
に観測可能であると判断された信号に関しても評価しな
ければならない。このため、シミュレーション時間およ
び評価時間に無駄が生じる。
【００３５】この実施の形態では、図６で示すとおり、
評価部１３で評価結果データベース３６を生成する。テ
ストパタン追加による再シミュレーションの場合、評価
結果データベース３６の読み込みを選択する（ステップ
Ａ２０）。シミュレーション前にコード解析部１１に評
価結果データベース３６を読み込み（ステップＡ２
１）、既存のダンプリスト３１から評価結果データベー
ス３６に格納されている信号を削除し（ステップＡ２
２）、新しくダンプリスト３１を生成する（ステップＡ
２３）。新しく生成されたダンプモニタ用ソースコード
３３を使用してシミュレーションを実施する。検証対象
を減らすことによりシミュレーション時間および評価時
間を削減することが可能となる。
評価部１３で評価結果データベース３６を生成する。テ
ストパタン追加による再シミュレーションの場合、評価
結果データベース３６の読み込みを選択する（ステップ
Ａ２０）。シミュレーション前にコード解析部１１に評
価結果データベース３６を読み込み（ステップＡ２
１）、既存のダンプリスト３１から評価結果データベー
ス３６に格納されている信号を削除し（ステップＡ２
２）、新しくダンプリスト３１を生成する（ステップＡ
２３）。新しく生成されたダンプモニタ用ソースコード
３３を使用してシミュレーションを実施する。検証対象
を減らすことによりシミュレーション時間および評価時
間を削減することが可能となる。
【００３６】次に、この発明の更に他の実施の形態につ
いて図面を参照して詳細に説明する。図８は、この発明
の更に他の実施の形態を示す構成図である。図８を参照
すると、この実施の形態は、図１の入力データ２０に複
数のテストパタン２２０を有する点、さらに生成データ
３０にテストパタン数に応じた複数のダンプデータ３４
０を有する点で異なる。
いて図面を参照して詳細に説明する。図８は、この発明
の更に他の実施の形態を示す構成図である。図８を参照
すると、この実施の形態は、図１の入力データ２０に複
数のテストパタン２２０を有する点、さらに生成データ
３０にテストパタン数に応じた複数のダンプデータ３４
０を有する点で異なる。
【００３７】この実施の形態の動作を図８を参照して詳
細に説明する。プログラム１０のソースコード解析部１
１およびモニタ生成部１２は、図１に示す実施の形態の
動作と同一のため省略する。
細に説明する。プログラム１０のソースコード解析部１
１およびモニタ生成部１２は、図１に示す実施の形態の
動作と同一のため省略する。
【００３８】図１およひ図２に示す実施の形態では、１
つのテストパタンを対象としており、結果は常に書き換
えられるため、テストパタンを追加する場合は、すべて
のテストパタンを始めから実行しなければならない。
つのテストパタンを対象としており、結果は常に書き換
えられるため、テストパタンを追加する場合は、すべて
のテストパタンを始めから実行しなければならない。
【００３９】この実施の形態では、複数テストパタン２
２０よりテストパタンを使用してシミュレーション後得
られるダンプデータ３４０と、複数テストパタン２２０
の他のテストパタンを使用してシミュレーション後得ら
れるダンプデータ３４０を評価部１３に読み込み得られ
る２つの評価結果を合算し、評価結果３５を生成する。
ｎ個のテストパタンにおいても、ｎ個のダンプデータを
評価部１３に読み込み、結果を合算し、評価結果３５を
生成する。
２０よりテストパタンを使用してシミュレーション後得
られるダンプデータ３４０と、複数テストパタン２２０
の他のテストパタンを使用してシミュレーション後得ら
れるダンプデータ３４０を評価部１３に読み込み得られ
る２つの評価結果を合算し、評価結果３５を生成する。
ｎ個のテストパタンにおいても、ｎ個のダンプデータを
評価部１３に読み込み、結果を合算し、評価結果３５を
生成する。
【００４０】テストパタン追加時には既存のテストパタ
ンによる再シミュレーションの必要がない。また、複数
テストパタンの同時シミュレーションにより、設計期間
の短縮が見込める。
ンによる再シミュレーションの必要がない。また、複数
テストパタンの同時シミュレーションにより、設計期間
の短縮が見込める。
【００４１】
【発明の効果】以上説明したように、この発明は、検証
対象のソースコードを修正しないため、ソースコードの
正当性を保証することができる。
対象のソースコードを修正しないため、ソースコードの
正当性を保証することができる。
【００４２】また、この発明は、レジスタトランスファ
レベルの機能記述においてソースコードを解析し、シミ
ュレーションでテストパタンを用いることにより入力か
ら出力までのデータ変化の伝搬を検証でき、これにより
論理合成前に故障検証で検出できない信号を発見するこ
とができるため、修正による後戻りが少なくなる。した
がって、設計工数の増加を抑制することができる。
レベルの機能記述においてソースコードを解析し、シミ
ュレーションでテストパタンを用いることにより入力か
ら出力までのデータ変化の伝搬を検証でき、これにより
論理合成前に故障検証で検出できない信号を発見するこ
とができるため、修正による後戻りが少なくなる。した
がって、設計工数の増加を抑制することができる。
【００４３】さらに、この発明は、論理合成前にテスト
不可能な回路記述を修正することにより、論理合成後の
回路において観測不可能な箇所へ観測用テスト回路挿入
が不要となるため、回路規模を抑制することができる。
不可能な回路記述を修正することにより、論理合成後の
回路において観測不可能な箇所へ観測用テスト回路挿入
が不要となるため、回路規模を抑制することができる。
【図１】この発明のテスト容易化検証システムの実施の
形態を示す構成図である。
形態を示す構成図である。
【図２】コード解析部の動作を説明するフローチャート
である。
である。
【図３】経路リストの作成を説明する図である。
【図４】ダンプリストの作成を説明する図である。
【図５】評価部の動作を説明する図である。
【図６】この発明の他の実施の形態を示す構成図であ
る。
る。
【図７】コード解析部の動作を説明するフローチャート
である。
である。
【図８】この発明の更に他の実施の形態を示す構成図で
ある。
ある。
【図９】従来の機能検証パタン網羅率測定システムを示
す構成図である。
す構成図である。
１０ プログラム １１ コード解析部 １２ モニタ生成部 １３ 評価部 ２０ 入力データ ２１ ソースコード ２２，２２０ テストパタン ３０ 生成データ ３１ ダンプリスト ３２ 経路リスト ３３ ダンプモニタ用ソースコード ３４，３４０ ダンプデータ ３５ 評価結果 ３６ 評価結果データベース ４０ シミュレータ ５１ モジュールリスト ５２ 入力信号リスト ５３ 出力信号リスト ５４ 観測信号リスト
Claims (6)
- 【請求項１】ソースコードの文法を解析し、ソースコー
ド中の観測する信号を抽出したダンプリストと、入力端
子から出力端子への経路をソースコードの機能記述から
抽出した経路リストとを生成するコード解析部と、 ダンプリストを入力データとしてシミュレーション中に
観測すべき信号を記述したダンプモニタ用ソースコード
を生成するモニタ生成部と、 前記ソースコード、テストパタンおよびダンプモニタ用
ソースコードを読み込み、シミュレーションを実行後に
ダンプデータを生成するシミュレータと、 前記ダンプデータと経路リストを読み込み、変化のない
信号を抽出した結果を評価結果として出力する評価部と
を備え、 検証対象のソースコードを修正することなく、レジスタ
トランスファレベルによる機能記述において入力から出
力までのデータ変化の伝搬を検証することを特徴とする
テスト容易化検証システム。 - 【請求項２】前記評価部は、検証可能であると判断した
入力から出力までの経路に関係する信号を保持する評価
結果データベースを生成し、テストパタン追加による再
シミュレーションの場合、シミュレーション前に前記コ
ード解析部に評価結果データベースを読み込み、既存の
前記ダンプリスから評価結果データベースに格納されて
いる信号を削除し、新しくダンプリストを生成し、新し
く生成されたダンプモニタ用ソースコードを使用してシ
ミュレーションを実施することを特徴とする請求項１に
記載のテスト容易化検証システム。 - 【請求項３】複数のテストパタンと、さらにテストパタ
ン数に応じた複数のダンプデータを有し、複数のテスト
パタン中のテストパタンを使用してシミュレーション後
得られるダンプデータと、複数のテストパタン中の他の
テストパタンを使用してシミュレーション後得られるダ
ンプデータを前記評価部に読み込み得られる複数の評価
結果を合算し、評価結果を生成することを特徴とする請
求項１に記載のテスト容易化検証システム。 - 【請求項４】前記評価部は、シミュレーションにより得
られた前記ダンプデータを、基本クロックの変化によっ
て内部論理が安定して変化しなくなるまでの時間である
１シミュレーション時間を単位として信号の変化を調
べ、１シミュレーション時間内に信号変化が起こって
も、その値が基本クロックの次の変化まで保持されてい
なければ信号を伝搬したとみなさないことを特徴とする
請求項１〜３のいずれかに記載のテスト容易化検証シス
テム。 - 【請求項５】ソースコードの文法を解析し、ソースコー
ド中の観測する信号を抽出したダンプリストと、入力端
子から出力端子への経路をソースコードの機能記述から
抽出した経路リストとを生成し、 ダンプリストを入力データとしてシミュレーション中に
観測すべき信号を記述したダンプモニタ用ソースコード
を生成し、 前記ソースコード、テストパタンおよびダンプモニタ用
ソースコードを読み込んでシミュレーションし、 シミュレーションを実行後にダンプデータを生成し、 前記ダンプデータと経路リストを読み込み、変化のない
信号を抽出した結果を評価結果として出力し、 検証対象のソースコードを修正することなく、レジスタ
トランスファレベルによる機能記述において入力から出
力までのデータ変化の伝搬を検証することを特徴とする
テスト容易化検証方法。 - 【請求項６】ソースコードの文法を解析し、ソースコー
ド中の観測する信号を抽出したダンプリストと、入力端
子から出力端子への経路をソースコードの機能記述から
抽出した経路リストとを生成する手順と、 ダンプリストを入力データとしてシミュレーション中に
観測すべき信号を記述したダンプモニタ用ソースコード
を生成する手順と、 前記ソースコード、テストパタンおよびダンプモニタ用
ソースコードを読み込んでシミュレーションする手順
と、 シミュレーションを実行後にダンプデータを生成する手
順と、 前記ダンプデータと経路リストを読み込み、変化のない
信号を抽出した結果を評価結果として出力する手順とを
実行させるためのプログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015874A JP2000215225A (ja) | 1999-01-25 | 1999-01-25 | テスト容易化検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015874A JP2000215225A (ja) | 1999-01-25 | 1999-01-25 | テスト容易化検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215225A true JP2000215225A (ja) | 2000-08-04 |
Family
ID=11900949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015874A Pending JP2000215225A (ja) | 1999-01-25 | 1999-01-25 | テスト容易化検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7506279B2 (en) | 2003-08-22 | 2009-03-17 | Ricoh Company, Ltd | Design supporting apparatus capable of checking functional description of large-scale integrated circuit to detect fault in said circuit |
| JP2013050848A (ja) * | 2011-08-31 | 2013-03-14 | Ricoh Co Ltd | データフロー検証支援装置およびデータフロー検証支援方法 |
| CN116126698A (zh) * | 2022-12-29 | 2023-05-16 | 中国人民解放军国防科技大学 | 一种基于蜕变测试的运行时配置更新缺陷检测方法 |
-
1999
- 1999-01-25 JP JP11015874A patent/JP2000215225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7506279B2 (en) | 2003-08-22 | 2009-03-17 | Ricoh Company, Ltd | Design supporting apparatus capable of checking functional description of large-scale integrated circuit to detect fault in said circuit |
| JP2013050848A (ja) * | 2011-08-31 | 2013-03-14 | Ricoh Co Ltd | データフロー検証支援装置およびデータフロー検証支援方法 |
| CN116126698A (zh) * | 2022-12-29 | 2023-05-16 | 中国人民解放军国防科技大学 | 一种基于蜕变测试的运行时配置更新缺陷检测方法 |
| CN116126698B (zh) * | 2022-12-29 | 2023-08-01 | 中国人民解放军国防科技大学 | 一种基于蜕变测试的运行时配置更新缺陷检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885983B1 (en) | Method for automatically searching for functional defects in a description of a circuit | |
| KR100936855B1 (ko) | Ａｓｉｃ/ｓｏｃ 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치 | |
| US6931611B2 (en) | Design verification system for avoiding false failures and method therefor | |
| US5517637A (en) | Method for testing a test architecture within a circuit | |
| JP2009087354A (ja) | ウェブアプリケーションの自動テスト生成システム及び方法 | |
| Flores et al. | An exact solution to the minimum size test pattern problem | |
| CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| US5546408A (en) | Hierarchical pattern faults for describing logic circuit failure mechanisms | |
| US7437701B1 (en) | Simulation of a programming language specification of a circuit design | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| KR19990077472A (ko) | 모델검사용동작환경을자동적으로생성하는방법 | |
| CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| Jindal et al. | Verification of transaction-level SystemC models using RTL testbenches | |
| CN112417798A (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| US6993733B2 (en) | Apparatus and method for handling of multi-level circuit design data | |
| KR20040007463A (ko) | 로직 시뮬레이션을 이용하지 않는 복잡한 ｉｃ의 설계검증을 위한 방법 및 장치 | |
| US20030079189A1 (en) | Method for generating transition delay fault test patterns | |
| Pevtsov et al. | Design for testability of integrated circuits and project protection difficulties | |
| US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
| JP2000215225A (ja) | テスト容易化検証システム | |
| US6876934B2 (en) | Method for determining fault coverage from RTL description | |
| US10060976B1 (en) | Method and apparatus for automatic diagnosis of mis-compares | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| Pant et al. | Path-delay fault diagnosis in non-scan sequential circuits with at-speed test application | |
| Peng | System-level test and validation of hardware/software systems |