JP2523692B2 - 電子計算機調整不良解析支援システム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機の実機調整に係り、特に、不良
発生時、不良の内容に応じて原因究明に必要な動作の再
実行を行い、その情報を確認済み電子計算機に転送し不
良解析を支援するのに好適な電子計算機調整不良解析シ
ステムに関する。

〔従来の技術〕

従来、電子計算機の調整不良の解析では、不良発生時
刻の情報のみからでは不良発生の原因究明が不可能な場
合が多く、原因と思われる現象が起こると推定される時
刻を毎回算出し、その時刻に停止条件を設定する。そし
て始めから再実行を行い、停止した時点で情報を取得し
不良解析を行う。しかし、原因究明が不十分な場合は、
再度さかのぼって停止条件を設定し、再実行を行い、原
因究明を繰り返していた。

なお、この種の不良解析支援技術としては、例えば特
開昭54−37548号公報に開示される。

〔発明が解決しようとする問題点〕

上記従来技術は、人手が介在するため原因究明の手順
を複雑にしており、また担当者の経験と知識の差で原因
究明の期間が大きく左右される等の問題があった。

本発明の目的は、被検査電子計算機上にて発生した不
良の原因を究明するために、自動的に停止条件を設定し
て再実行を行い、原因究明のための情報を動作確認済み
電子計算機上に転送し、不良解析を支援する電子計算機
調整不良解析システムを提供することにある。

〔問題点を解決するための手段〕

上記目的は、動作確認を行う被検査電子計算機におい
て、発生した不良をコード化する演算回路とそのコード
に応じて再実行すべき範囲を算出する演算回路と、その
停止位置にストップ条件を設定し、再実行指示を被検査
電子計算機に送る制御回路と、停止後内部情報を動作確
認済み電子計算機に転送する転送回路とを有するサービ
スプロセッサによって達成される。

〔作用〕

サービスプロセッサに、マシンチェックや割込み回陋
からの情報をコード化するための不良コード化の演算回
路と、演算回路で作成されたコードを入力として、再実
行のとき停止するべき位置を算出する停止位置算出回路
と、停止位置算出回路からの停止位置情報を入力とし
て、被検査電子計算機上にコンペアストップを設定し再
実行の指示を被検査電子計算機に送るためのストップ条
件設定回路と、再実行で停止した後、内部情報を確認済
み電子計算機に転送する内部情報転送回路を設けること
により、被検査電子計算機上にて発生した不良の原因を
究明するために、自動的に再実行を行い、原因究明のた
めの情報を動作確認済み電子計算機上に転送して不良解
析を支援することができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて詳細に説明す
る。

第１図は、本発明の全体の流れを示した図である。10
1は動作確認を行う被検査電子計算機である。被検査電
子計算機101にて動作確認を行っている時、不良が発生
すると、不良データ102が、サービスプロセッサ103へ送
出される。サービスプロセッサ103においてはまず不良
のコード化（150）が行われ、その結果から再実行時刻
の算出（152）を行う。算出された再実行時刻を入力と
して、停止条件制御信号104を通じて被検査電子計算機1
01に停止条件を設定する（154）。

次に、再実行の起動（156）として再実行制御信号105
を通して101に再実行を指示する。これを受けて被検査
電子計算機101は再実行を行い、停止条件に従って停止
する。停止後はサービスプロセッサ103において被電子
計算機101の内部情報106を動作確認済みの電子計算機10
7に転送する（158）。その内部情報を入力として、論理
シミュレータやシグナルトレーサなどの不良解析ツール
を用いて不良の原因究明を行う。

次に、第２図を用いて、サービスプロセッサ103の内
部動作例を説明する。被検査電子計算機101から送出さ
れた不良データ102は不良コード化回路（CODEと呼ぶ）2
01の入力となる。CODE201ではデコーダ202を用いて不良
データを不良コードに変換する。この時、不良データ
（例えば、マシンチェック、異常処理、割込み、例外処
理等）に応じて不良コードを生成するようにデコーダ20
2を作成しておく。生成された不良コードは線203を通し
て、時刻算出回路（STOPと呼ぶ）204の入力となる。STO
P204は、再実行のとき遡るべき時刻を格納したメモリ20
5と、不良コードに応じてメモリ205から時刻を選び出す
セレクタ206から構成される。CODE201から送出された不
良コードに応じてセレクタ206がメモリ205から、再実行
の時、遡るべき時刻を選び出し、線207を通して停止・
再実行制御回路（SETと呼ぶ）208の入力となる。SET208
は、被検査電子計算機101に遡るべき時刻を送出し、停
止条件を設定する停止条件設定回路209と、設定終了を
受けて被検査電子計算機101に再実行を指示する再実行
指示回路212で構成される。STOP204から送出された時刻
を停止条件設定回路209は、線104を通して被検査電子計
算機101に送出する。被検査電子計算機101では不良発生
時刻から、受取った時刻を引いた時刻に対してコンペア
ストップの停止条件を設定し、線210を通して停止条件
の設定が終了したことを伝える。それを受けて停止条件
設定回路209は、線211を通して設定が終了したことを再
実行指示回路212に伝える。再実行指示回路212は直ちに
被検査電子計算機101に線105を通して再実行を指示す
る。被検査電子計算機101にて再実行が行われ停止条件
に従って停止した後、線214を通して転送制御回路（SEN
Dと呼ぶ）213に起動がかかる。SEND213は、転送を制御
する制御回路215と、被検査電子計算機101の内部情報10
6を動作確認済み電子計算機107に転送する転送回路217
で構成される。制御回路215は、線214を通して再実行の
終了を受けた後、線216を通して転送回路217に内部情報
106の転送を指示する。これを受けて転送回路217では、
予じめ登録されていた被検査電子計算機101の内部情報1
06を動作確認済み電子計算機107に転送する。この内部
情報を入力として動作確認済み電子計算機107で不良の
原因究明を行なう。

第３図に動作確認済み電子計算機の動作例を示す。動
作確認済み電子計算機107において転送された被検査電
子計算機101の内部情報は、第４図で示すようなスキャ
ンアドレス450と信号値451の形で入力される（350）。
そのデータと、被検査電子計算機101の設計時に用いた
設計ファイル357を、スキャンアドレスにてマッチング
を行う（351）。一致するスキャンアドレスが存在する
場合は、その信号値451を設計ファイル357の初期値とす
る（354）。一致しない場合は、再実行を別のポイント
で行い、別の内部情報を採取する（353）。この場合の
再実行は操作者の設定となる。初期値をもった設計ファ
イルを用いて論理シミュレーションを実行し（355）、
不良の解析を行う（356）。これによって被検査電子計
算機内101ではLSIの内部信号のために直接確認のできな
い波形についても論理シミュレーション上では表示可能
となり、不良の原因追跡を容易に行うことができる。

次に、第５図において、被検査電子計算機101内での
再実行の時刻設定を説明する。SET208より送出されたデ
ータを線104から入力しレジスタ301にセットする。予じ
めレジスタ302にセットされた不良発生時刻を線304を通
して減算器305に入力する。減算器305ではその値から線
303を通して入力したレジスタ301のさかのぼるべき時刻
を減算し、結果をレジスタ307にセットする。線308を通
してレジスタ307の再実行時刻を入力とし、コンペアス
トップ設定回路309で設定を行う。設定が終了した後、
線210を通して終了が報告される。

本実施例では、不良の種類で必ず再実行すべき時刻が
定まることを前提としている。これは、従来機種の経験
より、不良の種類ごとにメモリ205内に遡る時刻を予じ
めレジスタ301に設定しておく。

さらに、第７図を用いて被検査電子計算機101内の再
実行の時刻設定の具体例を説明する。被検査電子計算機
101で「フェッチ系にて命令例外発生」が検出された場
合を例にとる。ただちに命令例外を不良コード化回路
（CODE）201に伝播する（601）。ここでは、命令例外を
不良コードに変換する（602）。これによって「フェッ
チ系にて命令例外発生」は、不良コード「1000」にな
る。不良コード「1000」を時刻算出回路（STOP）204に
伝播し、ここで、遡る時刻を算出する（603）。これに
よって不良コード「1000」は「５サイクル遡る。」にな
る。これをうけて停止再実行制御回路（SET）208では、
まず被検査電子計算機上にて現在実行中の命令列を入力
し、「５サイクル遡る」場合に実行されている命令を確
認して、この命令のアドレスに、アドレスコンペアスト
ップを設定する。これによって「５サイクル遡る」条件
は、命令のアドレスコンペアストップになる。次に、命
令の最初の命令をPSWにセットする（604）。その状態か
ら命令列を再実行するとアドレスコンペアストップの条
件が成立する命令のアドレスで被検査電子計算機101は
ストップする（605）。この状態では、まだ「命令例
外」は発生していない。この状態の内部情報を転送制御
回路（SEND）213で動作確認済み電子計算機107に送出す
る（606）。転送された内部情報を利用して動作確認済
み電子計算機107上では論理シミュレーションを用い
て、ストップした命令から５サイクルをシミッレーショ
ン上にて実行させると、５サイクル後に「フェチ系にて
命令例外」が発生する。この状態になるための不良を究
明する。

一方、不良の種類によっては、時刻ではなく、不良原
因に起因した条件のみがわかる場合もある。これを第６
図を用いて説明する。線207を通して停止条件設定回路2
09に入力された条件は条件解析回路401において、まず
具体的な信号にして線104を通して被検査電子計算機101
に送出される。被検査電子計算機101においてはセパレ
ータ403を介してセレクタ404に入力され、被検査論理40
5から逐次送出されるログデータを線409を介して選択
し、線210を通して逐次停止条件設定回路209に送出され
る準備を行う。次に線211を通して再実行する指示する
と線210を通して逐次停止条件設定回路209に必要な信号
のログデータが送られる。そこで条件解析回路401では
それらの信号が変化すべき条件を線407を通して比較器4
02に入力し、比較器402において信号のログデータと条
件の比較を行い、成立した場合は、線104を通して被検
査電子計算機101に送出する。不成立の場合は次のログ
データを受け取る。成立した情報は被検査電子計算機10
1においてセパレータ403を介しストップ回路406に入力
され、線408を通して停止が被検査論理405に指示されて
停止する。停止した後、線210を通して停止条件設定回
路209に報告される。

本実施例によれば、被検査電子計算機の動作確認中に
発生した不良について、原因究明が可能と思われる時刻
又は条件まで遡って再実行を行い、内部情報を動作確認
済み電子計算機に転送し、論理シミュレータやシグナル
トレーサ等の不良解析ツール等を用いて原因究明をする
ことができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、被
検査電子計算機の動作確認中に発生した不良について、
原因究明が可能と思われる位置まで迅やかに再実行を行
い、内部情報を動作確認済み電子計算機上に転送し、不
良解析ツールを用いて原因究明を行うことができるの
で、動作確認のための実機調整期間が短縮されるという
効果がある。

【図面の簡単な説明】

第１図は本発明の全体の概念を示す図、第２図はサービ
スプロセッサの内部処理と構成例を示す図、第３図は動
作確認済み電子計算機の処理を示すフローチャート、第
４図被検査電子計算機の内部情報のフォーマットを示す
図、第５図は被検査電子計算機内の再実行の時刻設定を
説明するための図、第６図は被検査電子計算機内の再実
行の条件設定を説明するための図、第７図は第５図の具
体例を説明するための図である。 101…被検査電子計算機、102…不良データ、103…サー
ビスプロセッサ、107…動作確認済みの電子計算機、201
…不良コード化回路、202…デコーダ、204…時刻算出回
路、205…時刻格納メモリ、206…セレクタ、208…停止
・再実行制御回路、209…停止条件設定回路、212…再実
行指示回路、213…転送制御回路、215…制御回路、217
…転送回路、301,302,307…レジスタ、305…減算器、30
9…コンペアストップ設定回路、401…条件解析回路、40
2…比較器、403…セパレータ、404…セレクタ、405…被
検査論理、406…ストップ回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】検査対象となる電子計算機の実行結果と該
   電子計算機の設計時に用いた設計ファイルとを比較して
   前記電子計算機の不良を解析する電子計算機調整不良解
   析支援システムにおいて、 前記電子計算機の動作中の不良を検出するサービスプロ
   セッサと、 再実行のときに遡るべき時刻を不良の種類に対応して格
   納したメモリとを設け、 該サービスプロセッサは前記電子計算機の動作中に不良
   を検出したときに、該不良の種類に応じて前記メモリを
   参照し、再実行すべき範囲を算出し、前記電子計算機に
   該範囲の再実行命令を指示し、該指示により再実行され
   た範囲の実行結果を前記電子計算機から受け取り、該実
   行結果を前記設計ファイルを保持している動作確認済み
   電子計算機に転送し、 該動作確認済み電子計算機は前記実行結果と前記設計フ
   ァイルとを比較して前記電子計算機の不良を解析する電
   子計算機調整不良解析支援システム。