JP2679153B2 - 障害処理機能試験方法 - Google Patents
障害処理機能試験方法Info
- Publication number
- JP2679153B2 JP2679153B2 JP63237281A JP23728188A JP2679153B2 JP 2679153 B2 JP2679153 B2 JP 2679153B2 JP 63237281 A JP63237281 A JP 63237281A JP 23728188 A JP23728188 A JP 23728188A JP 2679153 B2 JP2679153 B2 JP 2679153B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- fault
- logic
- test method
- handling function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、障害処理機能試験方法に関し、装置シミュ
レーションにおいての障害処理機能の試験方法に関す
る。
レーションにおいての障害処理機能の試験方法に関す
る。
従来、データ処理システムには、その信頼性を高める
ために、各種の障害処理機能（障害発生の報告，障害情
報の収集，リトライ，障害部分の切離し等）のためのハ
ードウェアおよびソフトウェアが備えられている。デー
タ処理システムの試験に関しては、これらの障害処理機
能を試験する必要があり、そのために、擬似的な障害が
発生される。また、製品開発期間の短縮を図るため、お
よび、論理品質向上のために、論理シミュレーションを
実施することが、大変，重要度を増している。なかで
も、システム全体の論理を、システム的に検証する手法
として、機能検証プログラムを用いるのが効果的とされ
ている。これは、機能検証プログラムの中で、真に試験
したい部分だけ、通常のゲートレベルのシミュレーショ
ンを行い、試験のための補助的な部分は、命令動作の結
果だけを即時に生成する機能レベルのシミュレーション
を行うものである。したがって、障害処理機能をシミュ
レーションで機能検証プログラムを用いて、試験するこ
とが必須であるはずだが、ほとんど実施されていない。
その理由としては、まず、故障注入手段が確立されてい
ない。障害処理機能が通常の命令処理機能に比べて、多
岐に渡り、処理が莫大なために、多大のシミュレーショ
ン計算機時間がかかる等、が挙げられる。現在は、擬似
プロシジャ方式により、時間の制約は緩和されている。
ために、各種の障害処理機能（障害発生の報告，障害情
報の収集，リトライ，障害部分の切離し等）のためのハ
ードウェアおよびソフトウェアが備えられている。デー
タ処理システムの試験に関しては、これらの障害処理機
能を試験する必要があり、そのために、擬似的な障害が
発生される。また、製品開発期間の短縮を図るため、お
よび、論理品質向上のために、論理シミュレーションを
実施することが、大変，重要度を増している。なかで
も、システム全体の論理を、システム的に検証する手法
として、機能検証プログラムを用いるのが効果的とされ
ている。これは、機能検証プログラムの中で、真に試験
したい部分だけ、通常のゲートレベルのシミュレーショ
ンを行い、試験のための補助的な部分は、命令動作の結
果だけを即時に生成する機能レベルのシミュレーション
を行うものである。したがって、障害処理機能をシミュ
レーションで機能検証プログラムを用いて、試験するこ
とが必須であるはずだが、ほとんど実施されていない。
その理由としては、まず、故障注入手段が確立されてい
ない。障害処理機能が通常の命令処理機能に比べて、多
岐に渡り、処理が莫大なために、多大のシミュレーショ
ン計算機時間がかかる等、が挙げられる。現在は、擬似
プロシジャ方式により、時間の制約は緩和されている。
なお、この種の方法として関連するものには、例えば
特開昭59−148971号公報が挙げられる。
特開昭59−148971号公報が挙げられる。
上記従来技術は、診断命令によって故障注入手続きを
行う実機と、同一な手段を実現することについて配慮さ
れておらず、シミュレーション段階において、装置レベ
ルの障害処理機能の検討ができないため、実機調整にお
いて、論理不良が適出されてもLSI再製に手間どり、製
品開発日程が狂って、製品信頼性保持が困難となる。ま
た、装置シミュレーション専用の機能検証プログラム開
発は、工数や日程の面で困難なため、実機用との共用化
を図る必要がある。
行う実機と、同一な手段を実現することについて配慮さ
れておらず、シミュレーション段階において、装置レベ
ルの障害処理機能の検討ができないため、実機調整にお
いて、論理不良が適出されてもLSI再製に手間どり、製
品開発日程が狂って、製品信頼性保持が困難となる。ま
た、装置シミュレーション専用の機能検証プログラム開
発は、工数や日程の面で困難なため、実機用との共用化
を図る必要がある。
本発明の目的は、このような従来の問題を解決し、実
機と同一な障害処理機能検証プログラムを装置シミュレ
ーションで走行可能とし、論理不良を早期摘出させ、装
置の開発期間の短縮，品質および信頼性向上を図れる障
害処理機能試験方法を提供することにある。
機と同一な障害処理機能検証プログラムを装置シミュレ
ーションで走行可能とし、論理不良を早期摘出させ、装
置の開発期間の短縮，品質および信頼性向上を図れる障
害処理機能試験方法を提供することにある。
上記目的を達成するため、本発明の障害処理機能試験
方法は、大小様々な論理規模を持つ計算機システムの試
験方法において、診断命令による故障発生手続きによっ
て与えられたスキャンデータを、変換テーブルを用いて
該スキャンデータに対応するバイナリ形式内部信号コー
ドに変換し、該変換された内部信号コードにより擬似障
害を発生させ、障害処理機能の論理シミュレーションを
行うことに特徴がある。
方法は、大小様々な論理規模を持つ計算機システムの試
験方法において、診断命令による故障発生手続きによっ
て与えられたスキャンデータを、変換テーブルを用いて
該スキャンデータに対応するバイナリ形式内部信号コー
ドに変換し、該変換された内部信号コードにより擬似障
害を発生させ、障害処理機能の論理シミュレーションを
行うことに特徴がある。
実機において、障害処理機能検証プログラムは、故障
注入手続きとして、診断命令を用いて、対象論理のスキ
ャンアドレスを明示している。このスキャンアドレスで
は、論理シミュレータ内のどの部位に故障を注入するか
不明である。論理シミュレータは内部信号名を元に故障
注入動作を行う。予め、検証プログラム内に、内部信号
名を埋め込んでおけば良いのであるが、実機では使えな
い上に、論理変更によって信号名が変わってしまうな
ど、管理しずらい。したがって、診断命令で明示した対
象論理のスキャンアドレスを、論理シミュレータに渡す
前に、内部信号名に置換しておく必要がある。本発明に
おいては、装置シミュレーションシステム内において、
命令インタプリタと論理シミュレータ間のインタフェー
スを制御している連絡ルーチンと呼ばれる機能モジュー
ル内に、スキャンアドレスを、論理内部信号名コードに
変換するための機能および変換テーブルを組み込んだこ
とにより、診断命令による故障注入を実現する。
注入手続きとして、診断命令を用いて、対象論理のスキ
ャンアドレスを明示している。このスキャンアドレスで
は、論理シミュレータ内のどの部位に故障を注入するか
不明である。論理シミュレータは内部信号名を元に故障
注入動作を行う。予め、検証プログラム内に、内部信号
名を埋め込んでおけば良いのであるが、実機では使えな
い上に、論理変更によって信号名が変わってしまうな
ど、管理しずらい。したがって、診断命令で明示した対
象論理のスキャンアドレスを、論理シミュレータに渡す
前に、内部信号名に置換しておく必要がある。本発明に
おいては、装置シミュレーションシステム内において、
命令インタプリタと論理シミュレータ間のインタフェー
スを制御している連絡ルーチンと呼ばれる機能モジュー
ル内に、スキャンアドレスを、論理内部信号名コードに
変換するための機能および変換テーブルを組み込んだこ
とにより、診断命令による故障注入を実現する。
診断命令で明示したスキャンアドレスを、連絡ルーチ
ン内で、内部信号名コードに変換することで、計算機シ
ステム内に存在する故障注入部位の全てに対して、検証
プログラムより故障注入手続きが可能となる。
ン内で、内部信号名コードに変換することで、計算機シ
ステム内に存在する故障注入部位の全てに対して、検証
プログラムより故障注入手続きが可能となる。
以下、本発明の一実施例を、図面により詳細に説明す
る。
る。
本実施例では、実機と同一な障害処理機能検証プログ
ラムを装置シミュレーションで走行できるように、診断
命令による故障注入手段を実現している。
ラムを装置シミュレーションで走行できるように、診断
命令による故障注入手段を実現している。
第１図は、本発明の一実施例を示す装置シミュレーシ
ョンシステムの構成図である。
ョンシステムの構成図である。
第１図において、１は主記憶の論理をソフトウェアに
よって実現した擬似主記憶、２は命令インタプリタ、３
はアダプタ、４は論理シミュレータ、10は障害処理機能
を試験するための検証プログラム、11は初期設定部、12
は故障注入部、13は被テスト命令（群）、14はマシンチ
ェック割込処理部、15は結果判定部、21は命令解読を行
い診断命令のスキャンアドレスを抽出する命令解読処理
部、31は故障注入用アダプタ、32は既存アダプタ、41は
故障注入論理である。
よって実現した擬似主記憶、２は命令インタプリタ、３
はアダプタ、４は論理シミュレータ、10は障害処理機能
を試験するための検証プログラム、11は初期設定部、12
は故障注入部、13は被テスト命令（群）、14はマシンチ
ェック割込処理部、15は結果判定部、21は命令解読を行
い診断命令のスキャンアドレスを抽出する命令解読処理
部、31は故障注入用アダプタ、32は既存アダプタ、41は
故障注入論理である。
検証プログラム10は、試験の目的上、必要なデータ定
義を行う初期設定部11,故障注入の手続きを行う診断命
令（群）の故障注入部12,擬似障害を検出する被テスト
命令13,実行結果データを採集するマシンチェック割込
処理部14,実行結果の正誤を判定する結果判定部15より
構成される。
義を行う初期設定部11,故障注入の手続きを行う診断命
令（群）の故障注入部12,擬似障害を検出する被テスト
命令13,実行結果データを採集するマシンチェック割込
処理部14,実行結果の正誤を判定する結果判定部15より
構成される。
命令インタプリタ２は、計算機システムでサポートさ
れている機能動作をプログラムで記述し、動作させるこ
とにより、通常の一般命令や診断命令を、機能レベルで
実行する擬似プロシジャである。故障注入用の診断命令
は特権命令であり、命令解読処理部21で命令解読が行わ
れ、スキャンアドレスが抽出される。
れている機能動作をプログラムで記述し、動作させるこ
とにより、通常の一般命令や診断命令を、機能レベルで
実行する擬似プロシジャである。故障注入用の診断命令
は特権命令であり、命令解読処理部21で命令解読が行わ
れ、スキャンアドレスが抽出される。
アダプタ３は、通常の命令動作による命令インタプリ
タ２と論理シミュレータ４との連結を行う既存アダプタ
32と、故障注入データを論理シミュレータ４に渡す故障
注入用アダプタ31から構成される。また、論理シミュレ
ータ４は、計算機システムの論理的な（ゲートレベル）
機能をプログラムで構成されている。以下、本実施例の
動作を説明する。
タ２と論理シミュレータ４との連結を行う既存アダプタ
32と、故障注入データを論理シミュレータ４に渡す故障
注入用アダプタ31から構成される。また、論理シミュレ
ータ４は、計算機システムの論理的な（ゲートレベル）
機能をプログラムで構成されている。以下、本実施例の
動作を説明する。
実行に先だち検証プログラム10は、前もって擬似主記
憶１へ格納されているとする。論理シミュレータ４か
ら、既存アダプタ32を経由して、命令インタプリタ２が
呼び出される。すると、命令インタプリタ２は、検証プ
ログラム10から命令単位に読出す。読出した命令の中
に、故障注入用の診断命令が検出された場合は、命令解
読処理部21に、命令およびオペランドが格納される。こ
の命令解読処理部21で、対象論理のスキャンアドレスを
抽出する。その後、命令インタプリタ２からアダプタ３
を経由して（抽出されたスキャンアドレスは、故障注入
用アダプタ31で対応する内部信号名に変換（後述第２図
参照）される）、ゲートレベルの論理シミュレータ４に
移行する。論理シミュレータ４は、内部信号名を故障注
入論理41に渡す。故障注入論理41は、指定された信号名
を破壊する。以上の動作により故障注入が完了する。
憶１へ格納されているとする。論理シミュレータ４か
ら、既存アダプタ32を経由して、命令インタプリタ２が
呼び出される。すると、命令インタプリタ２は、検証プ
ログラム10から命令単位に読出す。読出した命令の中
に、故障注入用の診断命令が検出された場合は、命令解
読処理部21に、命令およびオペランドが格納される。こ
の命令解読処理部21で、対象論理のスキャンアドレスを
抽出する。その後、命令インタプリタ２からアダプタ３
を経由して（抽出されたスキャンアドレスは、故障注入
用アダプタ31で対応する内部信号名に変換（後述第２図
参照）される）、ゲートレベルの論理シミュレータ４に
移行する。論理シミュレータ４は、内部信号名を故障注
入論理41に渡す。故障注入論理41は、指定された信号名
を破壊する。以上の動作により故障注入が完了する。
次に、検証プログラム10の被テスト命令13が命令イン
タプリタ２によって読み出されると、そのまま、アダプ
タ３を経由して、論理シミュレータ４で実行される。こ
こで、予め故障注入しておいた論理と、被テスト命令13
で参照される論理は、同一である。したがって、この時
点で擬似障害が発生する。擬似障害が発生した後は、論
理シミュレータ４内で実現している障害処理機能が作動
して、マシンチェック割込みが発生する。マシンチェッ
ク割込みが発生すると、マシンチェックを割込み格納情
報が固定領域に格納される。以上の動作が完了し、命令
実行動作に戻った時点で、論理シミュレータ４のゲート
レベルから、アダプタ３を経由して、機械語レベルの命
令インタプリタ２に戻る。そして、検証プログラム10の
持つマシンチェック割込処理部14でマシンチェック割込
処理を実行し、良否の判定能力を持った結果判定部15で
不良と判定した場合、エラー報告を、順次、命令インタ
プリタ２が行う。
タプリタ２によって読み出されると、そのまま、アダプ
タ３を経由して、論理シミュレータ４で実行される。こ
こで、予め故障注入しておいた論理と、被テスト命令13
で参照される論理は、同一である。したがって、この時
点で擬似障害が発生する。擬似障害が発生した後は、論
理シミュレータ４内で実現している障害処理機能が作動
して、マシンチェック割込みが発生する。マシンチェッ
ク割込みが発生すると、マシンチェックを割込み格納情
報が固定領域に格納される。以上の動作が完了し、命令
実行動作に戻った時点で、論理シミュレータ４のゲート
レベルから、アダプタ３を経由して、機械語レベルの命
令インタプリタ２に戻る。そして、検証プログラム10の
持つマシンチェック割込処理部14でマシンチェック割込
処理を実行し、良否の判定能力を持った結果判定部15で
不良と判定した場合、エラー報告を、順次、命令インタ
プリタ２が行う。
第２図は、故障注入用アダプタ31の処理概要を示した
図である。
図である。
命令インタプリタ２より渡されたスキャンアドレス
を、スキャンアドレススタッカ101に格納する。格納さ
れたことを検知した変換制御部102は、変換テーブル103
を参照して、当該するスキャンアドレスと対応する内部
信号を抜き出し、信号名スタッカ104に格納する。その
後、内部信号名コードとして、論理シミュレータ４に渡
す。
を、スキャンアドレススタッカ101に格納する。格納さ
れたことを検知した変換制御部102は、変換テーブル103
を参照して、当該するスキャンアドレスと対応する内部
信号を抜き出し、信号名スタッカ104に格納する。その
後、内部信号名コードとして、論理シミュレータ４に渡
す。
このように、本実施例においては、障害処理機能検証
を機能検証プログラムを使って、装置シミュレーション
環境下で実行することが可能となる。
を機能検証プログラムを使って、装置シミュレーション
環境下で実行することが可能となる。
また、本実施例は、故障注入方法や内部信号名が、他
の計算機システムに移植した場合に、変わっても、変換
テーブルの内容を、システム単位に持っていれば、あら
ゆる計算機システム構成の如何にかかわらず、容易に適
用可能である。
の計算機システムに移植した場合に、変わっても、変換
テーブルの内容を、システム単位に持っていれば、あら
ゆる計算機システム構成の如何にかかわらず、容易に適
用可能である。
以上説明したように、本発明によれば、実機と同一な
障害処理機能検証プログラムを装置シミュレーションで
走行可能となるので、論理不良を早期に摘出でき、装置
の開発期間の短縮，品質および信頼性向上を図れる。
障害処理機能検証プログラムを装置シミュレーションで
走行可能となるので、論理不良を早期に摘出でき、装置
の開発期間の短縮，品質および信頼性向上を図れる。
第１図は本発明の一実施例を示す障害処理機能試験方法
を説明するための装置シミュレーションシステムの構成
図、第２図は第１図における故障注入アダプタのデータ
の流れを示す図である。 1:擬似主記憶、2:命令インタプリタ、3:アダプタ、4:論
理シミュレータ、10:検証プログラム、11:初期設定部、
12:故障注入部、13:被テスト命令（群）、14:マシンチ
ェック割込み処理部、15:結果判定部、21:DIAG解読およ
びスキャンアドレス抽出部、31:故障注入用アダプタ、3
2:既存アダプタ、41:故障注入論理、101:スキャンアド
レススタッカ、102:変換制御部、103:変換テーブル、10
4:信号名スタッカ。
を説明するための装置シミュレーションシステムの構成
図、第２図は第１図における故障注入アダプタのデータ
の流れを示す図である。 1:擬似主記憶、2:命令インタプリタ、3:アダプタ、4:論
理シミュレータ、10:検証プログラム、11:初期設定部、
12:故障注入部、13:被テスト命令（群）、14:マシンチ
ェック割込み処理部、15:結果判定部、21:DIAG解読およ
びスキャンアドレス抽出部、31:故障注入用アダプタ、3
2:既存アダプタ、41:故障注入論理、101:スキャンアド
レススタッカ、102:変換制御部、103:変換テーブル、10
4:信号名スタッカ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小幡 清一 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 高橋 伸和 東京都江東区福住１丁目13番12号 日立 東商品エンジニアリング株式会社内 (72)発明者 金成 松吉 神奈川県横浜市戸塚区品濃町504番２号 日立電子サービス株式会社内 (56)参考文献 特開 昭59−30153（ＪＰ，Ａ) 特開 昭63−140969（ＪＰ，Ａ)
Claims (1)
- 【請求項１】大小様々な論理規模を持つ計算機システム
の試験方法において、診断命令による故障発生手続きに
よって与えられたスキャンデータを、変換テーブルを用
いて該スキャンデータに対応するバイナリ形式内部信号
コードに変換し、該変換された内部信号コードにより擬
似障害を発生させ、障害処理機能の論理シミュレーショ
ンを行うことを特徴とする障害処理機能試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237281A JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237281A JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283746A JPH0283746A (ja) | 1990-03-23 |
| JP2679153B2 true JP2679153B2 (ja) | 1997-11-19 |
Family
ID=17013065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237281A Expired - Fee Related JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679153B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930153A (ja) * | 1982-08-10 | 1984-02-17 | Fujitsu Ltd | 擬似障害設定処理方式 |
| JPS63140969A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 試験容易化方式 |
-
1988
- 1988-09-21 JP JP63237281A patent/JP2679153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0283746A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110865971B (zh) | Soc芯片的验证系统及其方法 | |
| US6173440B1 (en) | Method and apparatus for debugging, verifying and validating computer software | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| US5845064A (en) | Method for testing and verification of a CPU using a reference model | |
| EP0920663B1 (en) | Method and system for testing computer system software | |
| US5712972A (en) | Identification of faults in data paths and functional units of a central processing unit by a systematic execution of test instructions | |
| JP2001273165A (ja) | 中央処理装置の挙動モデルの細粒度妥当性を検証するための方法および装置 | |
| CN101697144A (zh) | 一种软件测试方法及测试装置 | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| US7415560B2 (en) | Method of automatically monitoring computer system debugging routine | |
| JP2679153B2 (ja) | 障害処理機能試験方法 | |
| CN115756935A (zh) | 嵌入式软件系统的异常故障定位方法、装置及设备 | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| CN117113907B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| US7210111B1 (en) | Systems and methods for conducting future signal checks | |
| CN118133735B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| JP2003281076A (ja) | Ｄｍａコントローラの不正アクセス検出装置、不正アクセス検出方法およびそのプログラム | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| US7065691B2 (en) | Apparatus and method for saving precise system state following exceptions | |
| Menezes et al. | On the Extension of Xception to Support Software Fault Models | |
| CN114707448A (zh) | 记分板和断言检查相结合的验证方法 | |
| Schlipf et al. | An easy approach to formal verification | |
| JPH0567164A (ja) | 論理シミユレーシヨン方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |