JPH11295393A - 半導体試験用プログラムのデバッグ装置 - Google Patents

Abstract

(57)【要約】 【課題】 フリーパス状態の検出に要する手間と時間を
低減することができる半導体試験用プログラムのデバッ
グ装置を提供すること。 【解決手段】 フリーパス検出部４０は、評価対象ピン
算出部４２、ストローブ出力条件判定部４４、ストロー
ブ出力確認部４６、レポート作成・出力部４８を含んで
構成される。評価対象ピン算出部４２は、パターンプロ
グラムに含まれる期待値データに基づいて評価対象ピン
を算出し、ストローブ出力条件判定部４４は、デバイス
プログラムに含まれるストローブ出力条件にしたがって
作成された試験データに基づいてストローブ信号のそれ
ぞれに対応する評価対象ピンを特定する。ストローブ出
力確認部４６は、期待値データが設定されている評価対
象ピンのそれぞれに対応するようにストローブ信号が出
力される設定になっているか否かを確認する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体試験装置で
所定の機能試験を行うために実行されるプログラムが正
常に動作するか否かを検証する半導体試験用プログラム
のデバッグ装置に関する。

【０００２】

【従来の技術】従来から、ロジックＩＣ等の各種の半導
体装置に対して機能試験（ファンクション試験）を行う
半導体試験装置が知られている。また、この半導体試験
装置は、高価であって導入台数も少ないため、これに用
いられるデバイスプログラムが正常に動作するか否かを
実際の半導体試験装置で確かめるのではなく、ワークス
テーション等の汎用のコンピュータを用いてシミュレー
ションによってその動作の検証を行うデバッグ装置が知
られている。

【０００３】例えば、特開平９−１８５５１９号公報に
は、ＩＣ試験装置に用いられるプログラムが正常に動作
するか否かを試験するデバッグ装置が開示されている。
このデバッグ装置では、所定のオペレーティングシステ
ムによってデバッグ対象のＩＣ試験用プログラムを実行
することにより疑似ＩＣテスタを実現している。この疑
似ＩＣテスタには、インタフェース部を介して仮想被試
験素子部、試験条件設定部、試験項目設定部、試験結果
格納部、試験結果解析判定部およびレポート作成部が接
続されている。疑似ＩＣテスタは、仮想被試験素子部に
設定された仮想データを、試験条件設定部に設定された
試験条件にしたがって読み込むことにより擬似的な所定
の機能試験を実施する。この試験結果は試験結果格納部
に格納され、試験結果解析判定部は、この格納された試
験結果とこれとは別に用意された試験結果の期待値とを
比較し、レポート作成部は、この比較結果に応じたレポ
ートを作成して出力する。

【０００４】

【発明が解決しようとする課題】ところで、上述した従
来のデバッグ装置は、実際に被試験ＩＣを用いて機能試
験を実施しているわけではないため、実際の半導体試験
装置の試験結果を必ずしも完全に反映しているとはいえ
なかった。例えば、実際の半導体試験装置では、被試験
ＩＣの各出力ピンの中から出力波形を測定してその正誤
を判断するために、デバイスプログラムに含まれる測定
条件にしたがってこの出力波形の測定対象となるピン
（以後、「評価対象ピン」と称する）が判断され、この
評価対象ピンに対応したストローブ信号が生成される。
このストローブ信号が評価対象ピンに対応する論理比較
器に入力されたときに、評価対象ピンに現れる出力波形
の正誤が判断され、パス（良）かフェイル（不良）かの
結果データが半導体試験装置から出力される。ところ
が、デバッグ装置では、ストローブ信号の有無にかかわ
らずあらかじめ用意されている仮想被試験素子部の仮想
データが返されるため、評価対象ピンに対応するように
ストローブ信号が出力されないような測定条件が設定さ
れている場合であっても、疑似ＩＣテスタによる試験結
果がパスになる、いわゆるフリーパス状態が生じてい
た。

【０００５】このため、デバッグが終了したデバイスプ
ログラムを実際の半導体試験装置で動作させたときに、
正常な試験結果が得られず、その原因究明に時間と手間
がかかっていた。例えば、ストローブ信号が正常に出力
されないために正常な試験結果が得られなかった場合で
あっても、最初はその原因がわからないため、被試験Ｉ
Ｃ自体の故障を含む広範囲な異常箇所の検証を行う必要
がある。また、ストローブ信号が出力されないことが原
因であることがわかった場合には、次に所定のデバッグ
用プログラムを起動することにより、デバイスプログラ
ムの動作を逐次停止させ、その都度被試験ＩＣの各ピン
の接続状態がどうなっているかを調べる必要があり、デ
バイスプログラムのどの部分でフリーパス状態が発生し
ているかを特定するために膨大な手間と時間がかかるこ
とになる。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は、フリーパス状態の検出に要
する手間と時間を低減することができる半導体試験用プ
ログラムのデバッグ装置を提供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体試験用プログラムのデバッグ装
置では、第１の評価対象ピン特定手段によって、半導体
試験用プログラムに含まれる期待値データに基づいて被
試験半導体素子の評価対象ピンを特定し、第２の評価対
象ピン特定手段によって、この期待値データを用いた比
較動作のタイミングを指示するタイミング指示信号に基
づいて被試験半導体素子の評価対象ピンを特定してい
る。本来、期待値データが用意されている評価対象ピン
に対応させて上述したタイミング指示信号が出力される
ように設定されており、第１の評価対象ピン特定手段に
よって特定された評価対象ピンと第２の評価対象ピン特
定手段によって特定された評価対象ピンとは一致するは
ずであって、一致しない場合にフリーパス状態が発生す
る。したがって、評価対象ピン確認手段によってこの不
一致状態を確認することにより、半導体試験用プログラ
ムのどこでフリーパス状態が発生するかがわかるため、
フリーパス状態の検出に要する手間と時間を低減するこ
とができる。

【０００８】特に、半導体試験装置によって実施される
実際の機能試験を模擬する機能試験模擬手段によって所
定の測定動作を模擬する際に、上述した評価対象ピン確
認手段による確認動作を行うことにより、通常の半導体
試験用プログラムのデバッグ動作と並行してこの半導体
試験用プログラムのフリーパス発生箇所を特定すること
ができるため、デバッグ結果と検出したフリーパス状態
を対比させることができ、半導体試験用プログラムの不
良箇所を確実に特定することができる。

【０００９】また、上述した機能試験模擬手段は、半導
体試験装置において被試験半導体素子の各ピンに対応し
た信号波形の発生に必要な試験データを格納する試験デ
ータ格納手段と同じ構成を有する模擬試験データ格納手
段と、半導体試験用プログラムに含まれるタイミング指
示信号の設定情報に対応した試験データを作成して模擬
試験データ格納手段に格納する試験データ設定手段とを
備え、上述した第２の評価対象ピン特定手段による評価
対象ピンの特定動作を、この模擬試験データ格納手段に
格納された試験データに基づいて行うことが好ましい。
模擬試験データ格納手段に格納された試験データに基づ
いて、上述したタイミング指示信号の発生タイミングや
出力先となる評価対象ピンが設定されるため、この試験
データを用いることによりタイミング指示信号に対応す
る評価対象ピンの特定が容易となる。

【００１０】

【発明の実施の形態】本発明を適用した一実施形態のデ
バッグ装置は、半導体試験装置において所定の機能試験
を実施するために用意された半導体試験用プログラムが
正常に動作するか否かをデバッグ（検証）する際に、被
試験半導体素子の出力測定タイミングを指示するストロ
ーブ信号が存在しないにもかかわらず擬似的な試験結果
がパスとなるフリーパス状態を検出することに特徴があ
る。以下、本発明を適用した一実施形態のデバッグ装置
の詳細について、図面を参照しながら説明する。

【００１１】図１は、本実施形態のデバッグ装置の構成
を示す図である。同図に示すデバッグ装置１は、半導体
試験装置の動作を模擬することによりこの半導体試験装
置で使用されるデバイスプログラムが正常に動作するか
否かを検証するためのものである。このために、デバッ
グ装置１は、テスタ制御部１０、テスタシミュレート部
２０、デバッグ用結果データ設定部３０、フリーパス検
出部４０を含んで構成されている。これらの各構成は、
所定のオペレーティングシステム（ＯＳ）の管理下で所
定のプログラムを実行することにより実現され、デバッ
グ装置１の全体がワークステーション等の汎用コンピュ
ータによって実現される。

【００１２】ところで、上述したように、本実施形態の
デバッグ装置１は、半導体試験装置の動作を模擬するも
のであるため、その詳細な説明を行う前に、動作が模擬
される半導体試験装置について概略を説明する。

【００１３】図２は、半導体試験装置の全体構成を示す
図である。同図に示す半導体試験装置１００は、被試験
半導体素子１４０に対して所定の機能試験を実施するた
めに、テスタ制御部１１０およびテスタ本体１２０を含
んで構成されている。

【００１４】テスタ制御部１１０は、機能試験実行部１
１２およびパターンデータ設定部１１４を有している。
機能試験実行部１１２は、所定のオペレーティングシス
テム（ＯＳ）の管理下で所定のデバイスプログラムを実
行することにより実現されるものである。このデバイス
プログラムは、利用者が半導体試験装置１００を用いて
被試験半導体素子１４０に対してどのような試験を行い
たいかを記述したものである。デバイスプログラムに
は、被試験半導体素子１４０の各ピンとテスタ本体１２
０との接続状態や負荷状態等の他に、後述する論理比較
器１３０に対してストローブ信号をどのタイミングでど
の評価ピンに対応させて送るかといったストローブ出力
条件の記述が含まれている。なお、以下ではデバイスプ
ログラムに含まれるこれらの接続状態、負荷状態および
ストローブ出力条件等を総称して「測定条件」という。

【００１５】また、パターンデータ設定部１１４は、所
定のオペレーティングシステムの管理下で所定のパター
ンプログラムを実行することにより実現されるものであ
る。このパターンプログラムには、機能試験を実施する
ために被試験半導体素子１４０に入力するデータや、論
理比較器１３０において被試験半導体素子１４０から出
力されるデータと比較することによりこのデータの正誤
を決定するために用いられる期待値データ等が含まれて
いる。

【００１６】テスタ本体１２０は、上述したテスタ制御
部１１０による制御にしたがって被試験半導体素子１４
０に対して所定の機能試験を実施するためのものであ
り、試験データ格納部１２２、データセレクタ１２４、
フォーマット制御部１２６、ピンカード１２８、論理比
較器１３０、不良解析メモリ１３２を含んで構成されて
いる。

【００１７】試験データ格納部１２２は、テスタ制御部
１１０から入力される各種の試験データを格納するため
のものであり、例えば物理的な半導体メモリによって構
成される。この試験データには、上述したパターンプロ
グラムに記述された被試験半導体素子１４０への入力デ
ータや被試験半導体素子１４０の出力データと比較され
る期待値データの他に、上述したデバイスプログラムに
記述された接続状態、負荷状態およびストローブ出力条
件等に関する各種データが含まれる。テスタ制御部１１
０によって試験データ格納部１２２の所定領域に各種の
データを書き込むことによって、テスタ制御部１１０か
らテスタ本体１２０の各構成に対するデータや動作指示
が送られる。

【００１８】データセレクタ１２４は、試験データ格納
部１２２に格納された各種のデータと被試験半導体素子
１４０の各ピンとの対応関係が設定され、物理的な接続
路の切り替え動作を行う。このデータセレクタ１２４の
設定は、デバイスプログラムに記述された接続条件やス
トローブ出力条件に対応するデータを試験データ格納部
１２２に格納することにより行われる。

【００１９】フォーマット制御部１２６は、データセレ
クタ１２４を介して入力される各種のデータに基づいて
被試験半導体素子１４０や論理比較器１３０に入力する
各種の信号波形の生成を行う。一部の信号波形がストロ
ーブ信号として論理比較器１３０に送られる。また、ピ
ンカード１２８は、被試験半導体素子１４０との間の物
理的なインタフェースをとるためのものである。

【００２０】論理比較器１３０は、フォーマット制御部
１２６からストローブ信号が入力されると、被試験半導
体素子１４０の対応する出力ピンに現れるデータと、デ
ータセレクタ１２４から出力されてフォーマット制御部
１２６を介して入力された期待値データとを比較する。
不良解析メモリ１３２は、論理比較器１３０によって不
一致が検出されたときに、その不一致発生箇所のアドレ
ス情報を測定結果データとして格納する。この不良解析
メモリ１３２に格納されるアドレス情報は機能試験実行
部１１２によって読み出される。

【００２１】機能試験実行部１１２は、不良解析メモリ
１３２に格納された測定結果データが入力されると、デ
バイスプログラムの記述内容にしたがって、この測定結
果データの内容に対応する所定の処理を実行する。この
デバイスプログラムには、機能試験の結果がフェイル
（エラー）の場合には次にどのような処理を行うかが記
述されており、この記述にしたがって機能試験実行部１
１２が動作する。

【００２２】図１に示した本実施形態のデバッグ装置１
は、上述した半導体試験装置１００用に作成されたデバ
イスプログラムを実行したときに、種々のフェイル状態
を任意に再現し、これに対応するデバイスプログラムの
動作がプログラム作成者の意図したものと一致するか否
かを調べるものである。次に、本実施形態のデバッグ装
置１の詳細について説明する。

【００２３】図１に示すテスタ制御部１０は、機能試験
実行部１２およびパターンデータ設定部１４を有してい
る。このテスタ制御部１０は、半導体試験装置１００用
に作成された所定のデバイスプログラムおよびパターン
プログラムを所定のオペレーティングシステムの管理下
で実行することにより実現されるものであり、図２に示
した半導体試験装置１００に含まれるテスタ制御部１１
０と基本的に同じ動作を行う。

【００２４】テスタシミュレート部２０は、図２に示し
たテスタ本体１２０の動作を模擬するためのものであ
り、オペレーティングシステムの管理下で所定のシミュ
レーションプログラムを実行することにより実現され
る。このテスタシミュレート部２０は、試験データ格納
部２２、仮想データ設定部２４、仮想測定結果作成部２
６、結果データ設定テーブル２８を有している。

【００２５】試験データ格納部２２は、図２に示したテ
スタ本体１２０に含まれる試験データ格納部１２２と同
じアドレス空間を有しており、所定の機能試験が実施さ
れたときに、この試験データ格納部１２２に各種のデー
タが格納される状態を再現する。

【００２６】仮想データ設定部２４は、デバイスプログ
ラムに含まれる所定の測定命令が実行されて、機能試験
実行部１２からこのデバイスプログラムに含まれる測定
条件が送られてくると、この測定条件に基づいて試験デ
ータを作成し、試験データ格納部２２の所定領域に格納
する。

【００２７】仮想測定結果作成部２６は、デバイスプロ
グラムに含まれる所定の測定命令が実行されたときに、
対応する仮想的な測定結果を機能試験実行部１２に対し
て送り返す。なお、テスタシミュレート部２０において
は実際に機能試験を実施しているわけではないため、原
則的には仮想測定結果作成部２６から機能試験実行部１
２に対して全てがパスとなった仮想的な測定結果が送り
返される。

【００２８】結果データ設定テーブル２８は、仮想測定
結果作成部２６から機能試験実行部１２に対して送り返
される仮想的な測定結果の内容を変更する場合にその変
更データが格納される領域である。上述したように、仮
想測定結果作成部２６から機能試験実行部１２に対して
は原則的に全てパスとなる仮想的な試験結果が送り返さ
れるが、これではフェイル状態となったときにデバイス
プログラムが正常に動作するか否かを確かめることがで
きない。したがって、これを確かめるためには任意箇所
のフェイル状態を再現する必要があり、測定結果をパス
状態からフェイル状態に変更する場合にその旨を指示す
る所定のフラグが結果データ設定テーブル２８にセット
される。

【００２９】デバッグ用結果データ設定部３０は、所定
のオペレーティングシステムの管理下で、仮想試験結果
の内容を任意に設定する所定のユーティリティプログラ
ムを実行することにより実現される。このデバッグ用結
果データ設定部３０によってテスタシミュレート部２０
の結果データ設定テーブル２８内の所定のフラグをセッ
トすることにより、仮想測定結果作成部２６から機能試
験実行部１２に対して送り返される試験結果の該当箇所
がフェイル状態となる。

【００３０】フリーパス検出部４０は、所定のオペレー
ティングシステムの管理下で、ストローブ出力条件の誤
設定によって発生するフリーパス状態を検出する所定の
ユーティリティプログラムを実行することにより実現さ
れる。実際の半導体試験装置１００においてデバイスプ
ログラムを実行したときに、デバイスプログラムに記述
されたストローブ出力条件が誤っているために、出力さ
れるはずのストローブ信号が出力されず、機能試験を実
施していない状態で測定結果がパスになる「フリーパス
状態」がこのフリーパス検出部４０によって検出され
る。

【００３１】フリーパス検出部４０は、評価対象ピン算
出部４２、ストローブ出力条件判定部４４、ストローブ
出力確認部４６、レポート作成・出力部４８を含んで構
成される。評価対象ピン算出部４２は、パターンプログ
ラムに含まれる期待値データに基づいて評価対象ピンを
算出する。期待値データは、被試験半導体素子のどの出
力ピンにどのような波形が現れるかを示すものであるた
め、この期待値データに基づいて評価対象ピンを特定す
ることができる。

【００３２】デバイスプログラムに含まれるストローブ
出力条件にしたがって仮想データ設定部２４によって試
験データが作成されて試験データ格納部２２に格納され
た後に、ストローブ出力条件判定部４４は、この試験デ
ータに基づいて図２に示したデータセレクタ１２４の接
続状態を判定する。ストローブ出力条件には、図２に示
した論理比較器１３０に送るストローブ信号と評価対象
ピンとの関係を示す情報が含まれているため、ストロー
ブ出力条件判定部４４は、このストローブ出力条件にし
たがって作成された試験データに基づいて、図２に示し
た論理比較器１３０に送られるストローブ信号に対応す
る評価対象ピンを特定する。

【００３３】ストローブ出力確認部４６は、評価対象ピ
ン算出部４２による算出結果とストローブ出力条件判定
部４４による判定結果に基づいて、デバッグ対象のデバ
イスプログラムにおいて期待値データが設定されている
評価対象ピンのそれぞれに対応するようにストローブ信
号が出力される設定になっているか否かを確認する。パ
ターンプログラムに含まれる期待値データやデバイスプ
ログラムに含まれるストローブ出力条件が正しく設定さ
れていれば、期待値データが設定されている評価対象ピ
ンのそれぞれに対応したストローブ信号が生成されるは
ずであり、ストローブ出力確認部４６によって、各評価
対象ピンに対応するストローブ信号の有無が確認され
る。

【００３４】レポート作成・出力部４８は、対応するス
トローブ信号がない評価対象ピンの存在がストローブ出
力確認部４６によって確認されたときに、その旨の詳細
情報を含むレポートを作成して出力する。

【００３５】上述したテスタ制御部１０がプログラム実
行手段に、テスタシミュレート部２０が機能試験模擬手
段に、試験データ格納部２２が模擬試験データ格納手段
に、仮想データ設定部２４が試験データ設定手段に、評
価対象ピン算出部４２が第１の評価対象ピン特定手段
に、ストローブ出力条件判定部４４が第２の評価対象ピ
ン特定手段に、ストローブ出力確認部４６が評価対象ピ
ン確認手段にそれぞれ対応する。また、上述したストロ
ーブ信号が期待値データを用いた比較動作のタイミング
を指示するタイミング指示信号に、ストローブ出力条件
がこのタイミング指示信号の設定情報に、パターンプロ
グラムおよびデバイスプログラムが半導体試験用プログ
ラムにそれぞれ対応する。

【００３６】本実施形態のデバッグ装置はこのような構
成を有しており、次にその動作を説明する。図３は、所
定のデバイスプログラムを実行した場合のデバッグ装置
１の動作手順を示す流れ図である。

【００３７】デバイスプログラムのデバッグ動作が指示
され、デバッグ動作の対象となるデバイスプログラムが
実行されると（ステップ１００）、機能試験実行部１２
は、デバイスプログラムに含まれる測定条件に基づい
て、テスタシミュレート部２０に対して測定条件に対応
する設定動作を指示する（ステップ１０１）。

【００３８】テスタシミュレート部２０内の仮想データ
設定部２４は、機能試験実行部１２から送られてくる測
定条件データに対して所定のエラーチェックを行った後
に、本来の機能試験に必要な接続状態、負荷状態および
ストローブ出力条件に対応した仮想的な試験データを作
成し、試験データ格納部２２に格納する（ステップ１０
２）。

【００３９】次に、機能試験実行部１２は、デバイスプ
ログラムに含まれる測定命令にしたがってテスタシミュ
レート部２０に対して測定動作を指示し（ステップ１０
３）、テスタシミュレート部２０では機能試験を模擬す
る仮想的な測定動作を開始する（ステップ１０４）。な
お、テスタシミュレート部２０では、実際の測定動作を
行うわけではなく、仮想測定結果作成部２６によって行
われる仮想測定結果の作成動作が開始される。

【００４０】また、デバイスプログラムに含まれる測定
命令が実行されると、フリーパス検出部４０によってフ
リーパスの検出動作が開始される。まず、評価対象ピン
算出部４２は、パターンプログラムに含まれる期待値デ
ータに基づいて、被試験半導体素子１４０の評価対象ピ
ンを算出する（ステップ１０５）。また、ストローブ出
力条件判定部４４は、ストローブ出力条件に対応する試
験データを試験データ格納部２２から読み出して、生成
されるストローブ信号に対応する被試験半導体素子１４
０の評価対象ピンを特定する（ステップ１０６）。

【００４１】次に、ストローブ出力確認部４６は、ステ
ップ１０５において算出された評価対象ピンとステップ
１０６において特定された評価対象ピンとに基づいて、
デバッグ対象のデバイスプログラムを実行して実施され
る機能試験において、期待値データが用意されている評
価対象ピンの中から、出力されるストローブ信号に対応
していないものが存在するか否かを判定する（ステップ
１０７）。ストローブ信号に対応しない評価対象ピンが
存在する場合には、レポート作成・出力部４８によって
フリーパス状態が発生したデバイスプログラムの該当箇
所に関する詳細情報が含まれるレポートが作成され、出
力される（ステップ１０８）。

【００４２】このようにしてフリーパス状態にある評価
対象ピンの検出動作が終了した後に、テスタシミュレー
ト部２０内の仮想測定結果作成部２６は、結果データ設
定デーブル内の各種フラグの設定内容を読み出して、必
要に応じて部分的にパスをフェイルに変更した仮想測定
結果を作成する（ステップ１０９）。

【００４３】次に、機能試験実行部１２は、仮想測定結
果作成部２６によって作成された仮想測定結果に対応し
た所定の処理を行う（ステップ１１０）。換言すれば、
デバイスプログラムには種々の測定結果に対応してどの
ような動作を行うかが記述されており、この記述の正誤
を確かめるために必要な仮想測定結果がデバッグ用結果
データ設定部３０によって設定される。したがって、デ
バッグ用の所定の仮想測定結果が作成されたときに、こ
れに対応して、デバイスプログラムの作成者が意図した
動作が行われれば、デバイスプログラムの該当箇所に誤
りがないことが検証され、反対に、デバイスプログラム
の作成者が意図しない動作が行われれば、デバイスプロ
グラムの該当個所に誤りがあることが検証される。この
ようにしてデバイスプログラムのデバッグ動作が行われ
る。

【００４４】このように、本実施形態のデバッグ装置１
のフリーパス検出部４０では、評価対象ピン算出部４２
によってパターンプログラムに含まれる期待値データに
基づいて評価対象ピンを算出するとともに、ストローブ
出力条件判定部４４によってデバイスプログラムに含ま
れるストローブ出力条件に基づいて実際にストローブ信
号の出力対象となる評価対象ピンを判定している。そし
て、ストローブ出力確認部４６によって、期待値データ
が設定された評価対象ピンの中でストローブ信号が出力
されないものがあるか否かが判断され、該当する評価対
象ピンが存在する場合にはその詳細情報がレポート作成
・出力部４８によって作成され、出力される。したがっ
て、対応する期待値データが設定されているにもかかわ
らずストローブ信号が出力されず、実際の測定が行われ
ないで測定結果がパスとなるフリーパス状態となる評価
対象ピンを容易に検出することができ、デバイスプログ
ラム中でこのフリーパス状態が発生する箇所の特定に要
する手間と時間を低減することができる。特に、実際の
機能試験で何らかのエラーが生じたときに、上述したフ
リーパス状態による不良をエラーの原因から排除するこ
とができるため、エラー発生時の対策が容易となり、別
の不良原因の究明に要する手間と時間を低減することが
できる。

【００４５】また、上述したフリーパス状態の検出は、
デバイスプログラムに含まれる所定の測定命令が実行さ
れたときに行われるため、デバイスプログラムのデバッ
グ結果とデバイスプログラム内のフリーパスの検出結果
とを対比して出力することができるため、ストローブ出
力条件を含むデバイスプログラムの不良箇所を確実に特
定することができる。

【００４６】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した実施形態では、デバイ
スプログラムに含まれる測定命令が実行されたときに、
フリーパス検出部４０によってフリーパス状態にある評
価対象ピンの有無を確認し、その後仮想測定結果作成部
２６によって仮想測定結果を作成したが、これらの動作
を並行して行ったり、順番を入れ替えるようにしてもよ
い。

【００４７】また、上述した実施形態では、フリーパス
検出部４０内のストローブ出力条件判定部４４は、テス
タシミュレート部２０内の試験データ格納部２２に格納
された試験データに基づいて、実際にストローブ信号が
出力される評価対象ピンの特定を行っているが、この試
験データ格納部２２に格納される試験データはデバイス
プログラムに含まれるストローブ出力条件に基づいて作
成されるため、ストローブ出力条件判定部４４による判
定動作をデバイスプログラムに含まれるストローブ出力
条件の記述内容に基づいて行うようにしてもよい。ま
た、この場合には、ストローブ出力条件に基づいて作成
される試験データが試験データ格納部２２に格納される
のを待たずに、実際にストローブ信号が出力される評価
対象ピンの特定を行うことができるため、デバイスプロ
グラムに含まれる測定命令を実行するタイミングとは無
関係にフリーパス検出部４０によるフリーパス状態の検
出動作を行うようにしてもよい。

【００４８】

【発明の効果】上述したように、本発明によれば、半導
体試験用プログラムに含まれる期待値データに基づいて
被試験半導体素子の評価対象ピンを特定するとともに、
この期待値データを用いた比較動作のタイミングを指示
するタイミング指示信号に基づいて被試験半導体素子の
評価対象ピンを特定しており、それぞれにおいて特定し
た評価対象ピンの不一致状態を確認することにより、半
導体試験用プログラムのどこでフリーパス状態が発生す
るかがわかるため、フリーパス状態の検出に要する手間
と時間を低減することができる。特に、半導体試験用プ
ログラムのデバッグ時に実際の半導体試験装置による測
定動作を模擬する際に、上述した評価対象ピンの一致、
不一致を確認することにより通常の半導体試験用プログ
ラムのデバッグ動作と並行してこの半導体試験用プログ
ラムのフリーパス発生箇所を特定することができるた
め、デバッグ結果と検出したフリーパス状態を対比させ
ることができ、半導体試験用プログラムの不良箇所を確
実に特定することができる。

【図面の簡単な説明】

【図１】本実施形態のデバッグ装置の構成を示す図であ
る。

【図２】半導体試験装置の全体構成を示す図である。

【図３】デバイスプログラムを実行した場合のデバッグ
装置の動作手順を示す流れ図である。

【符号の説明】

１０ テスタ制御部 １２ 機能試験実行部 １４ パターンデータ設定部 ２０ テスタシミュレート部 ２２ 試験データ格納部 ２４ 仮想データ設定部 ２６ 仮想測定結果作成部 ２８ 結果データ設定テーブル ３０ デバッグ用結果データ設定部 ４０ フリーパス検出部 ４２ 評価対象ピン算出部 ４４ ストローブ出力条件判定部 ４６ ストローブ出力確認部 ４８ レポート作成・出力部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 機能試験の際に被試験半導体素子の出力
   データと比較されてその正誤判断に使用される期待値デ
   ータと、この比較動作のタイミングを指示するタイミン
   グ指示信号の設定情報とを含む半導体試験用プログラム
   をプログラム実行手段によって実行することにより、前
   記半導体試験用プログラムのデバッグ処理を行う半導体
   試験用プログラムのデバッグ装置において、 前記期待値データに基づいて、前記被試験半導体素子の
   評価対象ピンを特定する第１の評価対象ピン特定手段
   と、 前記タイミング指示信号の設定情報に基づいて、前記評
   価対象ピンを特定する第２の評価対象ピン特定手段と、 前記第１および第２の評価対象ピン特定手段のそれぞれ
   によって特定された前記評価対象ピンを比較し、前記期
   待値データに基づいて特定された前記評価対象ピンの中
   に前記タイミング指示信号に対応していないものがある
   か否かを確認する評価対象ピン確認手段と、 を備えることを特徴とする半導体試験用プログラムのデ
   バッグ装置。
2. 【請求項２】 請求項１において、 半導体試験装置によって実施される前記機能試験を模擬
   する機能試験模擬手段をさらに備え、 前記プログラム実行手段によって前記半導体試験用プロ
   グラムが実行されて、前記機能試験模擬手段によって前
   記被試験半導体素子に対する所定の測定動作を模擬する
   際に、前記評価対象ピン確認手段による確認動作を行う
   ことを特徴とする半導体試験用プログラムのデバッグ装
   置。
3. 【請求項３】 請求項２において、 前記機能試験模擬手段は、 前記半導体試験装置において前記被試験半導体素子の各
   ピンに対応した信号波形の発生に必要な試験データを格
   納する試験データ格納手段と同じ構成を有する模擬試験
   データ格納手段と、 前記半導体試験用プログラムに含まれる前記タイミング
   指示信号の設定情報に対応した前記試験データを作成し
   て、前記模擬試験データ格納手段に格納する試験データ
   設定手段と、 を備え、前記タイミング指示信号の設定情報に対応して
   前記模擬試験データ格納手段に格納されている前記試験
   データに基づいて、前記第２の評価対象ピン特定手段に
   よる前記評価対象ピンの特定動作を行うことを特徴とす
   る半導体試験用プログラムのデバッグ装置。