JP5066189B2 - 試験装置、試験方法、およびプログラム - Google Patents
試験装置、試験方法、およびプログラム Download PDFInfo
- Publication number
- JP5066189B2 JP5066189B2 JP2009536885A JP2009536885A JP5066189B2 JP 5066189 B2 JP5066189 B2 JP 5066189B2 JP 2009536885 A JP2009536885 A JP 2009536885A JP 2009536885 A JP2009536885 A JP 2009536885A JP 5066189 B2 JP5066189 B2 JP 5066189B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- free path
- signal
- comparison
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
50 DUT
100 制御装置
110 テスタバス
120a〜c 試験モジュール
200 周期発生部
202 周期信号線
210 パターン発生部
211 周期制御線
212 試験パターン信号線
214 比較イネーブル信号線
216a〜b ストローブイネーブル信号線
217 フリーパスクリア信号線
218 期待値パターン信号線
220 タイミング発生部
222 パターン発生タイミング信号線
224 ストローブタイミング信号線
230a〜b パルスパターン発生部
232a〜b 試験信号線
240a〜b 比較タイミング発生部
242a〜b ストローブ信号線
244a〜b オープン信号線
250a〜b タイミング比較部
251a〜b デバイス出力信号線
252a〜b デバイス出力論理信号線
260a〜b 論理比較部
270 比較結果メモリ
280a〜b フリーパス検出部
282a〜b フリーパス信号線
284a〜b 比較制御線
290 フリーパス合成部
292 合成フリーパス信号線
310 論理演算回路
312 論理演算回路
315 フリップフロップ
325 フリップフロップ
500 フリーパス表示
600 フリーパス表示
10 コンピュータ
1000 CPU
1010 ROM
1020 RAM
1030 通信インターフェイス
1035 テスタバスインターフェイス
1040 ハードディスクドライブ
1050 FDドライブ
1060 CD−ROMドライブ
1070 I/Oチップ
1080 表示装置
1090 フレキシブルディスク
1095 CD−ROM
更にフリーパス合成部290は、上記の論理積による合成フリーパス信号FPASSALL、および選択されたフリーパス信号FPASSのうち少なくとも2つの中から、予め選択された合成フリーパス信号FPASSALLまたはフリーパス信号FPASSをパターン発生部210へと供給してもよい。
これを実現するために、各フリーパス検出部280は、対応するDUT50の端子がフリーパスの検出対象か否かを示すレジスタと、フリーパス検出対象でない場合に強制的にフリーパス信号FPASSをフリーパス未検出を示す値("1")とする回路とを有してよい。これにより、フリーパス合成部290は、全てのフリーパス信号の論理積をとることにより、合成フリーパス信号FPASSALLまたはフリーパス検出対象のフリーパス信号FPASSを出力することができる。
これに代えて、フリーパス合成部290は、各フリーパス検出部280からのフリーパス信号FPASSのうち、フリーパス検出対象でないDUT50の端子に対応するフリーパス検出部280からのフリーパス信号FPASSをマスクして、合成フリーパス信号FPASSALLまたはフリーパス検出対象のフリーパス信号FPASSを出力してもよい。
論理比較部260は、この比較制御信号CPCTLが論理値"1"の場合に論理比較をし、論理値"0"の場合に論理比較をしないことで、適切に論理比較をすることができる。
また、フリーパス検出部280は、フリーパス検出対象でないフリーパス信号FPASSを強制的に"1"とするために、一例としてフリップフロップ315の出力とフリーパス検出対象で無い場合に"1"となる論理信号との論理和をフリーパス合成部290へと出力してもよい。
フリップフロップ315は、クリア信号FPCLR(フリーパスクリア信号線217の論理値"1")を入力すると、"0"にリセットされ、記憶した値の反転値"1"をフリーパス信号FPASSとして出力する。また、フリップフロップ315は、クリア信号FPCLRが入力されていない(フリーパスクリア信号線217の論理値"0")場合において、周期信号RATEが"0"、ストローブイネーブル信号STRBEが"0"、オープン信号OPENが"1"、または、比較イネーブル信号CPEが"0"であれば記憶した値を保持する。一方、フリップフロップ315は、クリア信号FPCLRが入力されていない場合において、周期信号RATEが"1"、ストローブイネーブル信号STRBEが"1"、オープン信号OPENが"0"、または、比較イネーブル信号CPEが"1"であれば、論理値"1"を記憶し、反転値"0"をフリーパス信号線282へと出力する。この結果、フリーパス信号FPASS="0"となるのでフリーパス状態でないことを検出することができる。
Claims (7)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力するデバイス出力信号の期待値を発生し、前記デバイス出力信号と前記期待値とを比較すべき試験サイクルにおいて比較イネーブル信号を出力するパターン発生部と、
前記デバイス出力信号を取得すべきタイミングを示すストローブ信号を発生するタイミング発生部と、
前記比較イネーブル信号が出力されたことを条件として、前記デバイス出力信号と前記期待値とを比較する、前記被試験デバイスの複数の端子に対応した複数の論理比較部と、
前記ストローブ信号が発生されず、または、前記比較イネーブル信号が出力されないことを条件として、当該試験サイクルが、論理比較が行われないフリーパスサイクルであることを検出し、フリーパス検出対象となる予め定められた試験サイクル期間の間論理比較が行われなかったことを条件として、フリーパス状態が発生したことを示すフリーパス信号を、前記パターン発生部に対して供給する、前記被試験デバイスの複数の端子に対応した複数のフリーパス検出部と、
前記複数の端子に対応する前記複数のフリーパス検出部から出力された前記フリーパス信号の論理積を示す合成フリーパス信号を前記パターン発生部に供給するフリーパス合成部と、
を備える試験装置。 - 前記パターン発生部は、予め指定された論理比較サイクル期間中において、前記デバイス出力信号と前記期待値とを比較することを示す前記比較イネーブル信号を出力し、前記論理比較サイクル期間以外において、前記比較イネーブル信号を出力しない
請求項1に記載の試験装置。 - 前記被試験デバイスの試験を制御する制御装置を更に備え、
前記パターン発生部は、前記フリーパス信号を受け取ったことに応じて、前記制御装置に対する割り込みを発生する請求項1または2に記載の試験装置。 - 前記制御装置は、
前記デバイス出力信号の期待値パターンを表示し、
前記期待値パターンの表示において、前記フリーパス状態であったか否かを識別可能に表示する
請求項3に記載の試験装置。 - 前記制御装置は、
前記論理比較部による論理比較の結果パターンを表示し、
前記論理比較の結果パターンの表示において、前記フリーパス状態であったか否かを識別可能に表示する
請求項3に記載の試験装置。 - 試験装置により被試験デバイスを試験する試験方法であって、
前記被試験デバイスが出力するデバイス出力信号の期待値を発生し、前記デバイス出力信号と前記期待値とを比較すべき試験サイクルにおいて比較イネーブル信号を出力するパターン発生段階と、
前記デバイス出力信号を取得すべきタイミングを示すストローブ信号を発生するタイミング発生段階と、
前記比較イネーブル信号が出力されたことを条件として、前記デバイス出力信号と前記期待値とを比較する、前記被試験デバイスの複数の端子に対応した複数の論理比較段階と、
前記ストローブ信号が発生されず、または、前記比較イネーブル信号が出力されないことを条件として、当該試験サイクルが、論理比較が行われないフリーパスサイクルであることを検出し、フリーパス検出対象となる予め定められた試験サイクル期間の間論理比較が行われなかったことを条件として、フリーパス状態が発生したことを示すフリーパス信号を、前記パターン発生段階に対して供給する、前記被試験デバイスの複数の端子に対応した複数のフリーパス検出段階と、
前記複数の端子に対応する前記複数のフリーパス検出段階から出力された前記フリーパス信号の論理積を示す合成フリーパス信号を前記パターン発生段階に供給するフリーパス合成段階と、
を備える試験方法。 - 被試験デバイスを試験する請求項1から5のいずれか1項に記載の試験装置として機能させるプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/069764 WO2009047844A1 (ja) | 2007-10-10 | 2007-10-10 | 試験装置、試験方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009047844A1 JPWO2009047844A1 (ja) | 2011-02-17 |
JP5066189B2 true JP5066189B2 (ja) | 2012-11-07 |
Family
ID=40548999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009536885A Expired - Fee Related JP5066189B2 (ja) | 2007-10-10 | 2007-10-10 | 試験装置、試験方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5066189B2 (ja) |
WO (1) | WO2009047844A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11295393A (ja) * | 1998-04-14 | 1999-10-29 | Advantest Corp | 半導体試験用プログラムのデバッグ装置 |
JP2000200499A (ja) * | 1999-01-06 | 2000-07-18 | Advantest Corp | 半導体デバイス試験装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3146254B2 (ja) * | 1992-03-26 | 2001-03-12 | 株式会社リコー | 論理回路シミュレ−ション結果表示装置 |
JP2001255357A (ja) * | 2000-01-07 | 2001-09-21 | Advantest Corp | テストパターン妥当性検証方法及びその装置 |
JP2004028591A (ja) * | 2002-06-21 | 2004-01-29 | Shibasoku:Kk | 試験装置及び波形表示方法 |
-
2007
- 2007-10-10 WO PCT/JP2007/069764 patent/WO2009047844A1/ja active Application Filing
- 2007-10-10 JP JP2009536885A patent/JP5066189B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11295393A (ja) * | 1998-04-14 | 1999-10-29 | Advantest Corp | 半導体試験用プログラムのデバッグ装置 |
JP2000200499A (ja) * | 1999-01-06 | 2000-07-18 | Advantest Corp | 半導体デバイス試験装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2009047844A1 (ja) | 2009-04-16 |
JPWO2009047844A1 (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7484141B2 (en) | Semiconductor device capable of performing test at actual operating frequency | |
JP5008676B2 (ja) | プログラム、記録媒体、試験装置および診断方法 | |
JP2006275986A (ja) | 診断プログラム、切替プログラム、試験装置、および診断方法 | |
US7506291B2 (en) | Test emulator, emulation program and method for manufacturing semiconductor device | |
US7532994B2 (en) | Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method | |
JP5143836B2 (ja) | 検出装置及び試験装置 | |
JP4334285B2 (ja) | 半導体試験装置及びその制御方法 | |
JP2016538538A (ja) | エッジステアリングを備えた自動試験システム | |
WO2010001468A1 (ja) | 試験装置、プログラム、および、記録媒体 | |
US9086451B2 (en) | Semiconductor integrated circuit and method for designing the same | |
KR101227669B1 (ko) | 시험 장치, 회로 장치 및 프로그램 | |
KR20040100872A (ko) | 메모리 시험장치 및 메모리 시험방법 | |
JP5314541B2 (ja) | 試験装置、試験方法、プログラムおよびインターフェイス回路 | |
JP2011248597A (ja) | テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法 | |
JP5066189B2 (ja) | 試験装置、試験方法、およびプログラム | |
WO2010058441A1 (ja) | 試験装置、試験方法、および、プログラム | |
US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
US20020049943A1 (en) | Semiconductor test system | |
US7788564B2 (en) | Adjustable test pattern results latency | |
US20040017184A1 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
JP4874391B2 (ja) | 試験装置 | |
KR20080105512A (ko) | 반도체 장치의 테스트 시스템 및 테스트 방법 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
JP2009230350A (ja) | 統合異常検知用データ取得装置 | |
JP4388490B2 (ja) | 半導体メモリ検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |