KR20080105512A - 반도체 장치의 테스트 시스템 및 테스트 방법 - Google Patents

반도체 장치의 테스트 시스템 및 테스트 방법 Download PDF

Info

Publication number
KR20080105512A
KR20080105512A KR1020070053204A KR20070053204A KR20080105512A KR 20080105512 A KR20080105512 A KR 20080105512A KR 1020070053204 A KR1020070053204 A KR 1020070053204A KR 20070053204 A KR20070053204 A KR 20070053204A KR 20080105512 A KR20080105512 A KR 20080105512A
Authority
KR
South Korea
Prior art keywords
test
response
data
frequency
test data
Prior art date
Application number
KR1020070053204A
Other languages
English (en)
Inventor
곽상근
전경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070053204A priority Critical patent/KR20080105512A/ko
Priority to US12/129,471 priority patent/US7711512B2/en
Publication of KR20080105512A publication Critical patent/KR20080105512A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 장치의 테스트 시스템 및 테스트 방법을 공개한다. 본 발명의 반도체 장치의 테스트 시스템은 서로 다른 동작 속도를 가지고 지정된 소정의 동작을 수행하는 복수개의 기능 블록과 상기 복수개의 기능 블록 각각에 대응하는 복수개의 포트를 구비하는 반도체 장치, 및 상기 복수개의 기능 블록 각각의 동작 속도에 대응하여 주파수가 서로 다른 복수개의 선택 주파수 신호를 발생하고, 상기 복수개의 선택 주파수 신호에 응답하여 복수개의 입력 테스트 데이터를 상기 복수개의 포트로 각각 출력하며, 상기 복수개의 포트에서 인가되는 복수개의 출력 테스트 데이터를 인가받아 상기 반도체 장치의 정상 여부를 판단하는 테스트 장치를 구비하는 것을 특징으로 한다. 따라서 서로 다른 동작 속도로 동작하는 복수개의 기능 블록과 복수개의 기능 블록 각각에 대응하는 복수개의 포트를 구비한 반도체 장치에 대응하도록 테스트 장치가 각각의 포트에 대응하는 복수개의 입력 테스트 데이터를 출력하고, 복수개의 출력 테스트 데이터를 인가받을 수 있도록 하여 반도체 장치의 테스트 시간을 단축시킬 수 있다. 또한 반도체 장치가 복수개의 기능 블록을 구비하고 각 기능 블록이 서로 연관되어 동작하는 경우에도 실제 사용 환경과 동일한 조건으로 테스트를 수행할 수 있도록 하므로 테스트의 신뢰성을 높인다.

Description

반도체 장치의 테스트 시스템 및 테스트 방법 {Test system and test method for semiconductor device}
도1 은 종래의 반도체 장치의 테스트 시스템의 일예로 단일 포트 반도체 장치 테스트 시스템을 나타내는 도면이다.
도2 는 종래의 반도체 장치의 테스트 시스템의 다른 예로 멀티 포트 반도체 장치 테스트 시스템을 나타내는 도면이다.
도3 은 본 발명의 반도체 장치의 테스트 시스템의 일예를 나타내는 도면이다.
도4 는 본 발명의 반도체 장치의 테스트 시스템의 다른 예를 나타내는 도면이다.
본 발명은 반도체 장치의 테스트 시스템 및 테스트 방법에 관한 것으로서, 특히 멀티 포트 반도체 장치의 테스트 시스템 및 테스트 방법에 관한 것이다.
반도체 장치의 테스트 시스템은 일반적으로 반도체 장치와 테스트 장치를 구비한다. 반도체 장치는 사용 용도에 따라 수행하는 기능과 동작 속도가 설계 시에 미리 결정된다. 반도체 장치의 동작 속도는 외부에서 인가되거나 내부에서 생성되는 클록의 주파수에 의존하게 되며, 반도체 장치는 지정된 동작 속도에서 정상적인 기능을 수행할 수 있어야만 하므로, 반도체 장치에서 클록의 주파수는 반도체 장치의 성능을 결정하는 매우 중요한 요소이다.
따라서 반도체 장치의 테스트 시스템에서 테스트 장치는 반도체 장치의 기능뿐만 아니라 동작 속도를 테스트하여야하며, 반도체 장치로 정해진 주파수의 클록에 대응하는 테스트 데이터를 인가하여 반도체 장치가 정상적인 동작을 수행하는지를 테스트하여야 한다. 테스트 장치가 반도체 장치의 지정된 주파수의 클록보다 높거나 낮은 주파수의 클록에 대응하는 테스트 데이터를 반도체 장치로 인가하여 테스트하는 경우에 테스트 결과에 대한 신뢰성이 떨어지게 된다.
도1 은 종래의 반도체 장치의 테스트 시스템의 일예로 단일 포트 반도체 장치 테스트 시스템을 나타내는 도면이다.
일반적인 반도체 장치의 테스트 시스템은 테스트 장치(1)가 복수개의 반도체 장치(2)를 동시에 테스트하도록 구성되지만, 도1 에서는 설명의 편의를 위하여 테스트 장치(1)가 하나의 반도체 장치(2)만을 테스트하는 것으로 도시하였다.
도1 을 참조로 하여 반도체 장치의 테스트 시스템을 설명하면, 테스트 장치(1)는 주파수 발생부(10), 테스트 데이터 발생부(20), 데이터 판별부(30), 출력 드라이버(ODR), 및 입력 드라이버(IDR)를 구비한다.
주파수 발생부(10)는 테스트하고자 하는 반도체 장치(2)에 대응하는 주파수를 생성하기 위한 부분으로 저주파수 발생기(11)와 주파수 제어부(12) 및 기준 주 파수 발생기(13)를 구비한다. 저주파수 발생기(11)는 안정적인 저주파수 신호(Lfreq)를 생성한다. 저주파수 발생기(11)는 수정발진기와 같은 저주파수 발생 장치를 이용하여 저주파수 신호(Lfreq)를 생성한다. 주파수 제어부(12)는 사용자에 의해 설정되는 주파수 제어 신호(Fcon)를 기준 주파수 발생기(13)로 출력한다. 그리고 기준 주파수 발생기(13)는 주파수 제어 신호(Fcon)에 응답하여 저주파수 신호(Lfreq)의 주파수를 고주파수의 기준 주파수 신호(Pfreq)로 변환한다. 수정발진기와 같은 주파수 발생 장치는 고주파수의 신호를 안정적으로 생성하지 못한다. 그리고 주파수 발생부(10)는 사용자의 설정에 따라 다른 주파수를 생성할 수 있도록 구성되어야 한다. 따라서 저주파수 발생기(11)에서 저주파수 신호(Lfreq)를 생성하고, 생성된 저주파수 신호(Lfreq)를 주파수 제어부(12)에서 인가되는 주파수 제어 신호(Fcon)에 응답하여 주파수 체배하여 반도체 장치를 테스트하기 위한 고주파수의 기준 주파수 신호(Pfreq)를 기준 주파수 발생기(13)에서 생성하도록 한다.
테스트 데이터 발생부(20)는 동작 클록 발생부(21), 패턴 데이터 발생부(22), 드라이버 클록 발생부(23), 드라이버 제어부(24)를 구비한다. 동작 클록 발생부(21)는 기준 주파수 신호(Pfreq)에 응답하여 테스트되는 반도체 장치(2)의 동작 속도에 대응하는 동작 클록(Nclk)을 발생한다. 패턴 데이터 발생부(22)는 동작 클록(Nclk)에 응답하여 테스트 데이터(Tdata)를 출력한다. 여기서 테스트 데이터(Tdata)는 반도체 장치(2)를 테스트하기 위하여 미리 설정되는 데이터로서 테스트 장치(1)는 테스트 데이터(Tdata)에 대한 반도체 장치(2)의 정상적인 출력 데이터를 저장하고 있어야 한다. 즉 테스트 장치(1)는 테스트 데이터(Tdata)를 인가받 는 반도체 장치(2)가 출력해야하는 테스트 기대 데이터를 저장하고 있어야한다. 드라이버 클록 발생부(23) 또한 동작 클록 발생부(21)와 같이 기준 주파수 신호(Pfreq)에 응답하여 드라이버 클록(Dclk)을 발생한다. 드라이버 클록(Dclk)은 테스트 장치(1)의 출력 드라이버(ODR)의 동작 타이밍을 조절하기 위한 클록이다. 드라이버 제어부(24)는 드라이버 클록(Dclk)에 응답하여 출력 드라이버(ODR)를 제어하기 위한 드라이버 제어 신호(Dcon)를 출력한다. 도1 에서는 동작 클록 발생부(21)와 드라이버 클록 발생부(23)를 각각 별도의 장치로 도시하였으나, 드라이버 제어부(24)가 동작 클록 발생부(21)에서 발생되는 동작 클록(Nclk)을 인가받아 출력 드라이버(ODR)를 제어도록 구성하는 경우 드라이버 클록 발생부(23)는 생략 가능하다.
데이터 판별부(30)는 스트로브 발생부(31) 및 논리 판별부(32)를 구비한다. 스트로브 발생부(31)는 기준 주파수 신호(Pfreq)에 응답하여 스트로브 신호(str)를 발생한다. 반도체 장치(2)는 독립적으로 사용되는 경우는 거의 없다. 즉 반도체 장치(2)는 다른 반도체 장치 등의 외부 장치와 데이터를 입출력해야하며, 반도체 장치(2)가 외부 장치와 데이터를 입출력하기 위해서는 입력 데이터를 인가받고 정해진 타이밍에 출력 데이터를 외부로 출력하여야 한다. 반도체 장치(2)의 출력 데이터가 너무 빠르거나 느리게 출력되면, 외부 장치가 반도체 장치(2)의 출력 데이터를 정확히 인가받을 수 없게 되므로 반도체 장치(2)는 정해진 타이밍에 출력 데이터를 출력하여야 한다. 스트로브 신호(str)는 반도체 장치(2)에서 인가되는 출력 테스트 데이터(Tout)가 정확히 지정된 타이밍에 인가되는지를 판별하기 위한 신호 로서, 스트로브 신호(str)가 활성화 되어있는 구간에서만 입력 드라이버(IDR)가 반도체 장치(2)에서 출력되는 출력 테스트 데이터(Tout)를 인가받도록 한다. 논리 판별부(32)는 입력 드라이버(IDR)로부터 인가되는 테스트 결과 데이터(Trst)와 테스트 데이터(Tdata)에 대응하여 미리 저장된 테스트 기대 데이터를 비교하여 반도체 장치(2)가 양품인지 불량품인지를 판별한다. 테스트 기대 데이터는 반도체 장치(2)가 테스트 데이터(Tdata)에 응답하여 출력해야하는 데이터를 미리 저장된 데이터로서 테스트 결과 데이터(Trst)가 테스트 기대 데이터와 일치하지 않으면, 해당 반도체 장치는 불량품으로 판정된다.
출력 드라이버(ODR)는 드라이버 제어 신호(Dcon)의 제어하에 테스트 데이터(Tdata)를 인가받아 반도체 장치(2)로 입력 테스트 데이터(Tin)를 출력한다.
입력 드라이버(IDR)는 스트로브 신호(str)에 응답하여 반도체 장치(2)에서 인가되는 출력 테스트 데이터(Tout)를 인가받아 논리 판별부(32)로 테스트 결과 데이터(Trst)를 출력한다.
반도체 장치(2)는 포트(port)를 통해 입력 데이터(Tin)와 출력 데이터(Tout)를 입출력하며, 입력 테스트 데이터(Tin)에 응답하여 설계 시에 지정된 소정의 기능을 수행하게 되고, 기능 수행의 결과로서 출력 테스트 데이터(Tout)를 출력한다.
도2 는 종래의 반도체 장치의 테스트 시스템의 다른 예로 멀티 포트 반도체 장치 테스트 시스템을 나타내는 도면이다.
기술의 발전에 따라 반도체 장치는 고집적화, 다기능화 되어가고 있으나, 각종 전자 장치의 소형화에 따라 사용자들은 반도체 장치가 더욱 고집적화, 다기능화 될 것을 요구하고 있다. 이러한 사용자의 요구에 의해 멀티 포트 반도체 장치가 개발되어 사용되고 있다. 멀티 포트 반도체 장치는 하나의 반도체 장치에 복수개의 입출력 포트가 구비되는 반도체 장치를 일컫는다. 멀티 포트 반도체 장치는 하나의 반도체 장치에 대해 각 포트 별로 서로 다른 데이터를 입출력할 수도 있으며, 하나의 반도체 장치 내부에 복수개의 기능 블록을 구비하여 각각의 포트가 복수개의 기능 블록에 각각 대응되도록 구성하여 복수개의 기능 블록 각각이 서로 다른 동작을 수행할 수도 있다. 또한 하나의 기능 블록을 가진 반도체 장치에 대해서 포트별로 다른 주파수에 대응하는 클록과 데이터를 인가할 수도 있다.
도2 에 도시된 반도체 장치는 멀티 포트 반도체 장치의 일예로서 4개의 기능 블록(3-1 ~ 3-4)을 구비한 반도체 장치(3)를 도시하였다.
멀티 포트 반도체 장치(3)의 복수개의 기능 블록(3-1 ~ 3-4)이 모두 동일한 동작 클록으로 동작하는 경우에 테스트 장치(1)는 단일 포트 반도체 장치에 대한 테스트 시스템의 테스트 장치(1)와 유사하다. 그러나 반도체 장치가 멀티 포트 반도체 장치(3)이므로 테스트 장치(1)에서 출력되는 입력 테스트 데이터(Tin)는 반도체 장치(3)의 포트(port1 ~ port4) 각각에 인가되고, 반도체 장치(3) 각각의 포트(port1 ~ port4)에서 인가되는 출력 테스트 데이터(tout)를 인가받는다. 도2 에서는 복수개의 포트(port1 ~ port4)가 각각 하나의 출력 드라이버(ODR)에서 입력 테스트 데이터(Tin)를 인가받고 하나의 입력 드라이버(IDR)로 출력 테스트 데이터(Tout)로 출력하는 것으로 도시하였으나, 복수개의 기능 블록(3-1 ~ 3-4) 각각이 서로 다른 입력 테스트 데이터(Tin)를 인가받고, 출력 테스트 데이터(Tout)를 출력 하는 경우에는 테스트 장치(2)는 복수개의 포트(port1 ~ port4) 각각에 대응하도록 복수개의 입력 드라이버(IDR)와 복수개의 출력 드라이버(ODR)를 구비할 수 있다.
도2 에서 테스트 장치(1)는 도1 의 테스트 장치(1)와 동일하므로 따로 설명하지 않는다. 멀티 포트 반도체 장치(3)의 복수개의 기능 블록(3-1 ~ 3-4)이 모두 동일한 동작 속도를 가지는 것으로 가정하였으므로, 테스트 장치(1)는 반도체 장치(3)를 테스트하기 위하여 각각의 포트(port1 ~ port4)를 통하여 복수개의 기능 블록(3-1 ~ 3-4)으로 입력 테스트 데이터(Tin)를 인가한다. 반도체 장치(3)의 복수개의 기능 블록(3-1 ~ 3-4)은 입력 테스트 데이터(Tin)에 응답하여 개별적으로 소정의 동작을 수행하여 각각 출력 테스트 데이터(Tout)를 테스트 장치(1)로 출력한다.
즉 복수개의 기능 블록(3-1 ~ 3-4)이 동일한 동작 속도를 가지는 경우에 테스트 장치(1)는 반도체 장치(3)의 복수개의 기능 블록(3-1 ~ 3-4)으로 동시에 입력 테스트 데이터(Tin)를 인가하고, 출력 테스트 데이터(Tout)를 인가받아 테스트를 수행하므로 테스트 시간이 짧다.
그러나 반도체 장치(3)의 복수개의 기능 블록(3-1 ~ 3-4) 각각의 동작 속도가 서로 다른 경우, 예를 들어 제1 기능 블록(3-1)은 100Mhz 로 동작하고, 제2 기능 블록(3-2)은 133Mhz로, 제3 기능 블록(3-3)은 150Mhz로, 그리고 제4 기능 블록(3-4)은 200Mhz로 동작하는 경우에 테스트 장치(1)는 복수개의 기능 블록(3-1 ~ 3-4) 중 하나의 기능 블록의 동작 속도에 대응하여 입력 테스트 데이터(Tin)를 인가하고, 출력 테스트 데이터(Tout)를 인가받아야 한다. 따라서 복수개의 기능 블 록(3-1 ~ 3-4) 각각의 동작 속도에 맞추어 여러 번 테스트를 수행하여야하므로 테스트 시간이 길다. 뿐만 아니라 반도체 메모리 장치(3)내부에서 복수개의 기능 블록(3-1 ~ 3-4)들이 상호간에 데이터를 입출력하여 서로 연동하여 동작하는 경우에 한 번의 테스트에 하나의 속도로 입력 테스트 데이터(Tin)를 반도체 장치(3)로 인가하는 종래의 테스트 장치(1)는 신뢰성 있는 테스트를 수행하기 어려우며, 최악의 경우에 테스트 자체를 수행할 수 없는 문제가 있다.
본 발명의 목적은 서로 다른 동작 속도를 가지는 복수개의 기능 블록을 구비하는 반도체 장치를 테스트하기 위하여 복수개의 기능 블록 각각에 대응하여 서로 다른 주파수로 테스트 데이터를 반도체 장치로 입출력할 수 있는 반도체 장치의 테스트 시스템을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 테스트 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 테스트 시스템은 서로 다른 동작 속도를 가지고 지정된 소정의 동작을 수행하는 복수개의 기능 블록과 상기 복수개의 기능 블록 각각에 대응하는 복수개의 포트를 구비하는 반도체 장치, 및 상기 복수개의 기능 블록 각각의 동작 속도에 대응하여 주파수가 서로 다른 복수개의 선택 주파수 신호를 발생하고, 상기 복수개의 선택 주파수 신호에 응답하여 복수개의 입력 테스트 데이터를 상기 복수개의 포트로 각각 출력하며, 상기 복수개의 포트에서 인가되는 복수개의 출력 테스트 데이터를 인가받아 상기 반도체 장치 의 정상 여부를 판단하는 테스트 장치를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 테스트 장치는 사용자의 명령에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 주파수 발생부, 상기 복수개의 선택 주파수 신호 각각에 응답하여 상기 복수개의 테스트 데이터를 각각 발생하고, 복수개의 테스트 결과 데이터를 각각 인가받아 반도체 장치의 정상 여부를 판단하는 복수개의 블록 테스트부, 상기 복수개의 테스트 데이터를 각각 인가받아 상기 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 복수개의 출력 드라이버, 및 상기 복수개의 포트 중 대응하는 포트에서 인가되는 상기 출력 테스트 데이터를 각각 인가받아 상기 복수개의 테스트 결과 데이터를 출력하는 복수개의 입력 드라이버를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 발생부는 안정적인 저주파수의 저주파수 신호를 발생하는 저주파수 발생기, 사용자의 명령에 응답하여 다중 주파수 제어 신호를 출력하는 다중 주파수 제어부, 상기 다중 주파수 제어 신호에 응답하여 상기 복수개의 선택 주파수 신호 각각의 주파수를 지정하는 복수개의 선택 주파수 정보를 출력하는 다중 주파수 선택부, 및 상기 복수개의 선택 주파수 정보에 응답하여 상기 선택 주파수 신호를 출력하는 다중 주파수 발생기를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다중 주파수 선택부는 상기 다중 주파수 제어 신호에 응답하여 미리 지정된 복수개의 선택 주파수 정보 중 소정 개수를 선택하여 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 블록 테스트부 각각은 상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 복수개의 기능 블록 중 대응하는 기능 블록을 테스트하기 위한 테스트 데이터를 발생하는 테스트 데이터 발생부, 및 상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 입력 드라이버가 상기 출력 테스트 데이터를 인가받는 타이밍을 지정하는 스트로브 신호를 출력하고, 상기 입력 드라이버에서 인가되는 테스트 결과 데이터를 인가받아 상기 반도체 장치의 복수개의 기능 블록 중 대응하는 기능 블록의 정상 여부를 판별하는 데이터 판별부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 테스트 데이터 발생부는 상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 동작 클록을 발생하는 동작 클록 발생부, 상기 동작 클록에 응답하여 상기 복수개의 기능 블록 중 대응하는 기능 블록을 테스트하기 위한 테스트 데이터를 발생하는 패턴 데이터 발생부, 상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 드라이버 클록을 발생하는 드라이버 클록 발생부, 및 상기 드라이버 클록에 응답하여 상기 복수개의 출력 드라이버 중 대응하는 출력 드라이버를 제어하기 위한 드라이버 제어 신호를 출력하는 드라이버 제어부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 데이터 판별부는 상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 스트로브 신호를 발생하는 스트로브 발생부, 및 상기 테스트 결과 데이터를 미리 저장된 테스트 기대 데이터와 비교하여 상기 반도체 장치의 복수개의 기능 블록 중 대응하는 기능 블록의 정상 여부를 판별하는 논리 판별부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 테스트 장치는 사용자의 명령에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 주파수 발생부, 상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 테스트 데이터를 각각 발생하는 복수개의 테스트 데이터 발생부, 상기 복수개의 테스트 데이터를 각각 인가받아 상기 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 복수개의 출력 드라이버, 상기 복수개의 포트에서 인가되는 복수개의 입력 테스트 데이터의 우선순위를 결정하기 위한 플래그 신호를 출력하고, 테스트 결과 데이터를 인가받아 반도체 장치의 정상 여부를 판단하는 데이터 판별부, 및 상기 플래그 신호에 응답하여 상기 복수개의 출력 테스트 데이터를 순차적으로 인가받아 상기 테스트 결과 데이터를 출력하는 입력 드라이버를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 사용자의 명령에 응답하여 서로 다른 주파수를 가지는 복수개의 선택 주파수 신호를 발생하는 주파수 발생 단계, 상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 테스트 데이터를 각각 발생하는 복수개의 테스트 데이터 발생 단계, 상기 복수개의 테스트 데이터를 인가받아 각각 반도체 장치의 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 테스트 데이터 출력 단계, 상기 반도체 장치의 복수개의 포트에서 각각 인가되는 복수개의 출력 테스트 데이터를 인가받아 테스트 결과 데이터를 출력하는 테스트 데이터 입력 단계, 및 상기 테스트 결과 데이터를 미리 저장된 테스트 기대 데이터와 비교하여 반도체 장치의 정상 여부를 판별하는 데이터 판별 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 주파수 발생 단계는 안정적인 저주파수 신호를 발생하는 저주파수 신호 발생 단계, 상기 사용자의 명령에 응답하여 다중 주파수 사용 여부를 판별하여 다중 주파수 제어 신호를 출력하는 다중 주파수 제어 신호 발생 단계, 상기 다중 주파수 제어 신호에 응답하여 상기 복수개의 선택 주파수 신호 각각의 주파수를 지정하는 복수개의 선택 주파수 정보를 출력하는 다중 주파수 선택 단계, 및 상기 복수개의 선택 주파수 정보에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 다중 주파수 발생 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 복수개의 테스트 데이터 발생 단계는 상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 동작 클록을 발생하는 동작 클록 발생 단계, 상기 복수개의 동작 클록 각각에 응답하여 상기 복수개의 테스트 데이터를 발생하는 테스트 데이터 발생 단계, 상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 드라이버 클록을 발생하는 드라이버 클록 발생 단계, 및 상기 복수개의 드라이버 클록 각각에 응답하여 복수개의 드라이버 제어 신호를 출력하는 드라이버 제어 신호 발생 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 테스트 데이터 출력 단계는 상기 복수개의 드라이버 제어 신호 각각에 응답하여 상기 복수개의 테스트 데이터 각각을 인가받아 상기 반도체 장치의 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터 각각을 출력하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 테스트 데이터 입력 단계는 상기 복수개의 선택 주파수 신호 각각에 응답하여 상기 복수개의 출력 테스트 데이터를 인가받는 타이밍을 지정하는 복수개의 스트로브 신호를 발생하는 스트로브 신호 발생 단계, 및 상기 복수개의 스트로브 신호에 응답하여 상기 복수개의 출력 테스트 데이터를 각각 인가받아 복수개의 테스트 결과 데이터를 출력하는 테스트 결과 데이터 출력 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 데이터 판별 단계는 상기 복수개의 테스트 결과 데이터 각각을 상기 복수개의 테스트 데이터 각각에 대응하여 미리 저장된 복수개의 테스트 기대 데이터와 비교하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 테스트 데이터 입력 단계는 상기 복수개의 선택 주파수 신호에 응답하여 상기 복수개의 출력 테스트 데이터의 우선순위를 결정하는 플래그 신호와 복수개의 출력 테스트 데이터를 인가받는 타이밍을 지정하는 스트로브 신호를 발생하는 스트로브 및 플래그 신호 발생 단계, 및 상기 플래그 신호에 응답하여 상기 복수개의 출력 테스트 데이터 중 인가받을 출력 테스트 데이터를 선택하고, 상기 스트로브 신호에 응답하여 상기 선택된 출력 테스트 데이터를 인가받아 테스트 결과 데이터를 출력하는 테스트 결과 데이터 출력 단계를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 장치의 테스트 시스템 및 테스트 방법을 설명하면 다음과 같다.
도3 은 본 발명의 반도체 장치의 테스트 시스템의 일예를 나타내는 도면이다. 도3 에서 반도체 장치(300)는 복수개의 기능 블록(310 ~ 340)과 복수개의 포트(port1 ~ port4)를 구비한다. 복수개의 기능 블록(310 ~ 340) 각각은 서로 다른 동작 속도로 동작하고, 대응하는 포트(port1 ~ port4)를 통해서 데이터를 입출력한다.
도3 을 참조로 하여 반도체 장치의 테스트 시스템을 설명하면, 테스트 장치(100)는 주파수 발생부(110), 다중 주파수 발생부(140), 복수개의 블록 테스트부(150 ~ 180), 및 제1 내지 제4 블록 테스트부(150 ~ 170)에 대응하는 복수개의 출력 드라이버(ODR1 ~ ODR4)와 복수개의 입력 드라이버(IDR1 ~ IDR4)를 구비한다.
주파수 발생부(110)는 저주파수 발생기(111)와 주파수 제어부(112) 및 기준 주파수 발생기(113)를 구비한다. 저주파수 발생기(111)는 안정적인 저주파수 신호(Lfreq)를 발생하고, 주파수 제어부(112)는 사용자에 의해 설정되는 주파수 제어 신호(Fcon)를 기준 주파수 발생기(113)로 출력한다. 그리고 기준 주파수 발생기(113)는 주파수 제어 신호(Fcon)에 응답하여 저주파수 신호(Lfreq)의 주파수를 고주파수의 기준 주파수 신호(Pfreq)로 변환한다. 도1 에서 설명한 바와 같이 주파수 발생 장치는 안정적인 고주파수의 신호를 직접 발생하기 어렵다. 따라서 저주파수 발생기(111)에서 발생하는 안정적인 저주파수 신호(Lfreq)를 기준 주파수 발생기(110)가 주파수 제어부(112)에서 인가되는 주파수 제어 신호(Fcon)에 응답하여 체배하여 필요로 하는 기준 주파수 신호(Pfreq)를 생성한다. 기준 주파수 신호(Pfreq)는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)의 동작 속도와 무 관하게 설정할 수도 있으나, 복수개의 기능 블록(310 ~ 340) 중 하나의 기능 블록(예를 들면 제1 기능 블록(310))의 동작 속도에 대응하여 설정하는 것이 바람직하다.
다중 주파수 발생부(140)는 다중 주파수 제어부(141), 다중 주파수 선택부(142), 및 다중 주파수 발생기(143)를 구비한다. 다중 주파수 제어부(141)는 사용자의 명령에 응답하여 다중 주파수 사용 여부를 나타내는 다중 주파수 제어 신호(MFcon)를 출력한다. 다중 주파수 선택부(142)는 다중 주파수 제어 신호(MFcon)에 응답하여 미리 설정된 복수개의 주파수 중에서 사용자가 주파수를 선택하거나, 사용자가 직접 주파수를 지정할 수 있도록 하여 선택 주파수 정보(Sfinf)를 출력한다. 다중 주파수 발생기(143)는 다중 주파수 선택부(142)에서 인가되는 선택 주파수 정보(Sfinf)에 응답하여 기준 주파수 신호(Pfreq)를 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3)로 각각 변환하여 출력한다.
복수개의 블록 테스트부(150 ~ 180)에서 제1 블록 테스트부(150)는 기준 주파수 신호(Pfreq)를 인가받고, 제2 내지 제4 블록 테스트부(160 ~ 180)는 각각 대응하는 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 인가받는다. 그리고 복수개의 블록 테스트부(150 ~ 180)는 각각 테스트 데이터 발생부(120)와 데이터 판별부(130)를 구비한다.
상기한 바와 같이 기준 주파수 발생부(110)에서 발생하는 기준 주파수 신호(Pfreq)가 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)의 동작 속도에 대응하지 않는 경우에는 제1 블록 테스트부(150)도 제2 내지 제4 블록 테스트부 (160 ~ 180)와 같이 다중 주파수 발생부(140)에서 발생하는 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 인가받을 수도 있다.
먼저 제1 블록 테스트부(150)에 대해 설명하면, 테스트 데이터 발생부(120)는 동작 클록 발생부(121), 패턴 데이터 발생부(122), 드라이버 클록 발생부(123), 드라이버 제어부(124)를 구비한다. 동작 클록 발생부(121)는 기준 주파수 신호(Pfreq)에 응답하여 테스트되는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340) 중에서 대응되는 기능 블록의 동작 속도에 대응하는 동작 클록(Nclk)을 발생한다. 도3 에서 제1 블록 테스트부(150)는 반도체 장치(300)의 제1 기능 블록(310)에 대응하므로, 제1 기능 블록(310)이 100Mhz로 동작한다고 가정하면, 동작 클록(Nclk)도 100Mhz의 주파수에 대응하여 발생한다. 패턴 데이터 발생부(122)는 동작 클록(Nclk)에 응답하여 제1 테스트 데이터(Tdata1)를 출력한다. 여기서 제1 테스트 데이터(Tdata1)는 반도체 장치(300)의 제1 기능 블록(310)을 테스트하기 위하여 미리 설정되는 데이터이다. 드라이버 클록 발생부(123) 또한 동작 클록 발생부(121)와 같이 기준 주파수 신호(Pfreq)에 응답하여 드라이버 클록(Dclk)을 발생한다. 드라이버 클록(Dclk)은 테스트 장치(100)의 출력 드라이버(ODR)의 동작 타이밍을 조절하기 위한 클록이다. 드라이버 제어부(124)는 드라이버 클록(Dclk)에 응답하여 반도체 장치(300)의 제1 포트(port1)로 데이터를 입출력하는 출력 드라이버(ODR1)를 제어하기 위한 드라이버 제어 신호(Dcon)를 출력한다. 상기한 바와 같이 드라이버 제어부(24)가 동작 클록 발생부(21)에서 발생되는 동작 클록(Nclk)을 인가받아 제1 출력 드라이버(ODR1)를 제어도록 구성하는 경우 드라이버 클록 발생 부(123)는 생략 가능하다.
데이터 판별부(130)는 스트로브 발생부(131) 및 논리 판별부(132)를 구비한다. 스트로브 발생부(131)는 기준 주파수 신호(Pfreq)에 응답하여 제1 스트로브 신호(str1)를 발생한다. 제1 스트로브 신호(str1)는 반도체 장치(300)의 제1 기능 블록(310)에서 인가되는 출력 테스트 데이터(Tout)가 정확히 지정된 타이밍에 인가되는지를 판별하기 위한 신호로서, 제1 스트로브 신호(str1)가 활성화 되어있는 구간에서만 제1 입력 드라이버(IDR1)가 제1 기능 블록(310)에서 제1 포트(port1)를 통하여 출력되는 제1 출력 테스트 데이터(Tout1)를 인가받도록 한다. 논리 판별부(132)는 제1 입력 드라이버(IDR1)로부터 인가되는 제1 테스트 결과 데이터(Trst1)와 제1 테스트 데이터(Tdata1)에 대응하여 미리 저장된 테스트 기대 데이터를 비교하여 반도체 장치(300)의 제1 기능 블록(310)의 정상 여부를 판별한다.
제1 출력 드라이버(ODR1)는 드라이버 제어 신호(Dcon)의 제어하에 제1 테스트 데이터(Tdata1)를 인가받아 반도체 장치(300)의 제1 포트(port1)로 제1 입력 테스트 데이터(Tin1)를 출력한다.
제1 입력 드라이버(IDR1)는 제1 스트로브 신호(str1)에 응답하여 반도체 장치(300)의 제1 포트(port1)에서 인가되는 제1 출력 테스트 데이터(Tout1)를 인가받아 논리 판별부(132)로 제1 테스트 결과 데이터(Trst1)를 출력한다.
제2 내지 제4 블록 테스트부(160 ~ 180)는 제1 블록 테스트부(150)와 유사하다. 제2 내지 제4 블록 테스트부(160 ~ 180) 또한 각각 테스트 데이터 발생부(120)와 데이터 판별부(130)를 구비한다. 그러나 제2 내지 제4 블록 테스트부(160 ~ 180)는 기준 주파수 신호(Pfreq)가 아닌 각각 대응하는 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 인가받는다. 제2 내지 제4 블록 테스트부(160 ~ 180)의 테스트 데이터 발생부(120)는 각각 선택 주파수 신호(Mfreq1 ~ Mfreq3)에 응답하여 동작 클록(Nclk)과 드라이버 클록(Dclk)을 발생하고, 동작 클록(Nclk)에 응답하여 테스트 데이터(Tdata2 ~ Tdata4)를 출력하고, 드라이버 클록(Dclk)에 응답하여 대응하는 출력 드라이버(ODR2 ~ ODR4)를 제어하기 위한 드라이버 제어 신호(미도시)를 출력한다. 그리고 데이터 판별부(130)는 각각 선택 주파수 신호(Mfreq1 ~ Mfreq3)에 응답하여 반도체 장치(300)의 제2 내지 제4 기능 블록(320 ~ 340)에서 제2 내지 제4 입력 드라이버(IDR2 ~ IDR4)로 인가되는 제2 내지 제4 출력 테스트 데이터(Tout2 ~ Tout4)가 적절한 타이밍에 인가되는지를 확인하기 위한 신호로서 제2 내지 제4 스트로브 신호(미도시)를 출력한다. 그리고 제2 내지 제4 입력 드라이버(IDR2 ~ IDR4)에서 인가되는 제2 내지 제4 테스트 결과 데이터를 각각의 논리 판별부(132)에 저장된 테스트 기대 데이터와 비교하여 반도체 장치(300)의 제2 내지 제4 기능 블록(320 ~ 340)의 정상 동작 여부를 판별한다.
제2 내지 제4 출력 드라이버(ODR2 ~ ODR4)는 제2 내지 제4 블록 테스트부(160 ~ 180)에서 각각 인가되는 드라이버 제어 신호(Dcon)의 제어하에 제2 내지 제4 테스트 데이터(Tdata2 ~ Tdata4)를 인가받아 반도체 장치(300)의 제2 내지 제4 포트(port2 ~ port4)로 제2 내지 제4 입력 테스트 데이터(Tin2 ~ Tin4)를 출력한다.
제2 내지 제4 입력 드라이버(IDR2 ~ IDR4)는 제2 내지 제4 블록 테스트 부(160 ~ 180)에서 각각 인가되는 제2 내지 제4 스트로브 신호(str2 ~ str4)에 응답하여 반도체 장치(300)의 제2 내지 제4 포트(port2 ~ port4)에서 인가되는 제2 내지 제4 출력 테스트 데이터(Tout2 ~ Tout4)를 인가받아 제2 내지 제4 블록 테스트부(160 ~ 180)의 논리 판별부(132)로 제2 내지 제4 테스트 결과 데이터(Trst2 ~ Trst4)를 출력한다.
반도체 장치(300)는 제1 내지 제4 포트(port1 ~ port4)를 통해 제1 내지 제4 입력 데이터(Tin1 ~ Tin4)와 제1 내지 제4 출력 데이터(Tout1 ~ Tout4)를 입출력하며, 각각의 기능 블록(310 ~ 340)은 제1 내지 제4 입력 테스트 데이터(Tin1 ~ Tin4)에 응답하여 설계 시에 지정된 소정의 기능을 수행하게 되고, 기능 수행의 결과로서 제1 내지 제4 출력 테스트 데이터(Tout1 ~ Tout4)를 출력한다.
결과적으로 도3 에 도시된 반도체 장치의 테스트 시스템은 각각 다른 동작 속도로 동작하는 복수개의 기능 블록(310 ~ 340)과 복수개의 기능 블록(310 ~ 340)에 대응하는 복수개의 포트(port1 ~ port4)를 구비하는 반도체 장치(300)를 테스트하기 위하여, 테스트 장치(100)가 기준 주파수 신호(Pfreq) 이외에 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 추가로 생성하고, 기준 주파수 신호(Pfreq)와 선택 주파수 신호(Mfreq1 ~ Mfreq3)에 대응하여 복수개의 블록 테스트부(150 ~ 180)를 구비하도록 하여 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)을 동시에 병렬 처리로 테스트 할 수 있도록 하였다. 즉 복수개의 블록 테스트부(150 ~ 180)가 각각 대응하는 기능 블록(310 ~ 340)의 정상 여부를 개별적으로 판별할 수 있도록 하여, 복수개의 기능 블록(310 ~ 340)의 동작 속도가 서로 다르더라도 모든 기 능 블록(310 ~ 340)을 동시에 테스트 할 수 있다.
따라서 테스트 시간을 단축시킬 수 있으며, 복수개의 기능 블록(310 ~ 340)이 상호 작용을 하도록 구성되어 있더라도 실제 사용 환경과 동일한 조건에서 테스트를 수행할 수 있으므로 테스트의 신뢰성을 높일 수 있다.
도3 에서는 복수개의 블록 테스트부(150 ~ 180)가 각각 테스트 데이터 발생부(120)와 데이터 판별부(130)를 구비하는 것으로 설명하였다. 그러나 테스트 장치(100)에서 테스트 데이터 발생부(120)는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)에 대응하는 테스트 데이터(Tdata1 ~ Tdata4)를 복수개의 기능 블록(310 ~ 340)에 대응하는 속도로 출력하여야 하므로 복수개로 구비되어야 하지만 데이터 판별부(130)는 하나만을 구비하도록 할 수 있다. 데이터 판별부(130)를 하나만 구비하도록 테스트 장치(100)를 구성하는 경우, 데이터 판별부(130)는 기준 주파수 신호(Pfreq)와 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3) 중에서 가장 높은 주파수의 신호를 인가받아 동작하도록 한다. 데이터 판별부(130)가 기준 주파수 신호(Pfreq)와 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3) 중에서 가장 높은 주파수의 신호에 응답하여 동작하는 경우에, 복수개의 입력 드라이버(IDR1 ~ IDR4)는 기준 주파수 신호(Pfreq)와 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3) 각각에 대응하여 동작하므로 제1 내지 제4 테스트 결과 데이터(Trst1 ~ Trst4)가 데이터 판별부(130)의 동작 속도와 다른 동작 속도로 인가된다. 따라서 데이터 판별부(130)와 제1 내지 제4 테스트 결과 데이터(Trst1 ~ Trst4)의 동작 속도 차이로 인하여 오류가 발생할 수 있다. 이를 보완하기 위하여 데이터 판별부(130)와 복수 개의 입력 드라이버(IDR1 ~ IDR4) 사이에 추가로 버퍼 메모리를 구비할 수 있다. 또한 복수개의 입력 드라이버(IDR1 ~ IDR4)에서 제1 내지 제4 테스트 결과 데이터(Trst1 ~ Trst4)가 동시에 데이터 판별부(130)으로 인가되는 것을 방지하기 위하여 복수개의 입력 드라이버(IDR1 ~ IDR4)의 우선순위를 지정하는 플래그(flag)를 설정할 수도 있다.
도4 는 본 발명의 반도체 장치의 테스트 시스템의 다른 예를 나타내는 도면이다. 도3 의 반도체 장치의 테스트 시스템에서 테스트 장치(100)는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)으로 복수개의 입력 테스트 데이터(Tin1 ~ Tin4)를 동시에 인가하고, 복수개의 기능 블록(310 ~ 340)에서 출력되는 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)를 동시에 인가받도록 하여 반도체 장치(300)의 테스트를 수행하였다. 즉 복수개의 기능 블록(310 ~ 340)에 대하여 병렬 처리 방식으로 테스트를 수행하였다. 그러나 도4 에서는 테스트 장치(200)가 복수개의 출력 드라이버(ODR1 ~ ODR4)를 통해 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)으로 복수개의 입력 테스트 데이터(Tin1 ~ Tin4)를 동시에 인가하지만, 복수개의 기능 블록(310 ~ 340)에서 출력되는 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)를 하나의 입력 드라이버(MIDR)를 통해 직렬로 인가받도록 하였다.
도4 를 참조로 하여 반도체 장치의 테스트 시스템을 설명하면, 반도체 장치(300)는 도3 의 반도체 장치(300)와 동일하게 복수개의 기능 블록(310 ~ 340)과 복수개의 포트(port1 ~ port4)를 구비한다. 복수개의 기능 블록(310 ~ 340) 각각은 서로 다른 동작 속도로 동작하고, 대응하는 포트(port1 ~ port4)를 통해서 데이터를 입출력한다.
테스트 장치(200)는 주파수 발생부(210), 다중 주파수 발생부(240), 복수개의 테스트 데이터 발생부(220, 260 ~ 280), 및 복수개의 테스트 데이터 발생부(220, 260 ~ 280)에 대응하는 복수개의 출력 드라이버(ODR1 ~ ODR4)와 하나의 입력 드라이버(MIDR)를 구비한다.
도3 에서와 같이 주파수 발생부(210)는 저주파수 발생기(211)와 주파수 제어부(212) 및 기준 주파수 발생기(213)를 구비한다. 저주파수 발생기(211)는 안정적인 저주파수 신호(Lfreq)를 발생하고, 주파수 제어부(212)는 사용자에 의해 설정되는 주파수 제어 신호(Fcon)를 기준 주파수 발생기(213)로 출력한다. 그리고 기준 주파수 발생기(213)는 주파수 제어 신호(Fcon)에 응답하여 저주파수 신호(Lfreq)의 주파수를 고주파수의 기준 주파수 신호(Pfreq)로 변환한다. 그리고 다중 주파수 발생부(240)는 다중 주파수 제어부(241), 다중 주파수 선택부(242), 및 다중 주파수 발생기(243)를 구비한다. 다중 주파수 제어부(241)는 사용자의 명령에 응답하여 다중 주파수 사용 여부를 나타내는 다중 주파수 제어 신호(MFcon)를 출력한다. 다중 주파수 선택부(242)는 다중 주파수 제어 신호(MFcon)에 응답하여 미리 설정된 복수개의 주파수 중에서 사용자가 주파수를 선택하거나, 사용자가 직접 주파수를 지정할 수 있도록 하여 선택 주파수 정보(Sfinf)를 출력한다. 다중 주파수 발생기(243)는 다중 주파수 선택부(242)에서 인가되는 선택 주파수 정보(Sfinf)에 응답하여 기준 주파수 신호(Pfreq)를 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3)로 각각 변 환하여 출력한다.
복수개의 테스트 데이터 발생부(220, 260 ~ 280)는 각각 동작 클록 발생부(221), 패턴 데이터 발생부(222), 드라이버 클록 발생부(223), 드라이버 제어부(224)를 구비한다. 제1 테스트 데이터 발생부(220)에서 동작 클록 발생부(221)는 기준 주파수 신호(Pfreq)에 응답하여 테스트되는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340) 중에서 대응되는 기능 블록의 동작 속도에 대응하는 동작 클록(Nclk)을 발생한다. 도4 에서도 도3 과 같이 제1 테스트 데이터 발생부(220)가 반도체 장치(300)의 제1 기능 블록(310)에 대응하므로, 제1 기능 블록(310)이 100Mhz로 동작한다고 가정하면, 동작 클록(Nclk)도 100Mhz의 주파수에 대응하여 발생한다. 패턴 데이터 발생부(222)는 동작 클록(Nclk)에 응답하여 제1 테스트 데이터(Tdata1)를 출력한다. 드라이버 클록 발생부(223)는 기준 주파수 신호(Pfreq)에 응답하여 드라이버 클록(Dclk)을 발생한다. 드라이버 제어부(224)는 드라이버 클록(Dclk)에 응답하여 반도체 장치(300)의 제1 포트(port1)로 데이터를 입출력하는 출력 드라이버(ODR1)를 제어하기 위한 드라이버 제어 신호(Dcon)를 출력한다.
제2 내지 제4 테스트 데이터 발생부(260 ~ 280)는 각각 대응하는 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 인가받는다. 제2 내지 제4 테스트 데이터 발생부(260 ~ 280)는 각각 선택 주파수 신호(Mfreq1 ~ Mfreq3)에 응답하여 동작 클록(Nclk)과 드라이버 클록(Dclk)을 발생하고, 동작 클록(Nclk)에 응답하여 테스트 데이터(Tdata2 ~ Tdata4)를 출력하고, 드라이버 클록(Dclk)에 응답하여 대응하는 출력 드라이버(ODR2 ~ ODR4)를 제어하기 위한 드라이버 제어 신호(미도시)를 출력 한다.
제1 내지 제4 출력 드라이버(ODR1 ~ ODR4)는 제1 내지 제4 테스트 데이터 발생부(260 ~ 280)에서 각각 인가되는 드라이버 제어 신호(Dcon)의 제어하에 제1 내지 제4 테스트 데이터(Tdata1 ~ Tdata4)를 인가받아 반도체 장치(300)의 제1 내지 제4 포트(port1 ~ port4)로 제1 내지 제4 입력 테스트 데이터(Tin1 ~ Tin4)를 출력한다.
입력 드라이버(MIDR)는 플래그 신호(flag)에 응답하여 반도체 장치(300)의 제1 내지 제4 포트(port1 ~ port4)에서 각각 인가되는 제1 내지 제4 출력 테스트 데이터(Tout1 ~ Tout4)를 순차적으로 인가받으며, 이때 입력 드라이버(MIDR)는 플래그 신호(flag)가 지정하는 제1 내지 제4 출력 테스트 데이터(Tout1 ~ Tout4)에 대응하는 스트로브 신호(str)를 인가받아 제1 내지 제4 출력 테스트 데이터(Tout1 ~ Tout4)가 인가되는 타이밍을 판별한다. 그리고 입력 드라이버(MIDR)는 플래그 신호(flag)에 의해 선택된 출력 테스트 데이터의 신호를 판별하여 테스트 결과 데이터(Trst)로서 논리 판별부(232)로 출력한다.
데이터 판별부(230)는 스트로브 및 플래그 발생부(231) 및 논리 판별부(232)를 구비한다. 도3 과 달리 도4 의 테스트 장치(200)는 하나의 데이터 판별부(230)를 구비한다. 스트로브 및 플래그 발생부(231)는 기준 주파수 신호(Pfreq)와 복수개의 선택 주파수 신호(Mfreq1 ~ Mfreq3)를 인가받아 스트로브 신호(str)와 플래그 신호(flag)를 출력한다. 플래그 신호(flag)는 반도체 장치(300)의 복수개의 포트(port1 ~ port4)에서 각각 인가되는 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)의 우선순위를 지정하기 위한 신호이며, 스트로브 신호(str)는 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)가 정확히 지정된 타이밍에 인가되는지를 판별하기 위한 신호이다. 플래그 신호(flag)가 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)중에서 인가받을 출력 테스트 데이터를 지정하면, 스트로브 신호(str)는 해당 출력 테스트 데이터의 동작 속도를 고려하여 출력된다. 논리 판별부(232)는 입력 드라이버(MIDR)로부터 인가되는 테스트 결과 데이터(Trst)를 미리 저장된 테스트 기대 데이터를 비교하여 반도체 장치(300)의 정상 여부를 판별한다.
따라서 도4 의 반도체 장치의 테스트 시스템에서 테스트 장치(200)는 반도체 장치(300)의 복수개의 기능 블록(310 ~ 340)에서 복수개의 포트(port1 ~ port4)를 통해 인가되는 복수개의 출력 테스트 데이터(Tout1 ~ Tout4)를 스트로브 및 플래그 발생부(231)에서 출력되는 플래그 신호(flag)와 스트로브 신호(str)에 응답하여 순차적으로 인가받도록 구성하여 하나의 데이터 판별부(230)와 하나의 입력 드라이버(MDIR)로 반도체 장치(300)를 테스트 할 수 있도록 한다.
상기에서는 반도체 장치가 4개의 기능 블록을 구비하는 것으로 설명하였고, 이에 따라 테스트 장치 또한 4개의 입력 테스트 데이터를 출력하고 4개의 출력 테스트 데이터를 인가받도록 구성하였으나, 반도체 장치의 기능 블록의 개수가 4개로 한정되지는 않는다.
또한 도3 및 도4 에서 기준 주파수 발생부(110, 210)와 다중 주파수 발생부(140, 240)는 별도로 도시하였으나, 제1 블록 테스트부(150)와 제1 테스트 데이터 발생부(220)가 다중 주파수 발생부(140, 240)에서 선택 주파수 신호를 인가받도 록 설정하는 경우, 기준 주파수 발생부(110, 210)의 주파수 제어부(112, 212)와 기준 주파수 발생기(113, 213)는 생략 가능하다. 즉 저주파 발생기(111, 211)에서 발생하는 저주파수 신호(Lfreq)를 다중 주파수 발생부(140, 240)에서 인가받아 복수개의 선택 주파수 신호를 발생할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 반도체 장치의 테스트 시스템 및 테스트 방법은 서로 다른 동작 속도로 동작하는 복수개의 기능 블록과 복수개의 기능 블록 각각에 대응하는 복수개의 포트를 구비한 반도체 장치에 대응하도록 테스트 장치가 각각의 포트에 대응하는 복수개의 입력 테스트 데이터를 출력하고, 복수개의 출력 테스트 데이터를 인가받을 수 있도록 하여 반도체 장치의 테스트 시간을 단축시킬 수 있다. 또한 반도체 장치가 복수개의 기능 블록을 구비하고 각 기능 블록이 서로 연관되어 동작하는 경우에도 실제 사용 환경과 동일한 조건으로 테스트를 수행할 수 있도록 하므로 테스트의 신뢰성을 높인다.

Claims (20)

  1. 서로 다른 동작 속도를 가지고 지정된 소정의 동작을 수행하는 복수개의 기능 블록과 상기 복수개의 기능 블록 각각에 대응하는 복수개의 포트를 구비하는 반도체 장치; 및
    상기 복수개의 기능 블록 각각의 동작 속도에 대응하여 주파수가 서로 다른 복수개의 선택 주파수 신호를 발생하고, 상기 복수개의 선택 주파수 신호에 응답하여 복수개의 입력 테스트 데이터를 상기 복수개의 포트로 각각 출력하며, 상기 복수개의 포트에서 인가되는 복수개의 출력 테스트 데이터를 인가받아 상기 반도체 장치의 정상 여부를 판단하는 테스트 장치를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  2. 제1 항에 있어서, 상기 테스트 장치는
    사용자의 명령에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 주파수 발생부;
    상기 복수개의 선택 주파수 신호 각각에 응답하여 상기 복수개의 테스트 데이터를 각각 발생하고, 복수개의 테스트 결과 데이터를 각각 인가받아 반도체 장치의 정상 여부를 판단하는 복수개의 블록 테스트부;
    상기 복수개의 테스트 데이터를 각각 인가받아 상기 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 복수개의 출력 드라이 버; 및
    상기 복수개의 포트 중 대응하는 포트에서 인가되는 상기 출력 테스트 데이터를 각각 인가받아 상기 복수개의 테스트 결과 데이터를 출력하는 복수개의 입력 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  3. 제2 항에 있어서, 상기 주파수 발생부는
    안정적인 저주파수의 저주파수 신호를 발생하는 저주파수 발생기;
    사용자의 명령에 응답하여 다중 주파수 제어 신호를 출력하는 다중 주파수 제어부;
    상기 다중 주파수 제어 신호에 응답하여 상기 복수개의 선택 주파수 신호 각각의 주파수를 지정하는 복수개의 선택 주파수 정보를 출력하는 다중 주파수 선택부; 및
    상기 복수개의 선택 주파수 정보에 응답하여 상기 선택 주파수 신호를 출력하는 다중 주파수 발생기를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  4. 제3 항에 있어서, 상기 다중 주파수 선택부는
    상기 다중 주파수 제어 신호에 응답하여 미리 지정된 복수개의 선택 주파수 정보 중 소정 개수를 선택하여 출력하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  5. 제2 항에 있어서, 복수개의 블록 테스트부 각각은
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 복수개의 기능 블록 중 대응하는 기능 블록을 테스트하기 위한 테스트 데이터를 발생하는 테스트 데이터 발생부; 및
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 입력 드라이버가 상기 출력 테스트 데이터를 인가받는 타이밍을 지정하는 스트로브 신호를 출력하고, 상기 입력 드라이버에서 인가되는 테스트 결과 데이터를 인가받아 상기 반도체 장치의 복수개의 기능 블록 중 대응하는 기능 블록의 정상 여부를 판별하는 데이터 판별부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  6. 제5 항에 있어서, 테스트 데이터 발생부는
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 동작 클록을 발생하는 동작 클록 발생부;
    상기 동작 클록에 응답하여 상기 복수개의 기능 블록 중 대응하는 기능 블록을 테스트하기 위한 테스트 데이터를 발생하는 패턴 데이터 발생부;
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 드라이버 클록을 발생하는 드라이버 클록 발생부; 및
    상기 드라이버 클록에 응답하여 상기 복수개의 출력 드라이버 중 대응하는 출력 드라이버를 제어하기 위한 드라이버 제어 신호를 출력하는 드라이버 제어부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  7. 제5 항에 있어서, 데이터 판별부는
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 상기 스트로브 신호를 발생하는 스트로브 발생부; 및
    상기 테스트 결과 데이터를 미리 저장된 테스트 기대 데이터와 비교하여 상기 반도체 장치의 복수개의 기능 블록 중 대응하는 기능 블록의 정상 여부를 판별하는 논리 판별부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  8. 제1 항에 있어서, 상기 테스트 장치는
    사용자의 명령에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 주파수 발생부;
    상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 테스트 데이터를 각각 발생하는 복수개의 테스트 데이터 발생부;
    상기 복수개의 테스트 데이터를 각각 인가받아 상기 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 복수개의 출력 드라이버;
    상기 복수개의 포트에서 인가되는 복수개의 입력 테스트 데이터의 우선순위를 결정하기 위한 플래그 신호를 출력하고, 테스트 결과 데이터를 인가받아 반도체 장치의 정상 여부를 판단하는 데이터 판별부; 및
    상기 플래그 신호에 응답하여 상기 복수개의 출력 테스트 데이터를 순차적으로 인가받아 상기 테스트 결과 데이터를 출력하는 입력 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  9. 제8 항에 있어서, 상기 주파수 발생부는
    안정적인 저주파수의 저주파수 신호를 발생하는 저주파수 발생기;
    사용자의 명령에 응답하여 다중 주파수 제어 신호를 출력하는 다중 주파수 제어부;
    상기 다중 주파수 제어 신호에 응답하여 상기 복수개의 선택 주파수 신호 각각의 주파수를 지정하는 복수개의 선택 주파수 정보를 출력하는 다중 주파수 선택부; 및
    상기 복수개의 선택 주파수 정보에 응답하여 상기 선택 주파수 신호를 출력하는 다중 주파수 발생기를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  10. 제9 항에 있어서, 상기 다중 주파수 선택부는
    상기 다중 주파수 제어 신호에 응답하여 미리 지정된 복수개의 선택 주파수 정보 중 소정 개수를 선택하여 출력하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  11. 제8 항에 있어서, 복수개의 테스트 데이터 발생부 각각은
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 동작 클록을 발생하는 동작 클록 발생부;
    상기 동작 클록에 응답하여 상기 복수개의 기능 블록 중 대응하는 기능 블록을 테스트하기 위한 테스트 데이터를 발생하는 패턴 데이터 발생부;
    상기 복수개의 선택 주파수 신호 중 대응하는 선택 주파수 신호에 응답하여 드라이버 클록을 발생하는 드라이버 클록 발생부; 및
    상기 드라이버 클록에 응답하여 상기 복수개의 출력 드라이버 중 대응하는 출력 드라이버를 제어하기 위한 드라이버 제어 신호를 출력하는 드라이버 제어부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  12. 제8 항에 있어서, 데이터 판별부는
    상기 복수개의 선택 주파수 신호에 응답하여 상기 플래그 신호와 상기 복수개의 출력 테스트 데이터를 인가받는 타이밍을 지정하는 스트로브 신호를 발생하는 스트로브 및 플래그 발생부; 및
    상기 복수개의 테스트 결과 데이터를 미리 저장된 복수개의 테스트 기대 데이터와 각각 비교하여 상기 반도체 장치의 복수개의 기능 블록 중 대응하는 기능 블록의 정상 여부를 판별하는 논리 판별부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 시스템.
  13. 사용자의 명령에 응답하여 서로 다른 주파수를 가지는 복수개의 선택 주파수 신호를 발생하는 주파수 발생 단계;
    상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 테스트 데이터를 각각 발생하는 복수개의 테스트 데이터 발생 단계;
    상기 복수개의 테스트 데이터를 인가받아 각각 반도체 장치의 복수개의 포트 중 대응하는 포트로 상기 복수개의 입력 테스트 데이터를 출력하는 테스트 데이터 출력 단계;
    상기 반도체 장치의 복수개의 포트에서 각각 인가되는 복수개의 출력 테스트 데이터를 인가받아 테스트 결과 데이터를 출력하는 테스트 데이터 입력 단계; 및
    상기 테스트 결과 데이터를 미리 저장된 테스트 기대 데이터와 비교하여 반도체 장치의 정상 여부를 판별하는 데이터 판별 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  14. 제13 항에 있어서, 상기 주파수 발생 단계는
    안정적인 저주파수 신호를 발생하는 저주파수 신호 발생 단계;
    상기 사용자의 명령에 응답하여 다중 주파수 사용 여부를 판별하여 다중 주파수 제어 신호를 출력하는 다중 주파수 제어 신호 발생 단계;
    상기 다중 주파수 제어 신호에 응답하여 상기 복수개의 선택 주파수 신호 각 각의 주파수를 지정하는 복수개의 선택 주파수 정보를 출력하는 다중 주파수 선택 단계; 및
    상기 복수개의 선택 주파수 정보에 응답하여 상기 복수개의 선택 주파수 신호를 발생하는 다중 주파수 발생 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  15. 제13 항에 있어서, 상기 복수개의 테스트 데이터 발생 단계는
    상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 동작 클록을 발생하는 동작 클록 발생 단계;
    상기 복수개의 동작 클록 각각에 응답하여 상기 복수개의 테스트 데이터를 발생하는 테스트 데이터 발생 단계;
    상기 복수개의 선택 주파수 신호 각각에 응답하여 복수개의 드라이버 클록을 발생하는 드라이버 클록 발생 단계; 및
    상기 복수개의 드라이버 클록 각각에 응답하여 복수개의 드라이버 제어 신호를 출력하는 드라이버 제어 신호 발생 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  16. 제13 항에 있어서, 상기 테스트 데이터 출력 단계는
    상기 복수개의 드라이버 제어 신호 각각에 응답하여 상기 복수개의 테스트 데이터 각각을 인가받아 상기 반도체 장치의 복수개의 포트 중 대응하는 포트로 상 기 복수개의 입력 테스트 데이터 각각을 출력하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  17. 제13 항에 있어서, 상기 테스트 데이터 입력 단계는
    상기 복수개의 선택 주파수 신호 각각에 응답하여 상기 복수개의 출력 테스트 데이터를 인가받는 타이밍을 지정하는 복수개의 스트로브 신호를 발생하는 스트로브 신호 발생 단계; 및
    상기 복수개의 스트로브 신호에 응답하여 상기 복수개의 출력 테스트 데이터를 각각 인가받아 복수개의 테스트 결과 데이터를 출력하는 테스트 결과 데이터 출력 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  18. 제17 항에 있어서, 상기 데이터 판별 단계는
    상기 복수개의 테스트 결과 데이터 각각을 상기 복수개의 테스트 데이터 각각에 대응하여 미리 저장된 복수개의 테스트 기대 데이터와 비교하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  19. 제13 항에 있어서, 상기 테스트 데이터 입력 단계는
    상기 복수개의 선택 주파수 신호에 응답하여 상기 복수개의 출력 테스트 데이터의 우선순위를 결정하는 플래그 신호와 복수개의 출력 테스트 데이터를 인가받는 타이밍을 지정하는 스트로브 신호를 발생하는 스트로브 및 플래그 신호 발생 단 계; 및
    상기 플래그 신호에 응답하여 상기 복수개의 출력 테스트 데이터 중 인가받을 출력 테스트 데이터를 선택하고, 상기 스트로브 신호에 응답하여 상기 선택된 출력 테스트 데이터를 인가받아 테스트 결과 데이터를 출력하는 테스트 결과 데이터 출력 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  20. 제19 항에 있어서, 상기 데이터 판별 단계는
    상기 테스트 결과 데이터를 상기 복수개의 테스트 데이터 각각에 대응하여 미리 저장된 복수개의 테스트 기대 데이터 중 선택된 출력 테스트 데이터에 대응하는 테스트 기대 데이터와 비교하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
KR1020070053204A 2007-05-31 2007-05-31 반도체 장치의 테스트 시스템 및 테스트 방법 KR20080105512A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070053204A KR20080105512A (ko) 2007-05-31 2007-05-31 반도체 장치의 테스트 시스템 및 테스트 방법
US12/129,471 US7711512B2 (en) 2007-05-31 2008-05-29 System and method for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053204A KR20080105512A (ko) 2007-05-31 2007-05-31 반도체 장치의 테스트 시스템 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR20080105512A true KR20080105512A (ko) 2008-12-04

Family

ID=40087429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053204A KR20080105512A (ko) 2007-05-31 2007-05-31 반도체 장치의 테스트 시스템 및 테스트 방법

Country Status (2)

Country Link
US (1) US7711512B2 (ko)
KR (1) KR20080105512A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007585A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135538B2 (en) * 2016-08-02 2018-11-20 Finisar Corporation Signaling on a high-speed data connector
US11353496B2 (en) * 2019-05-08 2022-06-07 Hamilton Sundstrand Corporation Frequency-based built-in-test for discrete outputs

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002199B1 (ko) 1989-12-13 1992-03-19 재단법인 한국에너지연구소 고출력 nd : yag 레이저 발진봉 냉각수 누수 방지용 오링의 레이저에 의한 손상보호구조
US5412583A (en) * 1993-06-10 1995-05-02 Dynamics Research Corp. Computer implemented balancer
JPH08180678A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd ダイナミック型ｒａｍ
JP2000207900A (ja) * 1999-01-12 2000-07-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000311931A (ja) 1999-04-26 2000-11-07 Mitsubishi Electric Corp Ｉｐテスト回路を備えた半導体集積回路
US6671842B1 (en) * 1999-10-21 2003-12-30 Lsi Logic Corporation Asynchronous bist for embedded multiport memories
US7149474B1 (en) * 1999-11-02 2006-12-12 Broadcom Corporation Wireless cable replacement system
JP2003156543A (ja) 2001-11-20 2003-05-30 Advantest Corp 半導体試験装置
JP3854159B2 (ja) 2002-01-23 2006-12-06 沖電気工業株式会社 デュアルポートｒａｍ
TWI252974B (en) * 2003-04-15 2006-04-11 Univ Tsinghua Method of multi-port memory test
US6944039B1 (en) * 2003-12-12 2005-09-13 Netlogic Microsystems, Inc. Content addressable memory with mode-selectable match detect timing
JP4568055B2 (ja) 2004-08-23 2010-10-27 株式会社アドバンテスト 試験装置及び試験方法
US7319936B2 (en) 2004-11-22 2008-01-15 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
US7681091B2 (en) * 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007585A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법

Also Published As

Publication number Publication date
US7711512B2 (en) 2010-05-04
US20080297190A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
US6996032B2 (en) BIST circuit for measuring path delay in an IC
US7688099B2 (en) Sequential semiconductor device tester
US7243278B2 (en) Integrated circuit tester with software-scaleable channels
JP2001349930A (ja) イベント型半導体テストシステム
KR20080105512A (ko) 반도체 장치의 테스트 시스템 및 테스트 방법
KR20040100872A (ko) 메모리 시험장치 및 메모리 시험방법
KR100513406B1 (ko) 반도체 시험장치
KR20100103212A (ko) 복수개의 테스트 모듈을 구비하는 테스트 보드 및 이를 구비하는 테스트 시스템
US8330471B2 (en) Signal generation and detection apparatus and tester
JP2003315414A (ja) 半導体試験装置及び試験方法
JP2005528596A (ja) マルチタスク・アルゴリズミック・パターン・ジェネレータを有する半導体試験システム
EP1653239B1 (en) Test apparatus with waveform formatter
US20020049943A1 (en) Semiconductor test system
JP4463173B2 (ja) 試験装置、試験方法、プログラム、及び記録媒体
US20080197871A1 (en) Sequential semiconductor device tester
JP2006170761A (ja) 半導体集積回路テストシステム
JPH10253707A (ja) 集積回路試験装置
KR20100122212A (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
US7222275B2 (en) Test apparatus and writing control circuit
US8120977B2 (en) Test method for nonvolatile memory device
JP2000149593A (ja) Ｉｃ試験装置
JP2002189058A (ja) 半導体デバイス試験装置
JP2720761B2 (ja) 半導体集積回路試験装置
JPH09197012A (ja) 半導体装置
JP2006064588A (ja) 電子デバイス、及び試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090212

Effective date: 20100630