JP5143836B2 - 検出装置及び試験装置 - Google Patents

検出装置及び試験装置 Download PDF

Info

Publication number
JP5143836B2
JP5143836B2 JP2009520252A JP2009520252A JP5143836B2 JP 5143836 B2 JP5143836 B2 JP 5143836B2 JP 2009520252 A JP2009520252 A JP 2009520252A JP 2009520252 A JP2009520252 A JP 2009520252A JP 5143836 B2 JP5143836 B2 JP 5143836B2
Authority
JP
Japan
Prior art keywords
signal
change point
unit
change
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009520252A
Other languages
English (en)
Other versions
JPWO2009001451A1 (ja
Inventor
亮 藤部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2009001451A1 publication Critical patent/JPWO2009001451A1/ja
Application granted granted Critical
Publication of JP5143836B2 publication Critical patent/JP5143836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、検出装置及び試験装置に関する。特に本発明は、被測定信号の信号値の変化点を検出する検出装置及び試験装置に関する。
従来、マルチストローブ機能を有する試験装置が開示されている(特許文献1参照)。このような試験装置は、半導体デバイス等の被試験デバイスが出力する被測定信号を、位相をわずかずつ異ならせた複数のストローブ信号(マルチストローブ信号)のそれぞれにより取得し、取得結果に基づき被測定信号の変化タイミングを検出する。
特開2004−127455号公報
そのような試験装置では、試験サイクル期間に対する一組のマルチストローブ信号のカバーする期間は限られているので、被測定信号値の変化点が試験サイクル期間の広い範囲のどこに位置するかがわからない場合があった。その場合には、試験装置は、例えば、マルチストローブ信号の各ストローブ信号の位相間の間隔を広げ、試験サイクル期間に対する一組のマルチストローブ信号のカバーする期間を広げることで変化点を検出できる。しかし、マルチストローブ信号のカバー期間を広げると、例えば、試験サイクル期間中に被測定信号値の変化点が複数有る場合には、試験装置は、検出目的の変化点以外の誤った変化点を検出してしまう場合がある。
そこで本発明は、上記の課題を解決することのできる検出装置及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、互いに位相が異なる複数のストローブ信号を生成するマルチストローブ生成部と、前記複数のストローブ信号のそれぞれのタイミングにおける被測定信号の信号値をそれぞれ取得する複数の取得部と、隣接する2つのストローブ信号に応じて取得された2つの信号値が異なる場合に、当該2つのストローブ信号の間に前記被測定信号の変化点があったことを検出する複数の変化点検出部と、前記複数の変化点検出部のうち、有効とする前記変化点検出部を設定するマスク設定部と、有効とされた前記変化点検出部の出力に基づいて、前記被測定信号の変化タイミングを出力する変化タイミング出力部と、前記複数の取得部により取得された複数の信号値のうちいずれの信号値を、前記被測定信号の変化前または変化後の値を示す基準信号値とするかを設定する基準信号設定部と、前記複数の信号値の中から前記基準信号値を選択して出力する基準信号選択部とを備える検出装置を提供する。
また、本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスに対して試験信号を供給する試験信号供給部と、前記被試験デバイスが前記試験信号に応じて出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記判定部は、本発明の第1の形態における検出装置と、前記被測定信号の変化タイミングに基づいて、前記被試験デバイスの良否を判定する良否判定器とを有する試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る試験装置100の構成の一例を示す。 本実施形態に係る判定回路34の構成の一例を示す。 (a)、(b)は被測定信号とストローブ信号の関係の一例を示す。 (a)〜(d)は被測定信号と間隔の狭いストローブ信号の関係の一例を示す。 (a)、(b)は被測定信号と間隔の広いストローブ信号の関係の一例を示す。 (a)〜(f)はジッタが発生した被測定信号とストローブ信号の関係の一例を示す。 (a)〜(c)はジッタとグリッチが発生した被測定信号とストローブ信号の関係の一例を示す。 (a)〜(f)は変化点を有する被測定信号とストローブ信号の関係の一例を示す。 本実施形態に係る良否判定器370の構成の一例を示す。 本実施形態に係る試験装置100における概略動作のフローチャートを示す。 本実施形態に係る試験装置100における変形例の概略動作のフローチャートを示す。 本実施形態に係るシステム制御部20のハードウェア構成の一例を示す。
符号の説明
10 タイミング発生器
12 パターン発生器
14 波形成形器
(10,12,14) 試験信号供給部
16 判定部
20 システム制御部
30 マルチストローブ生成部
34 判定回路
100 試験装置
200 被試験デバイス
300 取得部
300a 第1取得部
300b 第2取得部
300c 第3取得部
300d 第4取得部
300e 第n取得部
310 変化点検出部
310a 第1変化点検出部
310b 第2変化点検出部
310c 第3変化点検出部
310d 第4変化点検出部
310e 第n変化点検出部
320 変化点マスキング部
320a 第1変化点マスキング部
320b 第2変化点マスキング部
320c 第3変化点マスキング部
320d 第4変化点マスキング部
320e 第n変化点マスキング部
330 マスク設定部
340 基準信号設定部
350 基準信号選択部
360 変化タイミング出力部
360a DQ側変化タイミング出力部
360b DQS側変化タイミング出力部
370 良否判定器
375 レベル検出部
380 差分器
390 位相差オフセット比較部
400 判定部
401 1相目レベル信号
402 変化点位相信号
402a DQ側変化点位相信号
402b DQS側変化点位相信号
403 グリッチ検出信号
405 位相差信号
501 良否判定結果信号
600 CPU
610 ROM
620 RAM
630 通信インターフェイス
640 ハード・ディスク・ドライブ
650 フレキシブル・ディスク・ドライブ
660 CD−ROMドライブ
690 フレキシブル・ディスク
695 CD−ROM
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置100の構成の一例を示す。試験装置100は、複数のストローブ信号を有するマルチストローブ信号を用いて、被試験デバイス(DUT)200の被測定信号の値を検出して、被試験デバイス200を試験する。試験装置100は、タイミング発生器10、パターン発生器12、及び波形成形器14を有する試験信号供給部、判定部16、及び、システム制御部20を備える。
試験信号供給部は、被試験デバイス200に対して試験信号を供給する。タイミング発生器10は、試験装置100を動作させるためのタイミング信号を生成する。例えば、タイミング発生器10は、パターン発生器12から、被試験デバイス200に試験パターンを供給するタイミングを示すテストセット信号を受信する。また、タイミング発生器10は、被試験デバイス200に試験パターンを供給するタイミングを示す信号を、波形成形器14に供給する。また、タイミング発生器10は、マルチストローブ生成部30が発生させるマルチストローブ信号の発生タイミングを示すストローブ信号をマルチストローブ生成部30に供給する。また、タイミング発生器10は、試験装置100の動作を同期させる基準クロックを生成し、試験装置100の各構成要素に供給する。
パターン発生器12は、被試験デバイス200を試験するための試験パターンを生成して波形成形器14に供給する。それと共に、パターン発生器12は、その試験パターンが入力されることにより被試験デバイス200から出力が期待される期待値信号を判定回路34に出力する。波形成形器14は、受信した試験パターンを成形する。また、波形成形器14は、タイミング発生器10から受け取ったタイミングを示す信号に応じて、成形した試験パターンを被試験デバイス200に供給する。判定部16は、被試験デバイス200が試験信号(試験パターン)に応じて出力する被測定信号に基づいて、被試験デバイス200の良否を判定して良否判定結果信号501を出力する。判定部16は、マルチストローブ生成部30と判定回路34とを有する。
マルチストローブ生成部30は、タイミング発生器10から受けるストローブ信号に基づいて、一定間隔づつ位相が異なる複数相のストローブ信号であるマルチストローブ信号を生成する。マルチストローブ信号の相数は、例えば16相、32相等の所定数である。また、マルチストローブ信号は、試験サイクル内においてタイミング発生器10から指定されたストローブ位相位置を起点として16発、あるいは、32発のストローブ信号を所定の一定間隔毎に出力する。マルチストローブ信号については、図3〜図8を用いて後述する。ここで、複数相のストローブ信号において、被測定信号の注目区間を細かい位相間隔に設定し、注目以外の区間を粗い位相間隔に設定することにより、有限個の相数を有効活用できる。また、複数相のストローブ信号は、一定間隔以外に、所望の位相間隔を適用する場合もある。
判定回路34は、複数相のマルチストローブ信号により、被試験デバイス200から出力された被測定信号を各相のタイミングでラッチ検出する。判定回路34は、さらにその被測定信号値の変化点を検出する。一方、判定回路34には、被試験デバイス200が試験パターン入力に対して出力すると期待される信号(期待値信号)が、パターン発生器12から供給される。判定回路34は、パターン発生器12からの期待値信号から、被測定信号の値が変化するタイミング(変化点)の期待値情報を検出する。判定回路34は、例えば、期待値信号の変化点と被試験デバイス200の被測定信号の変化点を比較する。また、判定回路34は、期待値信号の変化点の範囲内に、被試験デバイス200の被測定信号の変化点が存在するか否かにより、被試験デバイス200の良否を判定して良否判定結果信号501を出力する。
システム制御部20は、例えば、図11を用いて後述するコンピュータ装置であり、試験装置100内の各部を制御する。また、システム制御部20は、判定回路34から良否判定結果信号501を受信すると共に、1相目レベル信号401、変化点位相信号402、及び、グリッチ検出信号403を受信し、次の試験サイクルにおける、マスク設定部330へのマスキングするストローブ信号の位相の設定値と、基準信号設定部340への基準信号を出力する取得部の設定値を決めて出力する。
被試験デバイス200としては、例えば、DDR−SDRAM(Double Data Rate-SDRAM)等の半導体素子を利用した集積回路であってもよい。DDR−SDRAMは、クロック(DQS)信号の立ち上がり又は立ち下がりに同期してデータ(DQ)信号を出力し、データの受け渡しにおける、セットアップ/ホールドのタイミング条件を緩和する。このようなデバイスにおいては、データのセットアップ/ホールドを誤り無く行うために、被測定信号とクロックとの間に、所定のセットアップタイム及びホールドタイムが必要になる。被試験デバイス200がDDR−SDRAMである場合、判定部16は、DDR−SDRAMの被測定信号、及び被測定信号に同期して出力されるクロック信号であるDQSを出力信号として受け取る。この場合、判定部16は、受けとった被測定信号及びクロック信号に基づいて、被試験デバイス200のセットアップ/ホールド試験を行い、被試験デバイス200の良否を判定する。具体的には、判定部16は、被測定信号及びクロック信号をそれぞれ別のマルチストローブにより取得し、変化点の位相差に基づきセットアップ/ホールド試験を行う。
図2は、本実施形態に係る判定回路34の構成の一例を示す。判定回路34は、本実施形態に係る検出装置の一例であり、レベル検出部375と、複数の取得部300a〜eと、複数の変化点検出部310a〜eと、複数の変化点マスキング部320a〜eと、マスク設定部330と、変化タイミング出力部360と、良否判定器370とを有する。
レベル検出部375は、被試験デバイス200から出力されるアナログ電圧の被測定信号を入力し、信号レベルに応じた論理値を出力する。例えば、レベル検出部375は、入力電圧が所定のしきい値電圧VOよりも上か下かで、1か0等の異なる値を出力する。また、レベル検出部375は、例えば、所定のしきい値電圧を高電位側のVOHと低電位側のVOLの2系統を有する。レベル検出部375は、入力電圧が低電位側から高電位側に遷移する場合には、所定のしきい値電圧として高電位側のVOHを用い、入力電圧が高電位側から低電位側に遷移する場合には、所定のしきい値電圧として低電位側のVOLを用いてもよい。
複数の取得部300a〜eは、マルチストローブ生成部30から複数のストローブ信号が入力され、複数のストローブ信号のそれぞれのタイミングにおける被測定信号の信号値をそれぞれ取得する。さらに、複数の取得部300a〜eは、その信号値を後段の変化点検出部310と基準信号選択部350に出力する。複数の取得部300a〜eは、例えば、各々が各ストローブ信号をクロックとして被測定信号をラッチするフリップフロップであってよい。複数の取得部300a〜eは、第1取得部300a、第2取得部300b、第3取得部300c、第4取得部300d、・・・、第n取得部300e(nは正の整数)を含む。
第1取得部300aは、レベル検出部375の出力値と、マルチストローブ信号における第1の位相のストローブ信号が入力され、第1の位相のストローブ信号のタイミングで検出されたレベル検出部375の出力値を出力する。
第2取得部300bは、レベル検出部375の出力値と、マルチストローブ信号における第2の位相のストローブ信号が入力され、第2の位相のストローブ信号のタイミングで検出されたレベル検出部375の出力値を出力する。
第3取得部300c以降の各取得部も同様に、レベル検出部375の出力値と、マルチストローブ信号における対応する位相のストローブ信号が入力され、そのストローブ信号のタイミングで検出されたレベル検出部375の出力値を出力する。
複数の変化点検出部310a〜eは、複数の取得部300a〜eから各被測定信号の信号値が入力され、隣接する2つのストローブ信号に応じて取得された2つの信号値が異なる場合に、当該2つのストローブ信号の間に被測定信号の変化点があったことを検出する。さらに、複数の変化点検出部310a〜eは、その検出結果を後段の変化点マスキング部320に出力する。複数の変化点検出部310a〜eは、例えば、各々が複数の取得部300a〜e内の対応する取得部とそれに隣接して後側のストローブ信号側の取得部から出力される各被測定信号の信号値を入力する排他的論理和ゲートであってよい。複数の変化点検出部310a〜eは、第1変化点検出部310a、第2変化点検出部310b、第3変化点検出部310c、第4変化点検出部310d、・・・、第n変化点検出部310e(nは正の整数)を含む。
第1変化点検出部310aには、第1取得部300aの出力と、第2取得部300bの出力とが入力され、双方の値が異なる場合に変化点検出信号を出力する。すなわち、第1変化点検出部310aは、被試験デバイス200から出力された被測定信号のレベルが、第1の位相のストローブ信号のタイミングと第2の位相のストローブ信号のタイミングとで異なる場合に、変化点検出信号を出力する。
同様に第2変化点検出部310bは、被試験デバイス200から出力された被測定信号のレベルが、第2の位相のストローブ信号のタイミングと第3の位相のストローブ信号のタイミングとで異なる場合に、変化点検出信号を出力する。また、第3変化点検出部310c以降の各変化点検出部も、被試験デバイス200から出力された被測定信号のレベルが、対応する順番の位相のストローブ信号のタイミングとその次の位相のストローブ信号のタイミングとで異なる場合に、変化点検出信号を出力する。
複数の変化点マスキング部320a〜eは、複数の変化点検出部310a〜eから被測定信号の変化点の検出結果を入力し、マスク設定部330の設定内容に従い、複数の変化点検出部310a〜eのうち、有効とする変化点検出部310の検出結果を後段の変化タイミング出力部360に出力し、有効ではない変化点検出部310の検出結果についてはマスキングする。複数の変化点マスキング部320a〜eは、例えば、各々が複数の変化点検出部310a〜e内の対応する変化点検出部から出力される被測定信号の変化点の検出結果とマスク設定部330の出力とを入力する論理積ゲートであってよい。複数の変化点マスキング部320a〜eは、第1変化点マスキング部320a、第2変化点マスキング部320b、第3変化点マスキング部320c、第4変化点マスキング部320d、・・・、第n変化点マスキング部320eを含む。
第1変化点マスキング部320aには、第1変化点検出部310aの出力と、マスク設定部330の出力とが入力され、第1の位相のストローブ信号のタイミングと第2の位相のストローブ信号のタイミングの間における被測定信号値の変化点が検出され、第1の位相のストローブ信号のタイミングがマスキングの対象ではない場合に、変化点検出信号を出力する。具体的には、第1変化点マスキング部320aは、第1変化点検出部310aの出力をマスクしない場合に論理値1を、マスクする場合に論理値0となるマスク信号をマスク設定部330から入力し、第1変化点検出部310aの出力とマスク信号との論理積を出力する。
同様に第2変化点マスキング部320bには、第2変化点検出部310bの出力と、マスク設定部330の出力とが入力され、第2の位相のストローブ信号のタイミングと第3の位相のストローブ信号のタイミングの間における被測定信号値の変化点が検出され、第2の位相のストローブ信号のタイミングがマスキングの対象ではない場合に、変化点検出信号を出力する。また、第3変化点マスキング部320c以降の各変化点マスキング部も、対応する順番の変化点検出部の出力と、マスク設定部330の出力とが入力され、対応する順番の位相のストローブ信号のタイミングとその次の位相のストローブ信号のタイミングの間における被測定信号値の変化点が検出され、対応する順番の位相のストローブ信号のタイミングがマスキングの対象ではない場合に、変化点検出信号を出力する。
マスク設定部330は、複数の変化点検出部310a〜eのうち、有効とする変化点検出部310を設定する。具体的には、マスク設定部330は、各変化点検出部310に対応する設定レジスタを有する。
基準信号設定部340は、複数の取得部300a〜eにより取得された複数の信号値のうちいずれの信号値を、被測定信号の変化前または変化後の値を示す基準信号値とするかを設定する。例えば、被測定信号の変化前の値を示す基準信号値を設定する場合には、試験装置100は、マルチストローブ信号の初期位相に対応する第1取得部300aの出力を、基準信号とするように、基準信号設定部340に設定してよい。
また、例えば、被測定信号の変化後の値を示す基準信号値を設定する場合には、試験装置100は、取得部300でマルチストローブ信号により検出された各信号値のうちのストローブ信号の位相が最後の信号値を基準信号設定部340に設定してよい。例えば、パターン発生器12のパターンメモリに記載されたマルチストローブ信号の期待値を反転して用いる場合、基準信号設定部340は、ストローブ信号の位相が最前である信号値を基準信号値として設定するのに変えて、ストローブ信号の位相が最後である信号値が基準信号値として設定されてよい。これにより、基準信号設定部340は、パターン発生器12のパターンメモリ中の試験パターンのデータを変更せずに、試験パターンの期待値を反転させることができる。
また、基準信号設定部340は、変化点検出部310に入力される信号値のうち、マスク設定部330により有効と設定されて、対応するストローブ信号の位相が最前または最後である信号値を、基準信号値として設定することができる。例えば、前回の試験サイクル(第1の試験サイクル)において被測定信号値の変化点が複数となるグリッチが検出された場合、システム制御部20によりマスク設定部330に有効とする変化点検出部310が設定される。システム制御部20は、マスキングされない(有効と設定された)ストローブ信号の位相により検出される各信号値のうちの、最前の信号値か最後の信号値を、基準信号設定部340に次回の試験サイクル(第2の試験サイクル)における基準信号として設定する。
なお、基準信号選択部350から出力される基準信号値は、被測定信号の信号値そのものであってもよく、レベル検出部375から出力するH側またはL側のレベルコンパレータ出力のうち、期待値に応じたレベルコンパレータから出力されたパス/フェイル値であってもよい。基準信号値は、パス/フェイル値であっても、信号値を表している。
基準信号選択部350は、複数の信号値の中から何れかの信号値を選択して出力する。基準信号選択部350は、複数の取得部300a〜eの各出力信号と基準信号設定部340の出力信号が入力され、基準信号設定部340に設定された取得部300からの出力信号を、1相目レベル信号401として選択して良否判定器370に出力する。例えば、基準信号設定部340により第1取得部300aの出力が基準信号として設定されている場合、基準信号選択部350は、第1取得部300aの出力を選択して、1相目レベル信号401として良否判定器370に出力する。同様に、基準信号設定部340により第2取得部300bの出力が基準信号として設定されている場合、基準信号選択部350は、第2取得部300bの出力を選択して、1相目レベル信号401として良否判定器370に出力する。以降も同様に、基準信号設定部340により第3取得部300c以降の取得部の出力が基準信号として設定されている場合には、基準信号選択部350は、その取得部の出力を選択して、1相目レベル信号401として良否判定器370に出力する。通常は、全ての取得部300a〜300eの区間の中で、マスク設定部330で設定される有効な検出区間における先頭位置を示すように設定される。これによれば、1相目レベル信号401のH/Lレベルから被測定信号がLレベルから遷移したか、Hレベルから遷移したかを特定できるので、良否判定の条件に利用できる。
変化タイミング出力部360は、有効とされた変化点検出部310の出力に基づいて、被測定信号の変化タイミングを出力する。変化タイミング出力部360は、例えば、プライオリティエンコーダであり、複数の変化点マスキング部320a〜eの各出力が入力され、その入力に基づき、どのストローブ信号の位相において被測定信号値の変化点が検出されたかを示す変化点位相信号402、及び、複数の変化点が存在することを示すグリッチ検出信号403を良否判定器370に出力する。
良否判定器370は、被測定信号の変化タイミングに基づいて、被試験デバイス200の良否を判定する。良否判定器370は、基準信号選択部350からの1相目レベル信号401と、変化タイミング出力部360からの変化点位相信号402及びグリッチ検出信号403と、パターン発生器12からの複数ビットの期待値信号を入力し、1相目レベル信号401、変化点位相信号402、グリッチ検出信号403、及び良否判定結果信号501を出力する。また、良否判定器370は、良否判定結果信号501をパターン発生器12にも出力し、パターン発生器12から出力されるパターンを次の試験用に変更させることができる。ここで、良否判定器370と、基準信号選択部350、及び変化タイミング出力部360との間にはフェイルメモリが設けられていてもよい。この場合、フェイルメモリには、基準信号選択部350及び変化タイミング出力部360の出力を書き込む。良否判定器370は、試験後又は試験途中にフェイルメモリの内容を読み出して上記制御を行ってよい。なお、図2の構成例では、パターン発生器12からリアルタイムに期待値データを変更可能な複数ビットの期待値信号を受ける場合であるが、リアルタイム性が要求されない場合には、良否判定器370内に期待値レジスタ(図示なし)を設けて、上記同様の良否判定を行うようにしてよい。
このように本実施形態の判定部16では、マルチストローブ信号の各ストローブ信号に対応する被測定信号の信号値を取得して信号値の変化点を得る際に、複数の変化点マスキング部320a〜e、マスク設定部330、基準信号設定部340、及び、基準信号選択部350等により、グリッチ等の不要な変化点をマスクできる。さらに本実施形態の判定部16では、マスクの対象外のストローブ信号における最前又は最後の検出信号値を、基準値として設定することができる。従って、本実施形態の判定部16は、ジッタの変動幅が大きい場合でも一組のマルチストローブ信号で被測定信号値の変化点を検出できることに加え、被測定信号値の変化点が複数検出される場合にも、検出目的の変化点以外の誤った変化点をマスクすることで検出しないようにできる。
図3(a)、(b)は、被測定信号とストローブ信号の関係の一例を示す。図3(a)では、DUT出力は、例えば、被試験デバイス200からレベル検出部375へと入力される被測定信号である。VOHは、レベル検出部375における高電位側のしきい値、VOLは、レベル検出部375における低電位側のしきい値である。例えば、入力電圧が低電位側から高電位側に遷移する場合には、所定のしきい値電圧として高電位側のVOHを用い、入力電圧が高電位側から低電位側に遷移する場合には、所定のしきい値電圧として低電位側のVOLを用いてもよい。図3(b)は、例えば、16位相のマルチストローブ信号であり、最前(左端)のストローブ信号が指定したストローブの位相である。また、各ストローブ間隔は、例えば、数十p秒であり、試験サイクルに対して非常に短く設定されてよい。
図4(a)〜(d)は、被測定信号と間隔の狭いストローブ信号の関係の一例を示す。図4(a)では、DUT出力は、試験サイクル内に一つの被測定信号値の変化点がある場合の一例を示す。図4(b)では、(a)の被測定信号値の変化点に対して、各ストローブ間隔が狭いマルチストローブ信号(A)が、試験サイクル内の前側の位置で発生を開始及び終了してしまっており、被測定信号値の変化点を検出できない場合の一例を示す。この場合には、試験装置100は、マルチストローブ信号(A)の開始位相の位置を、試験サイクル内の後ろ側の位置に変えて再度、被測定信号値の変化点検出する。
図4(c)では、まだ(a)の被測定信号値の変化点に対して、マルチストローブ信号(A)が、試験サイクル内の前側の位置で発生を開始及び終了してしまっており、被測定信号値の変化点を検出できない場合の一例を示す。この場合には、試験装置100は、マルチストローブ信号(A)の開始位相の位置を、試験サイクル内において(c)の場合よりもさらに後ろ側の位置に変えて再度、被測定信号値の変化点検出する。図4(d)は、(a)の被測定信号値の変化点に対して、マルチストローブ信号(A)で被測定信号値の変化点を検出できた場合の一例を示す。この場合には、試験装置100は、マルチストローブ信号(A)の開始位相の位置を変えて再度、被測定信号値の変化点を検出しない。試験装置は、検出された被測定信号値の変化点を利用して試験を実施、あるいは、試験結果を判定することができる。
図3(a)、(b)及び図4(a)〜(d)に示された信号入力がある場合に、マルチストローブ信号(A)を用いる試験装置では、ストローブ信号の相数が固定され、各ストローブ信号間の時間間隔が非常に小さく、試験サイクル期間に対してマルチストローブ信号(A)でカバーする期間が少ないので、一回のマルチストローブ信号(A)では被測定信号値の変化点が検出できない場合がある。その場合の試験装置は、試験サイクル期間内のマルチストローブ信号(A)が始まる位相の位置を変更して、被測定信号値の変化点が見つかるまで値の検出処理等を繰り返す。
図5(a)、(b)は、被測定信号と間隔の広いストローブ信号の関係の一例を示す。図5(a)では、DUT出力は、試験サイクル内に一つの被測定信号値の変化点がある場合の一例を示す。図5(b)は、(a)の被測定信号値の変化点に対して、各ストローブ間隔を広げることで試験サイクル内のカバー範囲を広げたマルチストローブ信号(B)により被測定信号値の変化点を検出できた場合の一例を示す。この場合には、試験装置100は、マルチストローブ信号(B)の開始位相の位置を変えて再度、被測定信号値の変化点を検出しなくてもよい。試験装置100は、検出された被測定信号値の変化点を利用して試験を実施、あるいは、試験結果を判定することができる。
図5(a)、(b)に示された信号入力がある場合に、マルチストローブ信号(B)を用いる試験装置では、マルチストローブ信号の各ストローブ信号間の各位相間の間隔を広げることで、試験サイクル期間に対する一組のマルチストローブ信号のカバー期間を大きくして被測定信号値の変化点を検出できる。
図6(a)〜(f)は、ジッタが発生した被測定信号とストローブ信号の関係の一例を示す。図6(a)では、DUT出力の被測定信号値の変化点に、非常に大きいジッタが発生した場合の一例を示す。図6(b)では、(a)の大きいジッタが発生した被測定信号値の変化点を、マルチストローブ信号(A)で検出しようとする場合の一例を示す。図6(c)では、(a)の大きいジッタが発生した被測定信号値の変化点が、ジッタ範囲の最前側である場合の一例を示す。図6(d)では、(c)のジッタ範囲の最前側の被測定信号値の変化点を、マルチストローブ信号(A)の最前側のストローブ信号で検出できない場合の一例を示す。図6(e)では、(c)と同様に、(a)の大きいジッタが発生した被測定信号値の変化点が、ジッタ範囲の最前側である場合の一例を示す。図6(f)では、(a)の被測定信号値の変化点に対して、マルチストローブ信号(B)により被測定信号値の変化点を検出できる場合の一例を示す。
図6(a)〜(d)に示したようにマルチストローブ信号(A)を用いる試験装置では、ジッタの変動幅がマルチストローブ信号の全相数の期間幅よりも大きい場合には、1つの試験サイクルでは、被測定信号値の変化点を検出できないことがある。そこで試験装置100は、試験サイクル期間内のマルチストローブ信号が始まる位相の位置を変更して検出処理を繰り返す。それに対して、図6(e)、(f)に示に示したように、各ストローブ信号間の時間間隔を広げて一組のマルチストローブ信号のカバー期間を大きくしたマルチストローブ信号(B)を用いる試験装置では、ジッタの変動幅が大きい場合でも、一組のマルチストローブ信号で被測定信号値の変化点を検出できる。
図7(a)〜(c)は、ジッタとグリッチが発生した被測定信号とストローブ信号の関係の一例を示す。図7(a)では、DUT出力の被測定信号値の変化点にジッタとグリッチが発生し、検出対象でない前側変化点のジッタが大きく、検出対象の後側変化点のジッタが比較的小さい場合の一例を示す。図7(b)は、(a)の後側変化点の比較的小さいジッタで目的とする被測定信号値の変化点を、マルチストローブ信号(A)で検出できる場合の一例を示す。図7(c)は、(a)の後側変化点の比較的小さいジッタで目的とする被測定信号値の変化点を、マルチストローブ信号(B)でも検出できるが、(a)の前側変化点の大きいジッタの目的外の被測定信号値の変化点も検出してしまう場合の一例を示す。
図7(a)、(b)に示したように、狭い範囲のマルチストローブ信号(A)を適切なタイミングで用いることができれば、試験装置100は、目的とする被測定信号値の変化点を検出できる。しかし、図7(a)、(c)に示したように、広い範囲のマルチストローブ信号(B)を用いる場合、検出目的の被測定信号値の変化点以外の誤った被測定信号値の変化点も検出してしまうことがある。
図8(a)〜(f)は、被測定信号値の変化点を有する被測定信号とストローブ信号の関係の一例を示す。
図8(a)は、試験サイクル期間内に被測定信号の被測定信号値の変化点を一つ有し、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が良(pass)の基準信号値である場合の一例を示す。
図8(b)は、試験サイクル期間内に被測定信号の被測定信号値の変化点を一つ有し、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が否(fail)の基準信号値である場合の一例を示す。
図8(c)は、試験サイクル期間内に被測定信号の被測定信号値の変化点が無く、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が良(pass)の基準信号値である場合の一例を示す。
図8(d)は、試験サイクル期間内に被測定信号の被測定信号値の変化点が無く、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が否(fail)の基準信号値である場合の一例を示す。
図8(e)は、試験サイクル期間内に被測定信号の被測定信号値の変化点(グリッチ)を複数有し、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が良(pass)の基準信号値である場合の一例を示す。
図8(f)は、試験サイクル期間内に被測定信号の被測定信号値の変化点(グリッチ)を複数有し、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値が否(fail)の基準信号値である場合の一例を示す。
図8(a)〜(d)に示された信号入力がある場合で、マルチストローブ信号(B)を用いる場合、試験装置100は、例えば、マルチストローブ信号(B)の最前のストローブ信号の位相における信号値を基準信号値とする。試験装置100は、その後のストローブ信号の位相で被測定信号値の変化点の有無を検出することで、被測定信号値の変化点が良(pass)から否(fail)の変化であるか、あるいは逆の変化であるかを検出できる。そして試験装置100は、その変化点を利用して試験を実施、あるいは、試験結果を判定することができる。
また、図8(e)、(f)に示された信号入力がある場合で、マルチストローブ信号(B)を用いる場合、試験装置100は、例えば、被測定信号値の変化点の数が複数か否かによりグリッチを検出して後段の制御回路に基準信号値と被測定信号値の変化点の有無とグリッチの有無を通知する。これにより、試験装置100は、被測定信号であるDUT出力の概略波形を通知することができる。つまり、ここで示した試験装置100は、基準信号値と、変化点の有無と、グリッチの検出結果を通知することで、被測定信号値とマルチストローブ信号のタイミング比較結果を全て伝送することなくDUT出力の概略波形を通知することができる。しかし、マルチストローブ信号(B)を用いる場合の試験装置100は、例えば図8(e)又は(f)の入力に対してグリッチが検出されると、検出目的の変化点を検出することができないことがある。それに対して本実施形態の試験装置100は、図8(e)又は(f)のような入力がある場合でも、検出目的以外の変化点以外をマスクすることで、検出目的の変化点のみを検出することができる。
図9は、本実施形態に係る良否判定器370の内部構成の一例を示す。DQ側変化タイミング出力部360aは、基本的に図2に示した変化タイミング出力部360と同様であるが、入力される信号がデータ(DQ)信号であり、DQ側変化点位相信号402aとしてデータ(DQ)信号の変化点の位相を出力する。DQS側変化タイミング出力部360bも、基本的に図2に示した変化タイミング出力部360と同様であるが、入力される信号がクロック(DQS)信号であり、DQS側変化点位相信号402bとしてクロック(DQS)信号の変化点の位相を出力する。差分器380は、DQS側変化点位相信号402bとDQ側変化点位相信号402aを入力して、両信号のタイミングの差分を求めて、その結果を位相差信号405として出力する。
例えば、位相差オフセット比較部390は、入力した位相差信号405を、試験装置100と被試験デバイス200の仕様により予め規定されたオフセット範囲と比較する。つまり、クロック信号と被測定信号の位相差を仕様と比較して比較結果を出力する。判定部400は、クロック信号と被測定信号の位相差が仕様範囲外である場合、良否判定結果信号501として不合格(フェイル)をシステム制御部20に出力する。判定部400は、クロック信号と被測定信号の位相差が仕様範囲内である場合には、良否判定結果信号501として合格(パス)をシステム制御部20に出力する。また、判定部400は、クロック信号と被測定信号の位相差が仕様範囲外である場合で、条件を変えて再試験する場合も、システム制御部20に不合格(フェイル)を出力する。
システム制御部20は、不合格(フェイル)を受信した場合、マスク設定部330および基準信号設定部340に対して設定の変更を出力する。システム制御部20は、次の試験サイクルの試験では、その設定により試験を実施する。
図10は、本実施形態に係る試験装置100における概略動作のフローチャートを示す。システム制御部20は、試験パターン入力に対する被試験デバイス200からの被測定信号(被測定信号)と同期して、マルチストローブ生成部30からマルチストローブ信号(B)を判定回路34に出力する(S1)。判定回路34のレベル検出部375は、被測定信号のアナログ信号値からデジタル信号値を取得し、取得部300に出力する(S2)。取得部300では、マルチストローブ信号(B)により各ストローブ信号の位相における各信号値を、変化点検出部310と基準信号選択部350に出力する。
基準信号選択部350は、基準信号設定部340に設定された基準信号に従い、例えば、目的の変化点を検出するための1相目のストローブ信号を選択して入力した各信号値から1相目の信号値を検出する。そして基準信号選択部350は、検出結果を1相目レベル信号401として良否判定器370およびシステム制御部20に出力する(S3)。
例えば、初回の試験サイクルで被測定信号値の変化点の数が不明である場合、または、前回の試験サイクルにおいて被測定信号値の変化点が単独であり、グリッチが検出されなかった場合、システム制御部20は、取得部300で検出された各信号値のうちの最前(1相目)の信号値を、次回の試験サイクルにおける基準信号として、基準信号設定部340に設定する。また、マルチストローブ信号の期待値を反転して用いる場合には、システム制御部20は、最後の相の信号値を、次回の試験サイクルにおける基準信号として、基準信号設定部340に設定してもよい。このように、基準信号設定部340は、マルチストローブ信号における基準信号を得る位相を、そのマルチストローブ信号の最前のストローブ信号または最後のストローブ信号に設定できる。
変化点検出部310は、取得部300から入力した各信号値のうち、隣接するストローブ信号に対応する信号値が異なる場合を検出することで、変化点を検出して変化点検出信号を出力する(S4)。
具体的には、最初の第1の試験サイクルでは、マスク設定部330によるマスクの設定は不明であるので、例えば、変化点マスキング部320は変化点検出信号を全て通過させてもよい。
変化タイミング出力部360では、変化点検出部310から変化点マスキング部320を介して入力した各変化点検出信号から、まず変化点の有無を判定する(S5)。変化点が有る場合(S5:YES)には、変化タイミング出力部360は、その変化点が、例えば、マルチストローブ信号における各ストローブ信号の何番目の信号に対応するかにより、どの位相のタイミングであるかを検出する(S6)。変化点が無い場合(S5:NO)には、試験装置100は、処理を終了する。
次に、変化タイミング出力部360は、入力した変化点検出信号から、変化点が複数存在するかを判定する(S7)。変化点が複数存在する場合(S7:YES)には、変化タイミング出力部360は、グリッチ検出信号403を良否判定器370およびシステム制御部20に出力する。変化点が複数存在しない場合(S7:NO)には、変化タイミング出力部360は、被測定信号における1個の変化点に対応する位相のタイミングを検出して変化点位相信号402として良否判定器370およびシステム制御部20に出力して処理を終了する(S10)。
上記したステップS7でYesの場合、システム制御部20は、マスク設定部330に対する設定が初回であるか否かを判定する(S8)。ただし、マスク設定部330に対する設定が初回とは、例えば、上記したように第1の試験サイクルで変化点検出部310が全ての変化点検出信号を通過させた後の、マスク設定部330に対して設定が初回ということである。初回設定である場合(S8:YES)には、システム制御部20は、マスク設定部330に、例えば、最前の変化点を有効変化点とし、他の変化点を無効とするような初回の有効変化点の設定を行い、次の第2の試験サイクルに進んでS1に戻る。その場合、具体的には、システム制御部20は、初回の有効変化点の設定として、マルチストローブ信号において、最前の変化点を検出するストローブ信号に対応する信号値まではマスクを設定しないで、それ以降のストローブ信号に対応する信号値に対してはマスクするようにマスク設定部330に設定する。
また、システム制御部20は、基準信号選択部350に対しても、マスクが設定されていない範囲から目的の変化点を検出するための1相目のストローブ信号を選択して設定する。初回設定ではない場合(S8:NO)には、システム制御部20は、マスク設定部330に、前回までと異なる有効変化点の設定を行い、また、基準信号選択部350に対しても、マスクが設定されていない範囲から目的の変化点を検出するための1相目のストローブ信号を選択して設定し、次の第2の試験サイクルに進んでS1に戻る(S9)。この場合、システム制御部20は、1相目のストローブ信号として、例えば、最前の変化点を有効変化点とする場合であれば、マスクが設定されていない範囲の最前のストローブ信号を選択してマスク設定部330に設定してよい。
例えば、ステップS7の処理で、第1の試験サイクルにおいて複数の被測定信号値の変化点の存在を示すグリッチが検出された場合の、ステップS8の処理について説明する。その場合、システム制御部20は、マスク設定部330に、例えば、被測定信号値の最前の変化点を検出目的の変化点として、残りの変化点についてはマスキングするように設定する。これにより、第2の試験サイクルにおいて、変化点マスキング部320は、検出目的である最前の変化点以外の位相のストローブ信号による変化点検出部310の検出結果をマスクする。その結果、システム制御部20およびマスク設定部330は、次回の試験サイクルにおいて、変化点マスキング部320から検出目的である最前の変化点のみを出力させることができる。
上記した実施形態では、第1の試験サイクルでは、マスク設定部330は変化点検出信号を全て通過させる設定で、その結果で複数の変化点が検出された場合には、第2の試験サイクルにおけるマスク設定部330の設定を実施する場合について説明した。しかし、例えば、マスク設定部330に予め有効にする変化点検出部310を設定しておき、複数の変化点が検出される場合でも、第1の試験サイクルで、目的とする変化点検出信号を得られるようにしても良い。
図11は、本実施形態に係る試験装置100における変形例の概略動作のフローチャートを示す。
図11のフローチャートにおいて、ステップS18は、図10のステップS8と同様な、マスク設定部330に対する設定が初回であるか否かを判定する処理である。また、ステップS19は、図10のステップS9と同様な処理である。しかし、本変形例では、各試験サイクルの処理において最初にそれらの処理を実施する点で異なっている。システム制御部20は、マスク設定部330に対する初回の設定である場合(S18:YES)には、予め設定されている初回の設定をマスク設定部330に対して設定してステップ1に進む。システム制御部20は、マスク設定部330に対する初回の設定ではない場合(S18:NO)には、ステップS19で前回までと異なる有効変化点の設定を行いステップ1に進む。ステップS1〜ステップS7及びS10の処理内容は、図10の場合と同様であるが、ステップS5でNOの場合には、処理を終了しないでステップS19に戻り、前回までと異なる有効変化点の設定を行う点が異なっている。
図11の場合のマスク設定部330は、第1の試験サイクルにおいては、複数の変化点検出部310a〜eのうち、隣接する2以上のストローブ信号に応じて取得される2以上の信号値を入力する2以上の変化点検出部310を有効とする。そして変化タイミング出力部360は、第1の試験サイクルにおいてマスク設定部330により有効とされた2以上の変化点検出部310を含む第1グループについて、被測定信号の変化タイミングを検出する。隣接する2以上のストローブ信号に応じて取得される2以上の信号値とは、例えば、図2の隣接する第1取得部300a〜第3取得部300cから出力される信号値であってよい。また、2以上の変化点検出部310とは、例えば、上記した第1取得部300a〜第3取得部300cから出力される信号値の場合は、それに対応する変化点検出部310a〜cであってよい。その場合、変化点検出部310a〜cを第1グループとしてよい。
また、図11の場合のマスク設定部330は、次の第2の試験サイクルにおいては、複数の変化点検出部310a〜eのうち、隣接する2以上のストローブ信号に応じて取得される2以上の信号値を入力する、第1グループとは異なる2以上の変化点検出部310を有効とする。そして変化タイミング出力部360は、第2の試験サイクルにおいてマスク設定部330により有効とされた2以上の変化点検出部310を含む第2グループについて、被測定信号の変化タイミングを検出する。第1グループとは異なる2以上の変化点検出部310とは、例えば、上記した第1の試験サイクルの場合の変化点検出部310a〜cに対して、変化点検出部310d〜eであってよい。その場合、変化点検出部310d〜eを第2グループとしてよい。
また、変化タイミング出力部360が、有効とされた2以上の変化点検出部310が2以上の変化点を検出したことに応じて、グリッチを検出した場合、システム制御部20は、マスク設定部330に設定する設定値について、有効とする変化点検出部310の範囲を狭める。システム制御部20は、この処理を変化タイミング出力部360がグリッチを検出したことに応じて実施する。例えば、図7(c)のマルチストローブ(B)において、最前から6個までのストローブ信号に対応する変化点の検出信号を、システム制御部20がマスク設定部330に設定する。すると変化点検出部310の有効な範囲は狭くなる。これにより、システム制御部20およびマスク設定部330は、次回の試験サイクルにおいて、変化点マスキング部320から検出目的である変化点を出力させやすくできる。
また、グリッチを検出した場合で、例えば、目的の変化点よりも後側に目的外の変化点が検出された場合には、システム制御部20は、良否判定器370で基準信号値が期待値と一致し、かつ、変化タイミング出力部360がグリッチを検出したことに応じて、マスク設定部330を設定する。システム制御部20は、マスク設定部330に対して、基準信号値が被測定信号の変化前の信号値を示す場合には、変化後の信号値を入力する変化点検出部310を無効とし、基準信号値が被測定信号の変化後の信号値を示す場合には、変化前の信号値を入力する変化点検出部310を無効とするように設定する。例えば、図8(e)の左図で最前の立ち上がりエッジが目的の変化点である場合で、最前のストローブ信号ST1に対応する信号値が期待値と一致する基準信号値である場合には、システム制御部20は、図8(e)の左図でストローブ信号STn+1以降の全ストローブ信号に対応する変化点検出部310を無効とするようにマスク設定部330に設定する。また、信号値がジッタの影響を受ける場合には、システム制御部20は、例えば、ストローブ信号STn+1からジッタの影響をキャンセルできるような所定数だけ後のストローブ信号を指定してそれ以後のストローブ信号に対応する変化点検出部310を無効とするようにマスク設定部330に設定してもよい。このようにしても、システム制御部20およびマスク設定部330は、次回の試験サイクルにおいて、変化点マスキング部320から検出目的である変化点を出力させやすくできる。
また、グリッチを検出した場合で、例えば、目的の変化点よりも前側に目的外の変化点が検出された場合には、システム制御部20は、基準信号値が期待値と異なり、かつ、変化タイミング出力部360がグリッチを検出したことに応じて、マスク設定部330を設定する。システム制御部20は、マスク設定部330に対して、基準信号値が被測定信号の変化前の信号値を示す場合には、変化前の信号値を入力する変化点検出部310を無効とし、基準信号値が被測定信号の変化後の信号値を示す場合には、変化後の信号値を入力する変化点検出部310を無効とするように設定する。例えば、図8(f)の左図でステップSTSn+1以降の立ち上がりエッジが目的の変化点である場合で、最前の変化後のストローブ信号STn+1に対応する信号値が期待値と一致しない基準信号値である場合には、システム制御部20は、図8(f)の左図でストローブ信号STn+1以前の全ストローブ信号に対応する変化点検出部310を無効とするようにマスク設定部330に設定する。この場合も、信号値がジッタの影響を受ける場合には、システム制御部20は、例えば、ストローブ信号STn+1からジッタの影響をキャンセルできるような所定数だけ前のストローブ信号を指定してそれ以前のストローブ信号に対応する変化点検出部310を無効とするようにマスク設定部330に設定してもよい。このようにしても、システム制御部20およびマスク設定部330は、次回の試験サイクルにおいて、変化点マスキング部320から検出目的である変化点を出力させやすくできる。
このようにして、本実施形態の試験装置100では、グリッチを検出した場合、例えば、複数の試験サイクルのそれぞれにおいて、マスク設定部330により有効とされた2以上の変化点検出部310を含むグループを複数用いて変化タイミングを検出する。そして、その場合の試験装置100では、いずれかのグループにおいて変化タイミングを検出した場合に、被測定信号の変化タイミングをその検出した変化タイミングとする。
図12は、本実施形態に係るシステム制御部20のハードウェア構成の一例を示す。本実施形態に係るシステム制御部20は、CPU600、ROM610、RAM620、通信インターフェイス630、ハード・ディスク・ドライブ640、フレキシブル・ディスク・ドライブ650、及びCD−ROMドライブ660を備える。
CPU600は、ROM610及びRAM620に格納されたプログラムに基づいて動作し、各部の制御を行う。ROM610は、システム制御部20の起動時にCPU600が実行するブート・プログラム、又は、システム制御部20のハードウェアに依存するプログラム等を格納する。RAM620は、CPU600が実行するプログラム及びCPU600が使用するデータ等を格納する。通信インターフェイス630は、バス等を介して他の構成部分と通信したり、通信ネットワークを介して他の装置と通信する。ハード・ディスク・ドライブ640は、システム制御部20が使用するプログラム及びデータを格納し、RAM620を介してCPU600に供給する。フレキシブル・ディスク・ドライブ650は、フレキシブル・ディスク690からプログラム又はデータを読み取り、RAM620に提供する。CD−ROMドライブ660は、CD−ROM695からプログラム又はデータを読み取り、RAM620に提供する。
RAM620を介してCPU600に提供されるプログラムは、フレキシブル・ディスク690、CD−ROM695、又はICカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、RAM620を介してシステム制御部20にインストールされ、システム制御部20において実行される。
システム制御部20にインストールされて実行され、試験装置100の機能を制御するプログラムは、タイミング発生器10、パターン発生器12、波形成形器14、マルチストローブ生成部30、及び、判定回路34を制御して、試験装置100に上記した動作を実施させる内容を含む。
以上に示したプログラムは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク690、CD−ROM695の他に、DVDやPD等の光学記録媒体、MD等の光磁気記録媒体、テープ媒体、ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はRAM等の記憶装置を記録媒体として使用し、通信ネットワークを介して外部のネットワークからプログラムをシステム制御部20に提供してもよい。
このようにして本実施形態の試験装置100では、ジッタの変動幅が大きい場合でも一組のマルチストローブ信号で被測定信号値の変化点を検出できることに加え、被測定信号値の変化点が複数検出される場合にも、検出目的の変化点以外の誤った変化点をマスクすることで検出しないようにできる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (7)

  1. 互いに位相が異なる複数のストローブ信号を生成するマルチストローブ生成部と、
    前記複数のストローブ信号のそれぞれのタイミングにおける被測定信号の信号値をそれぞれ取得する複数の取得部と、
    隣接する2つのストローブ信号に応じて取得された2つの信号値が異なる場合に、当該2つのストローブ信号の間に前記被測定信号の変化点があったことを検出する複数の変化点検出部と、
    前記複数の変化点検出部のうち、有効とする変化点検出部を設定するマスク設定部と、
    有効とされた前記変化点検出部の出力に基づいて、前記被測定信号の変化タイミングを出力する変化タイミング出力部と
    前記複数の取得部により取得された複数の信号値のうちいずれの信号値を、前記被測定信号の変化前または変化後の値を示す基準信号値とするかを設定する基準信号設定部と、
    前記複数の信号値の中から前記基準信号値を選択して出力する基準信号選択部と
    を備える検出装置。
  2. 前記基準信号設定部は、前記マスク設定部により有効と設定された前記変化点検出部に入力される信号値のうち、対応するストローブ信号の位相が最前または最後である信号値を、前記基準信号値として設定する請求項1に記載の検出装置。
  3. 第1の試験サイクルにおいて、
    前記マスク設定部は、前記複数の変化点検出部のうち、隣接する2以上のストローブ信号に応じて取得される2以上の信号値を入力する2以上の前記変化点検出部を有効とし、
    前記変化タイミング出力部は、前記第1の試験サイクルにおいて前記マスク設定部により有効とされた2以上の前記変化点検出部を含む第1グループについて、前記被測定信号の変化タイミングを検出し、
    第2の試験サイクルにおいて、
    前記マスク設定部は、前記複数の変化点検出部のうち、隣接する2以上のストローブ信号に応じて取得される2以上の信号値を入力する、前記第1グループとは異なる2以上の前記変化点検出部を有効とし、
    前記変化タイミング出力部は、前記第2の試験サイクルにおいて前記マスク設定部により有効とされた2以上の前記変化点検出部を含む第2グループについて、前記被測定信号の変化タイミングを検出する
    請求項1または2に記載の検出装置。
  4. 前記変化タイミング出力部は、有効とされた2以上の前記変化点検出部が2以上の変化点を検出したことに応じて、グリッチを検出し、
    前記マスク設定部は、前記変化タイミング出力部がグリッチを検出したことに応じて、有効とする前記変化点検出部の範囲を狭める
    請求項1から3のいずれか一項に記載の検出装置。
  5. 前記基準信号値が期待値と一致し、かつ、前記変化タイミング出力部がグリッチを検出したことに応じて、前記マスク設定部は、前記基準信号値が前記被測定信号の変化前の信号値を示す場合には変化後の信号値を入力する前記変化点検出部を無効とし、前記基準信号値が前記被測定信号の変化後の信号値を示す場合には変化前の信号値を入力する前記変化点検出部を無効とする
    請求項4に記載の検出装置。
  6. 前記基準信号値が期待値と異なり、かつ、前記変化タイミング出力部がグリッチを検出したことに応じて、前記マスク設定部は、前記基準信号値が前記被測定信号の変化前の信号値を示す場合には変化前の信号値を入力する前記変化点検出部を無効とし、前記基準信号値が前記被測定信号の変化後の信号値を示す場合には変化後の信号値を入力する前記変化点検出部を無効とする
    請求項4に記載の検出装置。
  7. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに対して試験信号を供給する試験信号供給部と、
    前記被試験デバイスが前記試験信号に応じて出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記判定部は、
    請求項1から6のいずれか一項に記載の検出装置と、
    前記被測定信号の変化タイミングに基づいて、前記被試験デバイスの良否を判定する良否判定器と
    を有する試験装置。
JP2009520252A 2007-06-27 2007-06-27 検出装置及び試験装置 Expired - Fee Related JP5143836B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/062925 WO2009001451A1 (ja) 2007-06-27 2007-06-27 検出装置及び試験装置

Publications (2)

Publication Number Publication Date
JPWO2009001451A1 JPWO2009001451A1 (ja) 2010-08-26
JP5143836B2 true JP5143836B2 (ja) 2013-02-13

Family

ID=40161590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520252A Expired - Fee Related JP5143836B2 (ja) 2007-06-27 2007-06-27 検出装置及び試験装置

Country Status (6)

Country Link
US (1) US7840858B2 (ja)
JP (1) JP5143836B2 (ja)
KR (1) KR20100034030A (ja)
DE (1) DE112007003570T5 (ja)
TW (1) TWI386666B (ja)
WO (1) WO2009001451A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221080B1 (ko) * 2008-11-19 2013-01-11 가부시키가이샤 어드밴티스트 시험 장치, 시험 방법, 및 프로그램
US7965093B2 (en) 2009-02-13 2011-06-21 Advantest Corporation Test apparatus and test method for testing a device under test using a multi-strobe
US20110054827A1 (en) * 2009-08-26 2011-03-03 Advantest Corporation, a Japanese Corporation Test apparatus and method for modulated signal
JP2012247318A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
TWI552098B (zh) * 2012-07-17 2016-10-01 Chunghwa Telecom Co Ltd Electronic billboarding system based on inter - party relationship judgment
US9575114B2 (en) * 2013-07-10 2017-02-21 Elite Semiconductor Memory Technology Inc. Test system and device
US9003244B2 (en) 2013-07-31 2015-04-07 International Business Machines Corporation Dynamic built-in self-test system
US9244126B2 (en) * 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
JP6883482B2 (ja) * 2016-08-26 2021-06-09 エイブリック株式会社 センサ回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244078A (ja) * 1994-02-16 1995-09-19 Tektronix Inc ロジックアナライザ
JP2001153933A (ja) * 1999-11-30 2001-06-08 Sharp Corp 半導体試験装置
JP2004325332A (ja) * 2003-04-25 2004-11-18 Advantest Corp 測定装置、及びプログラム
JP2008122422A (ja) * 2001-06-13 2008-05-29 Advantest Corp 半導体デバイス試験装置、及び半導体デバイス試験方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182233B1 (en) * 1998-11-20 2001-01-30 International Business Machines Corporation Interlocked pipelined CMOS
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したic試験装置
US6629274B1 (en) * 1999-12-21 2003-09-30 Intel Corporation Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer
US6477674B1 (en) * 1999-12-29 2002-11-05 Intel Corporation Method and apparatus for conducting input/output loop back tests using a local pattern generator and delay elements
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6377065B1 (en) * 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
KR100425446B1 (ko) * 2001-04-27 2004-03-30 삼성전자주식회사 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
JP4130801B2 (ja) * 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
JP4002811B2 (ja) 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP4284527B2 (ja) * 2004-03-26 2009-06-24 日本電気株式会社 メモリインターフェイス制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244078A (ja) * 1994-02-16 1995-09-19 Tektronix Inc ロジックアナライザ
JP2001153933A (ja) * 1999-11-30 2001-06-08 Sharp Corp 半導体試験装置
JP2008122422A (ja) * 2001-06-13 2008-05-29 Advantest Corp 半導体デバイス試験装置、及び半導体デバイス試験方法
JP2004325332A (ja) * 2003-04-25 2004-11-18 Advantest Corp 測定装置、及びプログラム

Also Published As

Publication number Publication date
US7840858B2 (en) 2010-11-23
JPWO2009001451A1 (ja) 2010-08-26
WO2009001451A1 (ja) 2008-12-31
DE112007003570T5 (de) 2010-08-26
TWI386666B (zh) 2013-02-21
TW200900713A (en) 2009-01-01
US20090006025A1 (en) 2009-01-01
KR20100034030A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5143836B2 (ja) 検出装置及び試験装置
TWI596352B (zh) 具有用於輸入/輸出(i/o)交流電(ac)時序之以工作週期爲基礎的時序界限之方法、電路裝置及系統
US8278961B2 (en) Test apparatus and test method
US20090009206A1 (en) Bist ddr memory interface circuit and method for testing the same
JP2005293808A (ja) 試験装置、位相調整方法、及びメモリコントローラ
JP5577035B2 (ja) ローカルに順序付けられたストロービング
US7650554B2 (en) Method and an integrated circuit for performing a test
JPWO2009022691A1 (ja) 試験装置
US20090013228A1 (en) Bist ddr memory interface circuit and method for testing the same
JP2008020246A (ja) 試験装置、シフト量測定装置およびシフト量測定方法
JP3413342B2 (ja) ジッタ測定方法及び半導体試験装置
JP2000314767A (ja) クロックジッタの測定方法
JP4558648B2 (ja) 試験装置
JP5025638B2 (ja) 信号出力装置、試験装置、およびプログラム
TWI398648B (zh) 測試裝置
US10002650B1 (en) Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
JPWO2007091413A1 (ja) 変化点検出回路、ジッタ測定装置、及び試験装置
US20070159234A1 (en) Integrated circuit with bit error test capability
JP3934384B2 (ja) 半導体デバイス試験装置
US7389449B2 (en) Edge selecting triggering circuit
JP2014130095A (ja) 試験装置および試験方法
JP3609780B2 (ja) ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置
US20230176122A1 (en) Method and measurement instrument for testing a device under test
US7228475B2 (en) Program, test apparatus and testing method
JP5066189B2 (ja) 試験装置、試験方法、およびプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees