JPWO2009022691A1 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JPWO2009022691A1 JPWO2009022691A1 JP2009528132A JP2009528132A JPWO2009022691A1 JP WO2009022691 A1 JPWO2009022691 A1 JP WO2009022691A1 JP 2009528132 A JP2009528132 A JP 2009528132A JP 2009528132 A JP2009528132 A JP 2009528132A JP WO2009022691 A1 JPWO2009022691 A1 JP WO2009022691A1
- Authority
- JP
- Japan
- Prior art keywords
- change point
- output signal
- jitter
- test
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
Abstract
被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号のサイクルごとに、位相が異なる複数のストローブ信号を発生するマルチストローブ発生部と、複数のストローブ信号のそれぞれのタイミングで、出力信号の値を取得する複数のタイミング比較部と、複数のストローブ信号のそれぞれのタイミングにおいて取得された出力信号の値に基づいて、出力信号の変化点に位置するストローブ信号を識別する変化点情報を生成する変化点検出部と、入力される変化点情報を格納する変化点格納器と、変化点検出部が出力する変化点情報を、変化点格納器に入力するか否かを出力信号のサイクルごとに選択する選択部と、変化点格納器に格納されたそれぞれの変化点情報に基づいて、出力信号のジッタを算出する算出部とを備える試験装置を提供する。
Description
本発明は試験装置に関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
米国特許出願11/839,535 出願日 2007年8月15日
米国特許出願11/839,535 出願日 2007年8月15日
半導体チップ等の被試験デバイスを試験する項目として、被試験デバイスの出力信号に含まれるジッタ量を測定する試験が考えられる。ジッタは、例えば理想的な信号のエッジタイミングに対する、実信号のエッジタイミングの時間差であるので、実信号のエッジタイミングを測定することで、ジッタを測定できる。
例えば、出力信号の論理値を所定のサンプリング間隔でサンプリングしてメモリに格納する。メモリに取り込んだデータを解析することにより、出力信号の論理値が変化するタイミングを検出できる。そして、それぞれの変化点のタイミングと、理想的な変化点のタイミングとの時間差から、出力信号のタイミングジッタを求めることができる(例えば、特許文献1参照)。
特開2004−125552号公報
観測されるジッタは、多数の原因によるジッタが重ね合わされたものとなる。例えば、被試験デバイスにおける電源ノイズ、クロックノイズ、回路ブロック毎のノイズ、測定ノイズ等の様々な要因によりジッタが生じる。しかし、従来のジッタ測定においては、メモリに取り込んだ測定結果からは、どのような要因でどのようなジッタが生じているかを解析することが困難である。
そこで本明細書に含まれる技術革新(イノベーション)の1つの側面においては、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
即ち、本明細書に含まれるイノベーションに関連する側面による装置の一つの例によると、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号のサイクルごとに、位相が異なる複数のストローブ信号を発生するマルチストローブ発生部と、複数のストローブ信号のそれぞれのタイミングで、出力信号の値を取得する複数のタイミング比較部と、複数のストローブ信号のそれぞれのタイミングにおいて取得された出力信号の値に基づいて、出力信号の変化点に位置するストローブ信号を識別する変化点情報を生成する変化点検出部と、入力される変化点情報を格納する変化点格納器と、変化点検出部が出力する変化点情報を、変化点格納器に入力するか否かを出力信号のサイクルごとに選択する選択部と、変化点格納器に格納されたそれぞれの変化点情報に基づいて、出力信号のジッタを算出する算出部とを備える試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
10・・・ドライバ、12・・・パターン発生器、14・・・レベル比較部、16・・・プログラムカウンタ、20・・・タイミング比較部、22・・・フリップフロップ、24・・・遅延素子、30・・・マルチストローブ発生部、32・・・遅延素子、40・・・変化点検出部、42・・・排他的論理和回路、44・・・エンコーダ、50・・・選択部、60・・・変化点メモリ、70・・・処理部、72・・・算出部、74・・・分布生成部、76・・・調整部、78・・・フーリエ変換部、80・・・範囲設定レジスタ、82・・・抽出部、84・・・検出部、90・・・電力測定部、100・・・試験装置、200・・・被試験デバイス
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、半導体チップ等の被試験デバイス200を試験する。例えば試験装置100は、被試験デバイス200が出力する出力信号のジッタを測定して、被試験デバイス200の良否を判定するジッタ試験を行ってよい。また試験装置100は、ジッタ試験に加え、被試験デバイス200が出力する出力信号の論理値パターンを測定して、被試験デバイスの良否を判定する機能試験を行う機能を有してよい。試験装置100は、パターン発生器12、ドライバ10、レベル比較部14、タイミング比較部20、マルチストローブ発生部30、変化点検出部40、選択部50、変化点メモリ60、及び処理部70を備える。
パターン発生器12は、予め定められた論理値パターンを有する試験信号を生成して、ドライバ10を介して被試験デバイス200に供給する。ドライバ10は、試験信号の波形を整形して、被試験デバイス200に入力してよい。
レベル比較部14は、被試験デバイス200の出力信号のレベルと、与えられる参照レベルとを比較した比較結果を出力する。例えばレベル比較部14は、出力信号のレベルが参照レベルより大きい期間においてH論理を出力して、出力信号のレベルが参照レベル以下である期間においてL論理を出力してよい。
マルチストローブ発生部30は、出力信号のサイクル毎に、位相が異なる複数のストローブ信号を発生する。例えばマルチストローブ発生部30は、時間軸で略等間隔に配置された複数のストローブ信号を、出力信号のサイクル毎に生成してよい。タイミング比較部20は、マルチストローブ発生部30から与えられるストローブ信号のタイミングで、出力信号の論理値を取得する。つまりタイミング比較部20は、出力信号の1サイクルの間に、複数のストローブ信号に応じた複数のタイミングで出力信号の値を取得する。
変化点検出部40は、複数のストローブ信号のそれぞれのタイミングで取得された出力信号の値に基づいて、出力信号の各サイクルにおける変化点(エッジ)の位置を検出する。例えば変化点検出部40は、各サイクルのいずれのストローブ信号において、出力信号の論理値が遷移したかを検出して、当該ストローブ信号を識別する変化点情報を出力信号のサイクル毎に生成してよい。例えば変化点検出部40は、変化点を検出したストローブ信号の、当該サイクルでの時間軸における順番に基づいて、変化点情報を生成してよい。また、変化点検出部40は、予め設定される期間内において、出力信号の連続する全てのサイクルで変化点のタイミングを検出してよい。
選択部50は、変化点検出部40が出力する変化点情報を変化点メモリ60に入力するか否かを、出力信号のサイクル毎に選択する。例えば選択部50は、特定の原因によるジッタを測定すべく、当該原因によりジッタが生じるサイクルの変化点情報を選択して、変化点メモリ60に入力する。
一例として選択部50は、被試験デバイス200が所定の状態となるサイクルにおける変化点情報を選択して変化点メモリ60に入力してよい。この場合、被試験デバイス200が特定の状態となったときのジッタを選択的に測定することができる。
変化点メモリ60は、変化点情報を格納する変化点格納器の一例である。変化点メモリ60は、選択部50から入力される変化点情報を順次格納する。他の構成例では、変化点格納器として変化点カウンタを設けてもよい。変化点カウンタは、検出された変化点の位置(例えば変化点を検出したストローブ信号の各サイクルにおける位相)毎に、変化点が検出された回数を計数することにより、変化点情報を格納してよい。また、変化点格納器として、変化点メモリ60及び変化点カウンタの双方を設けてもよい。処理部70は、変化点格納器(本例では変化点メモリ60)が格納した変化点情報を解析する。処理部70は、ハードウェア及びソフトウェアのいずれを用いてデータ処理を行ってよく、これらの組み合わせでデータ処理を行ってもよい。
例えば処理部70は、変化点メモリ60に格納されたそれぞれの変化点情報に基づいて、出力信号のジッタを算出する。上述したように、被試験デバイス200が所定の状態となるサイクルにおける変化点情報を選択して変化点メモリ60に入力する場合、処理部70は、被試験デバイス200が特定の状態となったときのジッタを算出することができる。また選択部50は、被試験デバイス200の状態毎に、変化点情報を変化点メモリ60に入力してもよい。この場合、処理部70は、被試験デバイス200の状態毎のジッタを解析することができる。
被試験デバイス200の所定の状態とは、例えば1サイクルにおける状態を指してよく、また複数サイクルに渡って変動する状態を指してもよい。例えば、被試験デバイス200が有する所定のフリップフロップが、所定の論理値を保持する状態であってよく(1サイクルにおける状態)、当該フリップフロップが複数のサイクルにおいて順次保持する論理値パターンが、所定の論理値パターンとなる状態であってもよい(複数サイクルにおける状態)。
また、被試験デバイス200の機能試験を行う場合、処理部70は、タイミング比較部20が検出した出力信号と、出力信号の期待値を示す所定の期待値信号とを比較することにより、被試験デバイス200が正常に機能しているか否かを判定してよい。例えば処理部70は、出力信号の論理値パターンと、期待値信号の論理値パターンとを比較することにより、被試験デバイス200が正常に機能しているか否かを判定してよい。期待値信号は、試験信号に基づいて、パターン発生器12が生成してよい。例えばパターン発生器12は、試験信号の論理値パターンに応じた論理値パターンを有する期待値信号を生成してよい。
また、本例における試験装置100は、一つの出力信号を測定したが、他の例では複数の出力信号を並列に測定してもよい。この場合、試験装置100は、図1に示した構成を複数組有してよい。
図2は、タイミング比較部20及びマルチストローブ発生部30の構成の一例を示す図である。上述したようにマルチストローブ発生部30は、位相の異なる複数のストローブ信号を有するマルチストローブを、出力信号のサイクル毎に出力する。本例におけるマルチストローブ発生部30は、縦続接続された複数の遅延素子32−k(但し、kは1からnの自然数)を有する。
それぞれの遅延素子32が出力する信号を取り出すことにより、位相の異なる複数のストローブ信号を生成することができる。また、初段の遅延素子32−1には、出力信号と同一周期でパルスが配置されたクロック信号が入力される。これにより、出力信号のそれぞれのサイクルにおいて、位相の異なる複数のストローブ信号を生成することができる。
ここで、複数の遅延素子32が生成する遅延の総和は、出力信号の1周期より小さくてよい。また、それぞれの遅延素子32における遅延量は同一であってよい。この場合、時間軸において等間隔に配置された複数のストローブ信号を生成できる。また、複数のストローブ信号が有するべき時間軸における配置パターンに基づいて、それぞれの遅延素子32における遅延量を調整してもよい。
また、遅延素子32における遅延量は一定であってよく、また可変であってもよい。例えば、遅延素子32における遅延量は、ジッタを測定すべき測定分解能に応じて調整可能であってよい。
タイミング比較部20は、複数の遅延素子32に一対一に対応する複数のフリップフロップ22を有する。それぞれのフリップフロップ22は、レベル比較部14が出力する出力信号の論理値を、対応する遅延素子32が出力するストローブ信号のタイミングで取得する。
それぞれのフリップフロップ22には、レベル比較部14が出力する出力信号の論理値が、略同一の伝送遅延量を有する伝送路を介して入力されてよい。この場合、タイミング比較部20は、対応する遅延素子32の遅延量に応じたタイミングで、出力信号の論理値を取得する。
また図2に示すように、タイミング比較部20は、縦続接続された複数の遅延素子24−k(但し、kは1からnの自然数)を更に有してよい。複数の遅延素子24は、複数の遅延素子32と一対一に対応して設けられる。
初段の遅延素子24には、レベル比較部14が出力する論理値が入力される。それぞれの遅延素子24は、入力される論理値を順次遅延させて、後段の遅延素子24に入力する。それぞれの遅延素子24の遅延量は同一であってよい。また、遅延素子24の遅延量は、遅延素子32の遅延量とは異なる値が設定される。
それぞれのフリップフロップ22は、対応する遅延素子24が出力する論理値を、対応する遅延素子32が出力するストローブ信号のタイミングで取得する。このような構成により、タイミング比較部20は、対応する遅延素子24及び遅延素子32における遅延量の差分に応じて位相が異なる複数のタイミングで、出力信号の論理値を取得する。このように、本例におけるストローブ信号の位相差は、遅延素子24及び遅延素子32における遅延量の差分により定まる。このため、遅延素子32が生成できる最小の遅延量より細かい時間分解能で、出力信号の論理値をサンプリングすることができる。
それぞれのフリップフロップ22が取得した論理値は、変化点検出部40に入力される。例えばフリップフロップ22がn個設けられている場合、変化点検出部40には、出力信号のサイクル毎にnビットのデータが入力される。このとき、当該データにおいて隣接するビットは、時間軸において隣接するストローブ信号のタイミングで検出された出力信号の論理値を示す。つまり、各サイクルにおける当該データの各ビットの値は、当該ビットに対応するフリップフロップ22が、当該サイクルにおいて取得した論理値を示す。
図3は、変化点検出部40の構成の一例を示す図である。変化点検出部40は、複数の排他的論理和回路42及びエンコーダ44を有する。それぞれの排他的論理和回路42には、タイミング比較部20からサイクル毎に入力されるデータのうち、隣接するビットの論理値の排他的論理和を出力する。
それぞれの排他的論理和回路42は、入力されるビットの論理値が遷移しているときに論理値1を出力して、入力されるビットの論理値が遷移していないときに論理値0を出力する。つまり、それぞれの排他的論理和回路42は、対応する2つのストローブ信号の間に、出力信号の論理値が遷移しているときに論理値1を出力して、出力信号の論理値が遷移していないときに論理値0を出力する。このため、論理値1を出力する排他的論理和回路42の位置(番号)を、出力信号のサイクル毎に検出することにより、各サイクルにおける変化点の時間軸における位置を検出できる。
エンコーダ44は、それぞれの排他的論理和回路42が出力する論理値を、出力信号のサイクル毎に受け取る。例えばエンコーダ44は、出力信号のサイクル毎に、(n−1)ビットのデータを受け取る。そして、エンコーダ44は、受け取ったデータにおいて論理値1を示すビットの位置を、例えば2進法で表現したデータを生成して、選択部50に出力する。このような処理により、変化点情報のビット数を圧縮することができる。
図4は、タイミング比較部20及び変化点検出部40の動作の一例を示すタイミングチャートである。図4においてTは、出力信号の理想的な周期を示す。マルチストローブ発生部30には、T〜2T、2T〜3T、3T〜4T、・・・の各サイクルにおいて、複数のストローブ信号を生成する。マルチストローブ発生部30は、出力信号の各サイクルにおいて、サイクル全体に渡って配置される複数のストローブ信号を生成してよく、図4に示すように、各サイクルの所定の期間に渡って配置される複数のストローブ信号を生成してもよい。例えば出力信号の立ち上がりの変化点を検出する場合、マルチストローブ発生部30は、出力信号の各サイクルの前半に配置される複数のストローブ信号を生成してよい。
タイミング比較部20は、それぞれのストローブ信号のタイミングで、出力信号の論理値を取得する。当該取得結果は、出力信号のサイクル毎に、変化点検出部40に入力される。変化点検出部40の複数の排他的論理和回路42は、受け取ったデータにおいて論理値が遷移するビット位置を、出力信号のサイクル毎に検出する。そして、エンコーダ44は、排他的論理和回路42が検出したビット位置を2進法で表現したデータを出力する。例えばT〜2Tのサイクルにおいて、排他的論理和回路42が検出するビット位置は2番目のビットであり、エンコーダ44は、「010」のデータを変化点情報として出力する。
図5Aは、選択部50の動作の一例を説明する図である。上述したように選択部50は、ジッタを測定するべきサイクルに対して、変化点検出部40が検出した変化点情報を選択して、変化点メモリ60に入力する。本例において、ジッタを測定するべきサイクルは、パターン発生器12から受け取るイネーブル信号Enにより指定されてよい。
例えばパターン発生器12は、被試験デバイス200の機能試験において生成する期待値信号に代えて、出力信号のジッタを測定するか否かをサイクル毎に指定するイネーブル信号を生成してよい。イネーブル信号は、出力信号と同期して与えられてよい。例えばパターン発生器12は、使用者等により予め指定されたサイクルにおいて論理値1を示し、他のサイクルにおいては論理値0を示すイネーブル信号を生成してよい。選択部50は、イネーブル信号が論理値1を示すサイクルにおける変化点情報を、変化点メモリ60に入力する。
またパターン発生器12は、被試験デバイス200の機能試験において生成する期待値信号と同一の信号を、イネーブル信号として出力してもよい。つまり、ジッタ試験において被試験デバイス200に入力する試験信号を、機能試験において被試験デバイス200に入力したと仮定した場合に、パターン発生器12が生成すべき期待値信号をイネーブル信号として出力してよい。選択部50は、イネーブル信号が所定の論理値を示すサイクルにおける変化点情報を、変化点メモリ60に入力する。
また選択部50は、イネーブル信号の複数のサイクルにおける論理値パターンが、所定の論理値パターンと一致する場合に、当該複数のサイクルに対応する複数の変化点情報を変化点メモリ60に入力してもよい。選択部50は、変化点検出部40が出力する複数のサイクルに渡る変化点情報を一時的に保持するバッファを有してよい。また、当該所定の論理値パターンは、使用者等により予め設定されてよい。例えば使用者等は、被試験デバイス200の特定の状態におけるジッタを測定したい場合、当該状態の被試験デバイス200が出力すると推定される出力信号の論理値パターンを、当該所定の論理値パターンとして設定してよい。
また、当該所定の論理値パターンは、パターン発生器12が生成してもよい。例えばパターン発生器12は、被試験デバイス200を特定の状態とする場合に入力すべき試験信号の論理値パターンに基づいて、当該所定の論理値パターンを生成してよい。また、被試験デバイス200の動作をシミュレートするシミュレータを用いて、当該試験信号を入力した場合に被試験デバイス200が出力すべき出力信号の論理値パターンを求め、当該所定の論理値パターンとしてもよい。
また、試験装置100は、変化点メモリ60を複数有してよい。ここで、複数の変化点メモリ60とは、同一のメモリにおける複数のアドレス領域を指してよく、それぞれ独立した複数のメモリであってもよい。この場合選択部50は、選択したそれぞれの変化点情報を、いずれの変化点メモリ60に入力するかをサイクル毎に制御してよい。本例において、変化点情報をいずれの変化点メモリ60に入力するかは、パターン発生器12から受け取るメモリ指定信号selにより指定されてよい。
例えば、被試験デバイス200の複数の状態におけるジッタを測定する場合、パターン発生器12は、それぞれの変化点情報を、対応するサイクルにおける被試験デバイス200の状態に対応する変化点メモリ60に入力させるメモリ指定信号を生成してよい。パターン発生器12は、被試験デバイス200に入力する試験信号の論理値パターンに基づいて、それぞれのサイクルにおける被試験デバイス200の状態を判定して、メモリ指定信号selを生成してよい。
また選択部50は、被試験デバイス200のそれぞれの状態毎に、被試験デバイス200の出力信号が有するべき論理値パターン(以下、状態毎パターンと称する)が与えられてよい。また、複数の状態毎パターンは、複数の変化点メモリ60と一対一に対応して設定される。選択部50は、イネーブル信号の論理値パターンが、いずれかの状態毎パターンに一致した場合に、当該論理値パターンに対応するサイクルにおける変化点情報を、当該状態毎パターンに対応する変化点メモリ60に入力してよい。この場合、イネーブル信号が、ジッタを測定すべきサイクルを指定する情報と、変化点情報を入力すべきメモリを指定する情報とを包含する。つまり、イネーブル信号が、メモリ指定信号としても用いられる。
図5Bは、図5Aにおいて説明した選択部50の動作の一例を示すタイミングチャートである。図5BにおいてDnは、変化点検出部40がサイクル毎に出力する変化点情報である。上述したように、選択部50は、イネーブル信号Enにより指定されるサイクルの変化点情報を、メモリ指定信号selにより指定される変化点メモリ60に入力する。
図5Bに示す例では、第1サイクルにおけるデータD1を、第1の変化点メモリ60−1に入力して、第3サイクルにおけるデータD3を、第3の変化点メモリ60−3に入力する。このような動作により、出力信号のジッタを容易に解析することができる。例えば、変化点情報が被試験デバイス200のそれぞれの状態に対応する変化点メモリ60に格納されるので、各状態におけるジッタを解析することができる。このため、出力信号にジッタが生じる要因を解析することができる。
図6Aは、選択部50の他の動作例を説明する図である。本例における選択部50は、変化点情報を変化点メモリ60に入力するか否かを、被試験デバイス200が出力する状態信号の各サイクルにおける値に応じてサイクル毎に選択する。ここで状態信号とは、被試験デバイス200の内部回路の状態に応じて論理値又は論理値パターンが変化する信号である。また、状態信号は、被試験デバイス200の出力信号と同期した信号であることが好ましい。
例えば被試験デバイス200がソースシンクロナスデバイスである場合、試験装置100は、被試験デバイス200が出力するクロック信号DQSを出力信号として受け取り、被試験デバイス200が出力するデータ信号DQを状態信号として受け取ってよい。この場合、状態信号の論理値は、内部回路の状態に応じて変化する。また、試験装置100は、被試験デバイス200が出力する一つのデータ信号を出力信号として受け取り、被試験デバイス200が出力する他のデータ信号を状態信号として受け取ってもよい。また、試験装置100は、被試験デバイス200が出力する一つのデータ信号を、出力信号及び状態信号として受け取ってもよい。
選択部50は、状態信号の論理値又は論理値パターンが、予め定められた論理値又は論理値パターンと一致するか否かをサイクル毎に判定して、一致したサイクルにおける変化点情報を変化点メモリ60に入力する。例えば選択部50は、状態信号の論理値又は論理値パターンが、ジッタを測定すべき被試験デバイス200の状態に応じた論理値又は論理値パターンと一致した場合に、一致したサイクルにおける変化点情報を変化点メモリ60に入力してよい。
また、選択部50には、被試験デバイス200の複数の状態に対応して、状態信号が有するべき論理値又は論理値パターン(以下、状態毎パターンと称する)が複数与えられてよい。複数の状態毎パターンは、複数の変化点メモリ60と一対一に対応して設定される。選択部50は、状態信号の論理値パターンが、いずれかの状態毎パターンに一致した場合に、当該論理値パターンに対応するサイクルにおける変化点情報を、当該状態毎パターンに対応する変化点メモリ60に入力してよい。この場合、状態信号が、メモリ指定信号としても用いられる。また、図5Aおよび図5Bにおいて説明した場合と同様に、パターン発生器12がメモリ指定信号を生成してもよい。
図6Bは、図6Aにおいて説明した選択部50の動作の一例を示すタイミングチャートである。本例では、ジッタを測定すべき被試験デバイス200の状態における、状態信号の論理パターンをA及びBで示す。
上述したように、選択部50は、状態信号の論理パターンが、論理パターンAと一致するサイクルを検出して、当該サイクルにおける変化点情報を第1の変化点メモリ60−1に入力する。また選択部50は、状態信号の論理パターンが、論理パターンBと一致するサイクルを検出して、当該サイクルにおける変化点情報を第2の変化点メモリ60−2に入力する。このような動作により、図5Aおよび図5Bにおいて説明した場合と同様に、出力信号のジッタを容易に解析することができる。例えば、被試験デバイス200の状態毎のジッタ、出力信号の論理値パターンに依存するジッタ等を容易に解析することができる。
例えば、複数のサイクルで連続して論理値1を示した後に、論理値0に遷移する変化点のジッタと、論理値1が連続せずに(論理値1を1サイクル示した後に)、論理値0に遷移する変化点のジッタとは、異なる場合がある。本例における試験装置100によれば、論理値パターン毎にジッタを測定することができるので、係るパターン依存性のジッタを容易に解析することができる。
図7Aは、選択部50の他の動作例を説明する図である。本例におけるパターン発生器12は、与えられる試験プログラムを実行して、試験パターンを生成する。例えば試験プログラムは、パターン発生器12に実行されるべき命令群を有しており、パターン発生器12は、当該命令を順次実行することにより試験パターンを順次生成して、被試験デバイス200に逐次入力してよい。パターン発生器12が実行すべき命令の順序は、プログラムカウンタ16が生成するアドレス等の値で指定されてよい。
試験信号の論理パターンは、どのような命令により生成されたかにより変化する。つまり、被試験デバイス200の状態は、入力される試験信号がどのような命令により生成されたかにより変化する。このため、所定の命令又は命令群を実行したときに、被試験デバイス200が出力する出力信号のジッタを測定することにより、被試験デバイス200の所定の状態におけるジッタを測定することができる。
選択部50は、所定の命令又は命令群を実行したサイクルにおける変化点情報を、変化点メモリ60に入力してよい。例えば図7Aに示すように、試験装置100は、出力信号のジッタを測定すべきプログラム範囲を、プログラムカウンタ16の値の範囲として記憶する範囲設定レジスタ80を有する。選択部50は、試験プログラムの実行中においてプログラムカウンタ16の値が範囲設定レジスタ80により指定された範囲内であることを条件として、サイクル毎に変化点情報を変化点メモリ60に順次入力してよい。
また、試験装置100は、プログラムカウンタ16の値の異なる範囲を記憶する複数の範囲設定レジスタ80を有してよい。また、範囲設定レジスタ80及び変化点メモリ60は、一対一に対応して設けられてよい。
選択部50は、試験プログラムの実行中においてプログラムカウンタ16の値がいずれかの範囲設定レジスタ80により指定された範囲内であるか否かを、サイクル毎に判定する。そして、プログラムカウンタ16の値が、いずれかの範囲設定レジスタ80の指定範囲内である場合に、当該サイクルにおける変化点情報を当該範囲設定レジスタ80に対応付けられた変化点メモリ60に順次入力する。
また、それぞれの範囲設定レジスタ80は、プログラムカウンタ16の値が、自己に設定された指定範囲内であるか否かをサイクル毎に判定して、選択部50に通知してもよい。選択部50は、それぞれの範囲設定レジスタ80から通知される判定結果に応じて、当該サイクルにおける変化点情報を、いずれの変化点メモリ60に格納するか、及び格納しないかを選択してよい。
図7Bは、図7Aにおいて説明した選択部50の動作の一例を示すタイミングチャートである。本例では、それぞれの範囲設定レジスタ80が、プログラムカウンタ16の値が、自己に設定された指定範囲内であるか否かを選択部50に通知する。上述したように、選択部50は、プログラムカウンタ16の値が、いずれかの指定範囲内である場合に、当該サイクルにおける変化点情報を、当該指定範囲に対応する変化点メモリ60に入力する。このような動作により、図5Aおよび図5Bにおいて説明した場合と同様に、出力信号のジッタを容易に解析することができる。
図8Aは、選択部50の他の動作例を説明する図である。本例における選択部50は、被試験デバイス200の消費電力に応じて、変化点情報を変化点メモリ60に入力するか否かを選択する。例えば選択部50は、被試験デバイス200の消費電力の各サイクルにおける平均値又は最大値等が所定の参照値より大きい場合に、当該サイクルの変化点情報を変化点メモリ60に入力してよい。
本例における試験装置100は、被試験デバイス200の消費電力を測定する電力測定部90を更に備える。電力測定部90は、被試験デバイス200に入力される電源電力の平均値を、サイクル毎に算出してよい。また、電力測定部90は、それぞれのサイクルにおける消費電力の平均値が、所定の参照値より大きいか否かを、サイクル毎に選択部50に通知してよい。選択部50は、電力測定部90から通知される、消費電力と参照値との比較結果に応じて、当該サイクルの変化点情報を変化点メモリ60に入力するか否かを選択してよい。
また選択部50は、被試験デバイス200の各サイクルにおける消費電力に応じて、各サイクルにおける変化点情報をいずれの変化点メモリ60に入力するかを選択してもよい。例えば電力測定部90は、複数の電力範囲が与えられ、被試験デバイス200の消費電力がいずれの電力範囲に属するかを、サイクル毎に選択部50に通知してよい。選択部50は、電力測定部90から通知される電力範囲に応じて、当該サイクルの変化点情報をいずれの変化点メモリ60に格納するか、又は格納しないかを選択してよい。
図8Bは、図8Aにおいて説明した選択部50の動作の一例を示すタイミングチャートである。本例の電力測定部90は、被試験デバイス200の消費電力のサイクル毎の平均値と、所定の電力値W1及びW2とを比較して、当該平均値がいずれの電力範囲(0〜W2、W2〜W1、W1〜)に属するかをサイクル毎に選択部50に通知する。
選択部50は、各サイクルの変化点情報をいずれの変化点メモリ60に格納するかを、各サイクルにおいて電力測定部90から通知される電力範囲の情報に基づいて選択する。本例では、消費電力の平均値が第0の電力範囲(0〜W2)に属する場合、選択部50は、当該サイクルにおける変化点情報を変化点メモリ60に入力しない。また、消費電力の平均値が第1の電力範囲(W2〜W1)に属する場合、選択部50は、当該サイクルにおける変化点情報を第1の変化点メモリ60−1に入力する。また、消費電力の平均値が第2の電力範囲(W1〜)に属する場合、選択部50は、当該サイクルにおける変化点情報を第2の変化点メモリ60−2に入力する。
このような動作により、図5Aおよび図5Bにおいて説明した場合と同様に、出力信号のジッタを容易に解析することができる。例えば、消費電力で示される被試験デバイス200の状態毎に、ジッタを測定することができる。
図9Aは、処理部70の構成の一例を示す図である。処理部70は、算出部72、分布生成部74、調整部76を有する。算出部72は、変化点メモリ60が格納したそれぞれの変化点情報に基づいて、出力信号のジッタを算出する。算出部72は、変化点メモリ60が格納したそれぞれの変化点情報の値を、時間軸で整列させて、各サイクルにおけるタイミングジッタを示すジッタ系列としてよい。
また算出部72は、それぞれの変化点情報の値から、所定の基準値を減じた値を時間軸で整列させて、ジッタ系列としてもよい。また算出部72は、ジッタ系列におけるそれぞれのデータ値の二乗平均を、出力信号のタイミングジッタのRMS値として算出してもよい。また算出部72は、ジッタ系列におけるそれぞれのデータ値の最大値と最小値との差分を、出力信号のタイミングジッタのピークツゥピーク値として算出してもよい。
試験装置100が一つの変化点メモリ60を有する場合、算出部72は、変化点メモリ60が格納したそれぞれの変化点情報に基づいて、被試験デバイス200の特定の状態におけるジッタを算出することができる。また、試験装置100が複数の変化点メモリ60を有する場合、算出部72は、それぞれの変化点メモリ60毎に、上述した処理を行ってよい。この場合、算出部72は、被試験デバイス200のそれぞれの状態におけるジッタを算出することができる。
分布生成部74は、ジッタの分布を生成する。例えば分布生成部74は、算出部72が算出したジッタ系列のそれぞれの値の分布を、ジッタの分布として生成してよい。また、分布生成部74は、算出部72が変化点メモリ60毎に生成したそれぞれのジッタ系列について、それぞれジッタ分布を生成してよい。
調整部76は、算出部72が算出したタイミングジッタのRMS値、ピークツゥピーク値、又は分布生成部74が生成したジッタ分布に基づいて、マルチストローブ発生部30が発生する複数のストローブ信号の時間間隔を調整する。調整部76は、それぞれの遅延素子32の遅延量を調整することにより、ストローブ信号の時間間隔を調整してよい。
例えば調整部76は、それぞれのストローブ信号の時間間隔が、タイミングジッタのRMS値より小さくなるように、遅延素子32の遅延量を調整してよい。また分布生成部74は、ジッタ分布に基づいて、ジッタの確定成分のピークツゥピーク値DJを算出してよい。一般に、ジッタの成分は確定成分とランダム成分とを含む。確定成分とは、回路特性、データパターン等の確定的な要因に依存して生じる再現可能なジッタ成分であり、例えばサイン波ジッタ等を指してよい。またランダム成分とは、熱雑音等の不確定な要因で生じるジッタ成分を指してよい。
図9Bは、ジッタ分布の一例を示す図である。図9Bにおいて横軸はジッタ値を示す。また縦軸は、それぞれのジッタ値が出現する確率を示す。分布生成部74は、ジッタ系列に基づいて、図9Bに示すような確率密度分布を生成してよい。
上述したように、ジッタ成分は確定成分とランダム成分とを含む。確定成分は、例えばサイン波ジッタのように、振幅(ジッタ値)が所定の範囲内で変動する成分である。このため、当該振幅範囲の外では、確率密度は0となる。
これに対し、ランダム成分は、確率密度分布が例えばガウス分布で表される。このため、確定成分とランダム成分を含むジッタの確率密度分布は、図9Bに示すように、確定成分の確率密度分布と、確定成分のそれぞれの振幅境界におけるガウス分布(ランダム成分)とを重ね合わせた分布となる。
上述したように、分布生成部74は、ジッタ分布に基づいて、ジッタの確定成分のピークツゥピーク値DJを算出してよい。例えば分布生成部74は、ジッタ分布のピーク間距離を求めることにより、ピークツゥピーク値DJを求めてよい。調整部76は、それぞれのストローブ信号の時間間隔が、ジッタの確定成分のピークツゥピーク値DJより小さくなるように、遅延素子32の遅延量を調整してよい。
以上のように、ストローブ信号の時間間隔を調整することにより、出力信号のジッタを精度よく測定することができる。また、被試験デバイス200の複数の状態に対応して、タイミングジッタ及び確定成分のピークツゥピーク値を複数求めた場合、調整部76は、いずれかの状態に対するタイミングジッタ又は確定成分のピークツゥピーク値に基づいて、ストローブ信号の時間間隔を調整してよい。例えば調整部76は、使用者等から指定される被試験デバイス200の状態に対するタイミングジッタ又は確定成分のピークツゥピーク値に基づいて、ストローブ信号の時間間隔を調整してよい。また調整部76は、もっとも小さいタイミングジッタ又は確定成分のピークツゥピーク値に基づいて、ストローブ信号の時間間隔を調整してもよい。
図10Aは、処理部70の他の構成例を示す図である。本例における処理部70は、算出部72、フーリエ変換部78、抽出部82、及び検出部84を有する。算出部72は、図9Aに関連して説明した算出部72と同一であってよい。
フーリエ変換部78は、算出部72が生成した時間軸のジッタ系列を、周波数領域のスペクトラムに変換する。例えばフーリエ変換部78は、ジッタ系列をフーリエ変換してよい。図10Bは、ジッタ系列のスペクトラムの一例を示す図である。
抽出部82は、フーリエ変換部78が生成したスペクトラムにおいて周波数成分がピークとなる周波数fDを検出する。抽出部82は、最も値が大きいピークの周波数を検出してよい。当該周波数fDは、例えばサイン波ジッタ等のジッタの確定成分の周波数に対応する。抽出部82は、最も値が大きいピークの周波数を検出してよい。
また抽出部82は、算出部72が生成した出力信号のジッタ系列を、当該周波数fDに対応する周期TDで分割する。図11Aは、算出部72が生成した出力信号のジッタ系列の一例を示す図である。尚、図11Aにおいて、周波数fDのサイン波を点線で示す。ジッタ系列は、周波数fDに最大のピークを有するので、図11Aに示すように周波数fDのサイン波の成分が比較的に大きくあらわれる波形となる。
抽出部82は、それぞれの分割領域毎に、予め指定された位相範囲のデータ列を抽出する。そして、全ての位相範囲に含まれるデータ値の平均値(平均ジッタ量)を算出する。また、抽出部82は、位相範囲の位置xを順次変化させて、それぞれの位置における平均ジッタ量を算出する。
図11Bは、位相範囲のそれぞれの位置に対して算出される平均ジッタ量の一例を示す図である。検出部84は、抽出部82が算出した平均ジッタ量が最大となる位相範囲の位置xAを検出してよい。また検出部84は、このときの平均ジッタ量Aを検出してよい。
また検出部84は、抽出部82が算出した平均ジッタ量が最小となる位相範囲の位置xBを検出してよい。また検出部84は、このときの平均ジッタ量Bを検出してよい。このような動作により、出力信号のジッタを解析することができる。例えば、検出部84は、検出した平均ジッタ量の最大値A及び最小値Bの差分を、ジッタの確定成分のピークツゥピーク値として算出してよい。また検出部84は、周波数fDを、確定成分の周波数として算出してよい。
また処理部70は、図10Aから図11Bにおいて説明した処理を、被試験デバイス200のそれぞれの状態に対して行ってよい。つまり、それぞれの変化点メモリ60が格納した変化点情報のデータ列に対して、図10Aから図11Bにおいて説明した処理を変化点メモリ60毎にそれぞれ行ってよい。
以上、本発明の(一)側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明の(一)実施形態によれば、出力信号のジッタを容易に解析することができる試験装置を実現することができる。
Claims (15)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する出力信号のサイクルごとに、位相が異なる複数のストローブ信号を発生するマルチストローブ発生部と、
前記複数のストローブ信号のそれぞれのタイミングで、前記出力信号の値を取得する複数のタイミング比較部と、
前記複数のストローブ信号のそれぞれのタイミングにおいて取得された前記出力信号の値に基づいて、前記出力信号の変化点に位置する前記ストローブ信号を識別する変化点情報を生成する変化点検出部と、
入力される前記変化点情報を格納する変化点格納器と、
前記変化点検出部が出力する前記変化点情報を、変化点格納器に入力するか否かを前記出力信号のサイクルごとに選択する選択部と、
前記変化点格納器に格納されたそれぞれの前記変化点情報に基づいて、前記出力信号のジッタを算出する算出部と
を備える試験装置。 - 前記変化点検出部は、前記被試験デバイスの出力信号の変化点のタイミングを、所定の期間内で連続する全ての前記サイクルで検出して、前記変化点格納器に格納する
請求項1に記載の試験装置。 - 前記被試験デバイスが出力する前記出力信号の良否を判定する機能試験において、前記出力信号の期待値を示す期待値信号を発生するパターン発生器を備え、
前記パターン発生器は、前記被試験デバイスが出力する前記出力信号のジッタを測定するジッタ試験において、前記出力信号のジッタを測定するか否かをサイクル毎に指定するイネーブル信号を発生し、
前記選択部は、前記イネーブル信号が前記出力信号のジッタを測定するべきことを示すサイクルについて、前記変化点情報を前記変化点格納器に入力する
請求項1に記載の試験装置。 - 複数の前記変化点格納器を備え、
前記パターン発生器は、前記被試験デバイスが出力する前記出力信号のジッタを測定するジッタ試験において、前記出力信号のジッタを測定するか否かを指定するイネーブル信号および前記変化点情報を格納すべき前記変化点格納器を指定するメモリ指定信号をサイクル毎に発生し、
前記選択部は、前記イネーブル信号が前記出力信号のジッタを測定するべきことを示すサイクルについて、前記変化点情報を前記メモリ指定信号により指定される前記変化点格納器に入力する
請求項3に記載の試験装置。 - 前記被試験デバイスが出力する前記出力信号の良否を判定する機能試験において、前記出力信号の期待値を示す期待値信号を発生するパターン発生器を備え、
前記選択部は、前記被試験デバイスが出力する前記出力信号のジッタを測定するジッタ試験において、前記期待値信号が予め指定した値となるサイクルについて、前記変化点情報を前記変化点格納器に入力する
請求項1に記載の試験装置。 - 前記被試験デバイスを試験する試験プログラムを実行し、前記被試験デバイスに供給すべき試験パターンを発生するパターン発生器と、
前記試験プログラムの実行中における、前記出力信号のジッタを測定すべきプログラム範囲を、前記パターン発生器が有するプログラムカウンタの値の範囲として記憶する範囲設定レジスタと、
を備え、
前記選択部は、前記試験プログラムの実行中において前記プログラムカウンタの値が前記範囲設定レジスタにより指定された範囲内であることを条件として、サイクル毎に前記変化点情報を前記変化点格納器に順次入力する
請求項1に記載の試験装置。 - 複数の前記範囲設定レジスタと、
それぞれがいずれかの前記範囲設定レジスタに対応付けられた複数の前記変化点格納器と、
を備え、
前記選択部は、前記試験プログラムの実行中において前記プログラムカウンタの値が一の前記範囲設定レジスタにより指定された範囲内である場合に、前記変化点情報を当該一の範囲設定レジスタに対応付けられた前記変化点格納器に順次入力する
請求項6に記載の試験装置。 - 前記被試験デバイスは、前記出力信号と、前記被試験デバイスの内部回路の状態に応じて変化する状態信号とを出力するものであり、
前記選択部は、前記状態信号の値に応じて前記変化点情報を前記変化点格納器に順次入力するか否かを選択する
請求項1に記載の試験装置。 - 複数の前記変化点格納器を備え、
前記選択部は、前記状態信号の値に応じて前記変化点情報を格納すべき前記変化点格納器を選択する
請求項8に記載の試験装置。 - 前記被試験デバイスの消費電力を測定する電力測定部を更に備え、
前記選択部は、前記被試験デバイスの消費電力に応じて前記変化点情報を前記変化点格納器に順次入力するか否かを選択する
請求項1に記載の試験装置。 - 複数の前記変化点格納器を備え、
前記選択部は、前記被試験デバイスの消費電力に応じて前記変化点情報を入力すべき前記変化点格納器を選択する
請求項10に記載の試験装置。 - 前記算出部が算出する前記出力信号のジッタ系列を周波数領域に変換するフーリエ変換部と、
周波数領域において周波数成分がピークとなる周波数に応じた周期毎に、前記出力信号のジッタ系列から予め指定された位相範囲のデータ列を抽出する抽出部と、
前記周期中における前記位相範囲の位置を変えながら複数の前記データ列を抽出し、位相範囲に含まれるデータの平均値が最大となる前記位相範囲の位置を検出する検出部と
を備える請求項1に記載の試験装置。 - 前記出力信号のジッタの分布を生成する分布生成部と、
前記ジッタの分布に基づいて、前記マルチストローブ発生部が発生する複数のストローブ信号の時間間隔を調整する調整部と、
を備える請求項1に記載の試験装置。 - 前記変化点格納器は、入力される前記変化点情報を順次格納する変化点メモリである
請求項1に記載の試験装置。 - 前記変化点格納器は、前記変化点の位置毎に、前記変化点が検出された回数を計数する変化点カウンタである
請求項1に記載の試験装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/839,535 | 2007-08-15 | ||
US11/839,535 US7756654B2 (en) | 2007-08-15 | 2007-08-15 | Test apparatus |
PCT/JP2008/064435 WO2009022691A1 (ja) | 2007-08-15 | 2008-08-11 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009022691A1 true JPWO2009022691A1 (ja) | 2010-11-18 |
Family
ID=40350743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009528132A Pending JPWO2009022691A1 (ja) | 2007-08-15 | 2008-08-11 | 試験装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7756654B2 (ja) |
JP (1) | JPWO2009022691A1 (ja) |
KR (1) | KR101095642B1 (ja) |
DE (1) | DE112008002113T5 (ja) |
TW (1) | TW200914848A (ja) |
WO (1) | WO2009022691A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101085564B1 (ko) * | 2007-04-27 | 2011-11-24 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
JP4359632B2 (ja) * | 2007-06-13 | 2009-11-04 | 株式会社トヨタIt開発センター | プロセッサ動作検査システム及び動作検査回路 |
WO2010131286A1 (ja) * | 2009-05-11 | 2010-11-18 | 株式会社アドバンテスト | 受信装置、試験装置、受信方法および試験方法 |
JPWO2010150304A1 (ja) * | 2009-06-22 | 2012-12-06 | 株式会社アドバンテスト | 位相検出装置、試験装置および調整方法 |
KR20110093606A (ko) * | 2009-11-18 | 2011-08-18 | 가부시키가이샤 어드밴티스트 | 수신 장치, 시험 장치, 수신 방법, 및 시험 방법 |
CN102788947A (zh) * | 2011-05-17 | 2012-11-21 | 联咏科技股份有限公司 | 测试芯片及其芯片测试系统 |
US9618547B2 (en) | 2012-01-24 | 2017-04-11 | University Of Southern California | Digital circuit power measurements using numerical analysis |
KR101384581B1 (ko) * | 2012-08-16 | 2014-04-11 | 주식회사 유니테스트 | 메모리 저장 유닛의 통신 제어 장치 |
US10386395B1 (en) | 2015-06-03 | 2019-08-20 | University Of Southern California | Subcircuit physical level power monitoring technology for real-time hardware systems and simulators |
US10901786B2 (en) | 2019-03-09 | 2021-01-26 | International Business Machines Corporation | Tool for identifying sources of operating system jitter from power consumption measurements |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288005A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | デバッグ及び性能解析用トレースデータ採取方式 |
JP2004125552A (ja) * | 2002-10-01 | 2004-04-22 | Advantest Corp | ジッタ測定装置、及び試験装置 |
JP2006003331A (ja) * | 2004-06-21 | 2006-01-05 | Advantest Corp | 試験装置及び試験方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4112264A (en) * | 1976-12-28 | 1978-09-05 | Bowne Time Sharing, Inc. | Testing and switching system including remotely controllable stations for information transmission and communications networks and systems |
US4896271A (en) * | 1987-08-05 | 1990-01-23 | Tektronix, Inc. | Method and apparatus for measuring jitter in a periodic signal |
US5748672A (en) * | 1995-08-11 | 1998-05-05 | Cenrad, Inc. | System for measuring jitter in a non-binary digital signal |
JP2000222737A (ja) | 1999-01-29 | 2000-08-11 | Sony Corp | 光ディスク評価装置、光ディスクの評価方法及び光ディスクの製造方法 |
US6970528B2 (en) * | 2000-10-17 | 2005-11-29 | Texas Instruments Incorporated | Method and apparatus to measure jitter |
KR101035184B1 (ko) * | 2002-06-10 | 2011-05-17 | 가부시키가이샤 어드밴티스트 | 반도체 시험 장치 |
JP4002811B2 (ja) | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
JP2006003255A (ja) | 2004-06-18 | 2006-01-05 | Anritsu Corp | ジッタ測定方法およびジッタ測定装置 |
KR100845804B1 (ko) | 2007-02-27 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 클럭 제어 회로 및 방법 |
-
2007
- 2007-08-15 US US11/839,535 patent/US7756654B2/en not_active Expired - Fee Related
-
2008
- 2008-08-11 WO PCT/JP2008/064435 patent/WO2009022691A1/ja active Application Filing
- 2008-08-11 KR KR1020107003549A patent/KR101095642B1/ko not_active IP Right Cessation
- 2008-08-11 DE DE112008002113T patent/DE112008002113T5/de not_active Withdrawn
- 2008-08-11 JP JP2009528132A patent/JPWO2009022691A1/ja active Pending
- 2008-08-14 TW TW097130972A patent/TW200914848A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288005A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | デバッグ及び性能解析用トレースデータ採取方式 |
JP2004125552A (ja) * | 2002-10-01 | 2004-04-22 | Advantest Corp | ジッタ測定装置、及び試験装置 |
JP2006003331A (ja) * | 2004-06-21 | 2006-01-05 | Advantest Corp | 試験装置及び試験方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101095642B1 (ko) | 2011-12-20 |
US20090048796A1 (en) | 2009-02-19 |
WO2009022691A1 (ja) | 2009-02-19 |
TW200914848A (en) | 2009-04-01 |
DE112008002113T5 (de) | 2010-07-08 |
US7756654B2 (en) | 2010-07-13 |
KR20100040320A (ko) | 2010-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101095642B1 (ko) | 시험 장치 | |
KR100997086B1 (ko) | 지터측정장치 및 시험장치 | |
JP4948522B2 (ja) | 測定装置、試験装置、及び電子デバイス | |
TWI412772B (zh) | Receiving device, test device, receiving method and test method | |
JP5351009B2 (ja) | 信号測定装置および試験装置 | |
US7409617B2 (en) | System for measuring characteristics of a digital signal | |
JPWO2008136301A1 (ja) | 試験装置および試験方法 | |
JP5066073B2 (ja) | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス | |
TWI386666B (zh) | 偵測裝置以及測試裝置 | |
JP4355704B2 (ja) | 測定装置、測定方法、及び試験装置 | |
KR20080083305A (ko) | 시험 장치, 시험 방법, 및 프로그램 | |
KR20120132332A (ko) | 시험 장치 및 시험 방법 | |
JP2011232217A (ja) | データ信号品質評価装置 | |
JPWO2007091413A1 (ja) | 変化点検出回路、ジッタ測定装置、及び試験装置 | |
JP5171811B2 (ja) | 試験装置および電子デバイス | |
JP2012083342A (ja) | 測定装置、測定方法、試験装置およびプログラム | |
JP5243340B2 (ja) | 試験装置および試験方法 | |
JP2012247317A (ja) | 試験装置および試験方法 | |
US8536887B2 (en) | Probe circuit, multi-probe circuit, test apparatus, and electric device | |
JP2004101340A (ja) | Ic試験方法及びその試験方法を用いたic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |