JPWO2010150304A1 - 位相検出装置、試験装置および調整方法 - Google Patents

Abstract

信号間の位相差を検出する位相検出装置であって、第１入力信号に対して第２入力信号を設定値に応じて順次遅延させ、入力信号間の相対位相を変化させる毎に、第１入力信号および第２入力信号の位相を比較する位相比較部と、位相比較部における信号の遅延量を予め調整する遅延調整部とを備え、遅延調整部は、第１調整信号、および、第１調整信号の周期より設定値に応じた値だけ周期の小さい第２調整信号を生成し、第１調整信号を第１入力信号、第２調整信号を第２入力信号として位相比較部に入力する信号生成部と、第１調整信号および第２調整信号に対する位相比較部での位相比較結果に基づいて、位相比較部における位相の遅延量を調整する調整部とを有する位相検出装置を提供する。

Description

本発明は、位相検出装置、試験装置および調整方法に関する。

２つの信号間の位相差を検出する回路として、少なくとも一方の信号を順次遅延させ、信号を遅延させる毎に、２つの信号のエッジタイミングを比較する回路が知られている。位相差を精度よく検出するためには、信号の遅延量を精度よく調整することが好ましい。なお、関連する先行技術文献として、下記の特許文献がある。

特開２００４−２３９６６６号公報

信号の遅延量は、例えば、遅延経路を含むループを形成して、当該ループによる信号の発振周期から測定することができる。これにより、遅延経路における遅延量については、調整することができる。

しかし、信号間のエッジタイミングを比較する比較回路の特性にも、ばらつきが存在する。このため、遅延経路における遅延量を測定してキャリブレーションするだけでは、比較回路におけるばらつきを低減できず、信号間の位相差を精度よく検出することができない。このため、比較回路の特性も含めたキャリブレーションを、効率よく実行する手法が望まれている。

上記課題を解決するために、本発明の第１の態様においては、信号間の位相差を検出する位相検出装置であって、第１入力信号に対して第２入力信号を設定値に応じて順次遅延させ、入力信号間の相対位相を変化させる毎に、第１入力信号および第２入力信号の位相を比較する位相比較部と、位相比較部における信号の遅延量を予め調整する遅延調整部とを備え、遅延調整部は、第１調整信号、および、第１調整信号の周期より設定値に応じた値だけ周期の小さい第２調整信号を生成し、第１調整信号を第１入力信号、第２調整信号を第２入力信号として位相比較部に入力する信号生成部と、第１調整信号および第２調整信号に対する位相比較部での位相比較結果に基づいて、位相比較部における位相の遅延量を調整する調整部とを有する位相検出装置、ならびに、当該位相検出装置に係る調整方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施形態に係る試験装置１００の構成を、被試験デバイス２００とあわせて示す図である。 位相検出装置２０の構成例を示す図である。 位相比較部２２の動作例のタイミングチャートを示す。 信号生成部３４の動作例のタイミングチャートを示す。 遅延調整部３０による遅延調整方法の一例を説明するフローチャートを示す。 遅延調整部３０による遅延調整方法の他の例を説明するフローチャートを示す。 遅延調整部３０による遅延調整方法の他の例を説明するフローチャートを示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、実施形態に係る試験装置１００の構成を、被試験デバイス２００とあわせて示す図である。試験装置１００は、半導体回路等の被試験デバイス２００を試験する装置であって、信号入力部１０、位相検出装置２０、および、判定部１２を備える。

信号入力部１０は、被試験デバイス２００に対して試験信号を供給する。例えば信号入力部１０は、使用者等から与えられる試験プログラムに応じた論理パターンまたは波形を有する試験信号を生成する。また、信号入力部１０は、試験サイクルの基準となるレート信号に対して、所定の相対位相を有する試験信号を生成する。

位相検出装置２０は、被試験デバイス２００が出力する信号と、所定の基準信号との位相差を検出する。例えば位相検出装置２０は、被試験デバイス２００が出力する信号と、上述したレート信号との位相差を検出してよい。

判定部１２は、位相検出装置２０における位相差の検出結果に基づいて、被試験デバイス２００の良否を判定する。例えば判定部１２は、位相検出装置２０が検出した位相差が、所定の位相差範囲内か否かに基づいて、被試験デバイス２００の良否を判定してよい。

図２は、位相検出装置２０の構成例を示す図である。位相検出装置２０は、与えられる第１入力信号および第２入力信号の位相差を検出する。本例において、位相検出装置２０には、第１入力信号として被試験デバイス２００が出力する信号が与えられ、第２入力信号として基準信号（レート信号）が与えられる。

位相検出装置２０は、位相比較部２２、測定部５０、結果カウンタ４８、および、遅延調整部３０を備える。位相比較部２２は、第１入力信号に対して第２入力信号を設定値に応じて順次遅延させ、入力信号間の相対位相を変化させる毎に、第１入力信号および第２入力信号の位相を比較する。本例の位相比較部２２は、第１入力信号に対する第２入力信号の位相を一定値ずつ順次遅延させてサンプリングするサンプリング回路２３を、縦続接続してｎ段有する（ただし、ｎは整数）。

それぞれのサンプリング回路２３は、第１伝送部２４、第２伝送部２６、および、サンプリング部２８を有する。第１伝送部２４は、入力される第１入力信号を、後段のサンプリング回路２３における第１伝送部２４に順次伝送する。第１伝送部２４は、例えば可変遅延回路であってよい。それぞれのサンプリング回路２３における第１伝送部２４の遅延量は、一定値Ｔに設定されてよい。

第２伝送部２６は、入力される第２入力信号を、所定の設定値に応じた値だけ、第１伝送部２４より大きい遅延量で遅延させ、後段のサンプリング回路２３における第２伝送部２６に順次伝送する。第２伝送部２６は、例えば可変遅延回路であってよい。それぞれのサンプリング回路２３における第２伝送部２６の遅延量は、一定値Ｔ＋Δτに設定されてよい。当該構成により、サンプリング回路２３を１段通過するごとに、第２入力信号は、第１入力信号に対してΔτずつ遅延する。

サンプリング部２８は、第１伝送部２４が伝送した第１入力信号、および、第２伝送部２６が伝送した第２入力信号の一方で他方をサンプリングする。本例のサンプリング部２８はフリップフロップであって、第２入力信号のエッジタイミングで第１入力信号の値を取り込んで出力する。

測定部５０は、それぞれのサンプリング部２８におけるサンプリング結果を受け取り、当該サンプリング結果から、第１入力信号および第２入力信号の位相差を検出する。上述したように、サンプリング回路２３を１段通過するごとに、第２入力信号は、第１入力信号に対してΔτずつ遅延する。このため、サンプリング部２８の出力論理値が遷移するサンプリング回路２３の段数と、設定値Δτとの乗算値から、当該位相差を検出することができる。

測定部５０は、検出した信号間の位相差を判定部１２に供給する。これにより、判定部１２は、信号間の位相差に基づいて、被試験デバイス２００の良否を判定することができる。

遅延調整部３０は、位相比較部２２における第１伝送部２４および第２伝送部２６の遅延量を、与えられる設定値Δτに応じた遅延量に予め調整する。遅延調整部３０は、第１伝送部２４および第２伝送部２６の遅延差が、設定値Δτに応じた遅延量となるように、第１伝送部２４および第２伝送部２６の少なくとも一方の遅延量を調整してよい。

遅延調整部３０は、信号生成部３４、パルスカウンタ４６、および、調整部３２を有する。信号生成部３４は、第１調整信号、および、第１調整信号の周期より所定の設定値Δτに応じた値だけ周期の小さい第２調整信号を生成する。本例の遅延調整部３０は、第１発振器３６−１、第２発振器３６−２、および、発振制御部４０を有する。

第１発振器３６−１は、第１調整信号を生成して、生成した第１調整信号を第１入力信号として位相比較部２２に入力する。第１発振器３６−１は、周期が第２伝送部２６の遅延量Ｔ＋Δτと略等しい第１調整信号を生成してよい。

第２発振器３６−２は、第２調整信号を生成して、生成した第２調整信号を第２入力信号として位相比較部２２に入力する。第２発振器３６−２は、周期が第１伝送部２４の遅延量Ｔと略等しい第２調整信号を生成してよい。つまり、信号生成部３４は、第１調整信号の周期より、所定の一定値Δτに略等しい値だけ周期の小さい第２調整信号を生成する。

発振制御部４０は、第１発振器３６−１および第２発振器３６−２の発振を同期して開始させる。例えば第１発振器３６−１および第２発振器３６−２は、遅延素子４２および論理回路４４をループ接続したループ発振器であり、発振制御部４０は、それぞれの発振器３６に、同一のタイミングでトリガパルスを入力してよい。なお、第１発振器３６−１における遅延素子４２の遅延量は、第２伝送部２６に設定すべき遅延量と等しくてよい。また、第２発振器３６−２における遅延素子４２の遅延量は、第１伝送部２４に設定すべき遅延量と等しくてよい。

パルスカウンタ４６は、第１発振器３６−１および第２発振器３６−２が出力するパルス数をそれぞれ計数する。パルスカウンタ４６における計数値は、発振制御部４０により第１発振器３６−１および第２発振器３６−２の発振が開始する毎に、初期値にリセットされることが好ましい。

このような構成により、第１調整信号のｋ発目のパルスは、第２調整信号のｋ発目のパルスに対して、ｋ×Δτだけ遅延する（ただし、ｋ＝１、２、・・・、ｎ）。これに対して、ｋ段目のサンプリング回路２３では、第２入力信号は、第１入力信号に対してｋ×Δτだけ遅延する。

このため、ｋ段目のサンプリング回路２３では、第１調整信号および第２調整信号におけるｋ発目のパルスの位相は略同一となる。つまり、ｋ段目のサンプリング回路２３におけるサンプリング部２８が、第１調整信号および第２調整信号のｋ発目のパルスに対して出力する論理値Ｑｋを複数回測定した場合、論理値Ｑｋが、Ｈ（１）またはＬ（０）のそれぞれを示す割合は１対１となる。

結果カウンタ４８は、ｋ段目のサンプリング部２８が、第１調整信号および第２調整信号のｋ発目のパルスに対して出力する論理値Ｑｋについて、論理値Ｈおよび論理値Ｌを示した回数をそれぞれ計数する。調整部３２は、第１調整信号および第２調整信号に対する位相比較部２２での位相比較結果に基づいて、それぞれのサンプリング回路２３における位相の遅延量を調整する。本例の調整部３２は、結果カウンタ４８における計数結果に基づいて、それぞれのサンプリング回路２３における第１伝送部２４および第２伝送部２６の遅延量を制御する。

調整部３２は、ｋ段目のサンプリング回路２３のそれぞれにおける、第１調整信号および第２調整信号のｋ発目のパルスによるサンプリング結果に基づいて、それぞれのサンプリング回路２３における、遅延量差Δτを調整する。より具体的には、調整部３２は、それぞれのサンプリング回路２３について、結果カウンタ４８が計数した論理値ＨおよびＬの回数が略同一となるように、第１伝送部２４および第２伝送部２６の遅延量を制御する。

このとき、調整部３２は、１段目のサンプリング回路２３−１から順番に、遅延量を調整してよい。このような構成により、サンプリング部２８における特性のばらつきも含めた遅延量のキャリブレーションを、効率よく実行することができる。

図３は、位相比較部２２の動作例のタイミングチャートを示す。本例の第１入力信号は、第２入力信号に対してΔＴだけ初期位相が遅れている。ここで初期位相とは、位相比較部２２に入力された時点での位相を指す。１段目のサンプリング回路２３−１では、第２入力信号が第１入力信号に対してΔτだけ遅延する。このため、１段目のサンプリング部２８−１に入力される第１入力信号および第２入力信号間の位相差はΔＴ−Δτとなる。

２段目のサンプリング回路２３−２では、第２入力信号が第１入力信号に対して更にΔτ遅延する。このため、２段目のサンプリング部２８−２に入力される第１入力信号および第２入力信号間の位相差は、ΔＴ−２×Δτとなる。以下同様に、後段のサンプリング回路２３に伝送される毎に、第２入力信号が第１入力信号に対してΔτだけ遅延する。

このため、サンプリング部２８が出力する論理値が遷移する段数を検出することで、Δτの分解能で、第１入力信号および第２入力信号の位相差を検出することができる。本例では、２段目および３段目で、サンプリング部２８の論理値が遷移している。このため、第１入力信号および第２入力信号の初期位相の差が、ΔＴ−２×Δτから、ΔＴ−３×Δτの間であったことがわかる。

図４は、信号生成部３４の動作例のタイミングチャートを示す。上述したように、第１発振器３６−１および第２発振器３６−２は、同時に発振を開始する。また、第１発振器３６−１が出力する第１調整信号の周期は、第２発振器３６−２が出力する第２調整信号の周期よりも、Δτだけ大きい。

このような調整信号を位相比較部２２に入力することで、上述したように、ｋ段目のサンプリング回路２３では、第１調整信号および第２調整信号におけるｋ発目のパルスの位相が略同一となる。このため、ｋ段目のサンプリング部２８が、第１調整信号および第２調整信号のｋ発目のパルスに対して出力する論理値について、論理値Ｈおよび論理値Ｌを示す割合が略同一となるように遅延量を調整することで、容易に各段の遅延量を調整することができる。

なお、調整部３２は、各サンプリング部２８が第１調整信号および第２調整信号の各パルスに対して出力する論理値における、論理値Ｈおよび論理値Ｌの割合が、１対１以外の所定の割合となるように、第１伝送部２４および第２伝送部２６の少なくとも一方の遅延量を調整してもよい。例えば、調整信号のジッタが既知の場合、調整部３２は、各サンプリング部２８における論理値Ｈおよび論理値Ｌの割合が、当該ジッタに応じた値となるように、第１伝送部２４および第２伝送部２６の少なくとも一方の遅延量を調整してもよい。

図５は、遅延調整部３０による遅延調整方法の一例を説明するフローチャートを示す。本例の遅延調整部３０は、１つのサンプリング回路２３において、論理値Ｑｋを一回取得する毎に、信号生成部３４における発振を停止して、新たに発振を開始させる。

なお遅延調整部３０の動作例では、１段目のサンプリング回路２３−１における第１伝送部２４−１および第２伝送部２６−１の遅延量は等しく、２段目以降のサンプリング回路２３において、第２伝送部２６の遅延量が、第１伝送部２４の遅延量よりΔτだけ大きいとする。また、全てのサンプリング回路２３において、第２伝送部２６の遅延量が第１伝送部２４の遅延量よりΔτだけ大きい場合、第１調整信号および第２調整信号の１発目のパルス（すなわち同一位相のパルス）を計数せず、２発目のパルスを１発目のパルスとして、計数を開始してよい。

まず、１段目のサンプリング回路２３−１における第１伝送部２４−１および第２伝送部２６−２の遅延量を調整する（ｋ＝１）。発振制御部４０は、第１発振器３６−１および第２発振器３６−２の発振を同時に開始させる（Ｓ５００）。パルスカウンタ４６は、第１発振器３６−１および第２発振器３６−２が出力するパルス数を計数する。

発振制御部４０は、パルスカウンタ４６が第１発振器３６−１および第２発振器３６−２に対してそれぞれ１つのパルスを計数した場合に、第１発振器３６−１および第２発振器３６−２の発振を停止させる（Ｓ５０２）。そして、結果カウンタ４８は、１段目のサンプリング部２８−１が、第１調整信号および第２調整信号の１発目のパルスに対して出力した論理値Ｑ１に基づいて、１段目のサンプリング部２８−１について計数する論理値ＨまたはＬのいずれかの回数をインクリメントする（Ｓ５０４）。

そして、調整部３２は、論理値Ｑ１を所定の回数測定したか否かを判定する（Ｓ５０６）。論理値Ｑ１についての測定が所定の回数未満の場合、遅延調整部３０は、Ｓ５００からの処理を繰り返す。つまり、発振制御部４０は、ｋ段目のサンプリング回路２３−ｋにおける遅延量を調整する場合に、第１調整信号および第２調整信号のパルス数の計数結果がそれぞれｋ個になったときに第１発振器３６−１および第２発振器３６−２の発振を停止させ、且つ、新たな発振を同期して開始させる処理を、当該所定の回数繰り返す。

そして、論理値Ｑ１についての測定が所定の回数になった場合、調整部３２は、論理値Ｈおよび論理値Ｌについての計数結果が所定の結果と一致するように、第１伝送部２４−１および第２伝送部２６−２の遅延量を調整する（Ｓ５０８）。上述したように、調整部３２は、１段目のサンプリング部２８−１について計数する論理値ＨおよびＬの計数値が、略等しくなるように、第１伝送部２４−１および第２伝送部２６−２の遅延量を調整してよい。なお、第１伝送部２４−１および第２伝送部２６−２の遅延量を変更した場合、１段目のサンプリング部２８−１について、Ｓ５００からの処理を再度実行してよい。

１段目のサンプリング回路２３−１についての、遅延量の調整が終了した場合、ｋ＝ｋ＋１として、Ｓ５００からの処理を繰り返す。それぞれのｋについての処理は、上述したｋ＝１の場合と同様となる。

例えば、ｋ＝ｍのとき、Ｓ５０２において発振制御部４０は、パルスカウンタ４６が第１発振器３６−ｍおよび第２発振器３６−ｍに対してそれぞれｍ個のパルスを計数した場合に、第１発振器３６−ｍおよび第２発振器３６−ｍの発振を停止させる。そして、結果カウンタ４８は、ｍ段目のサンプリング部２８−ｍが出力した論理値Ｑｍに基づいて、ｍ段目のサンプリング部２８−ｍについて計数する論理値ＨまたはＬのいずれかの回数をインクリメントする（Ｓ５０４）。他の処理は、ｋ＝１の場合と同様であってよい。

上記の処理を、１段目のサンプリング回路２３−１から、ｎ段目のサンプリング回路２３−ｎまで繰り返すことで、全段のサンプリング回路２３における遅延量差Δτを調整することができる。また、第１調整信号および第２の調整信号の周期を変更せずに、それぞれのサンプリング回路２３における遅延量を調整できるので、簡易且つ精度よく、全段のサンプリング回路２３における遅延量を調整できる。

図６は、遅延調整部３０による遅延調整方法の他の例を説明するフローチャートを示す。本例の遅延調整部３０は、第１発振器３６−１および第２発振器３６−２を１回発振させる毎に、全段のサンプリング部２８における論理値Ｑｋを取得する。

発振制御部４０は、第１発振器３６−１および第２発振器３６−２の発振を同時に開始させる（Ｓ６００）。パルスカウンタ４６は、第１発振器３６−１および第２発振器３６−２が出力するパルス数を計数する。

発振制御部４０は、パルスカウンタ４６が第１発振器３６−１および第２発振器３６−２に対してそれぞれｎ個のパルスを計数した場合に、第１発振器３６−１および第２発振器３６−２の発振を停止させる（Ｓ６０２）。つまり、発振制御部４０は、パルスカウンタ４６が計数するパルスの個数が、サンプリング部２８の段数と等しくなった場合に、第１発振器３６−１および第２発振器３６−２の発振を停止させる。

そして、結果カウンタ４８は、ｋ段目のサンプリング部２８−ｋが出力した論理値Ｑｋに基づいて、ｋ段目のサンプリング部２８−ｋについて計数する論理値ＨまたはＬのいずれかの回数をインクリメントする（Ｓ６０４）。結果カウンタ４８は、Ｓ６０４の処理を、ｋ＝１からｎまでの、全てのサンプリング部２８に対して実行する。

そして、調整部３２は、それぞれのサンプリング部２８に対して、所定の回数、論理値Ｑｋを測定したか否かを判定する（Ｓ６０６）。論理値Ｑｋに対する測定が所定の回数未満の場合、遅延調整部３０は、Ｓ６００からの処理を繰り返す。つまり、第１調整信号および第２調整信号のパルス数の計数結果がそれぞれｎ個になったときに、第１発振器３６−１および第２発振器３６−２の発振を停止させ、新たな発振を同期して開始させる処理を所定の回数繰り返す。

そして、それぞれのサンプリング回路２３に対する論理値Ｑｋについての測定が所定の回数になった場合、調整部３２は、当該測定結果が所定の結果と一致するように、それぞれのサンプリング回路２３における第１伝送部２４および第２伝送部２６の遅延量を調整する（Ｓ６０８）。このとき調整部３２は、１段目のサンプリング回路２３−１から順番に、遅延量を調整してよい。

なお、いずれかのサンプリング回路２３における遅延量を変更した場合、遅延調整部３０は、遅延量を変更したサンプリング回路２３の次段以降のサンプリング回路２３に対して、Ｓ６００からの処理を繰り返してよい。上記の処理により、第１発振器３６−１および第２発振器３６−２を１回発振させる毎に、全段のサンプリング回路２３における論理値Ｑｋを取得できるので、より効率よく遅延量を調整することができる。

図７は、遅延調整部３０による遅延調整方法の他の例を説明するフローチャートを示す。本例の遅延調整部３０は、第１発振器３６−１および第２発振器３６−２について、発振の開始および停止を繰り返さずに、ｋ段目のサンプリング部２８がｋ発目のパルスに対して出力する論理値Ｑｋを、所定の回数ずつ取得する。

まず、発振制御部４０は、第１調整信号および第２調整信号の周期差Δτと、サンプリング回路２３の段数ｎとを乗算した値Δτ×ｎが、第１調整信号の周期Ｔ＋Δτと略等しくなるように、第１発振器３６−１および第２発振器３６−２における遅延素子４２の遅延量をそれぞれ調整する（Ｓ７００）。これにより、所定の期間毎にパルスのタイミングが同一になる第１調整信号および第２調整信号を生成できる。

そして、発振制御部４０は、第１発振器３６−１および第２発振器３６−２を、同時に発振させる（Ｓ７０２）。結果カウンタ４８は、上述した所定の期間毎に、ｋ段目のサンプリング部２８−ｋが、当該所定の期間におけるｋ発目のパルスについて出力する論理値Ｑｋを取得する（Ｓ７０４）。Ｓ７０４では、当該所定の期間ごとに、図６において説明したＳ６０４の処理と同一の処理を実行してよい。結果カウンタ４８は、取得した論理値に基づいて、それぞれのサンプリング部２８について計数する論理値ＨまたはＬのいずれかの回数をインクリメントする。

そして、発振制御部４０は、それぞれのサンプリング部２８について、上述した論理値Ｑｋを所定の回数ずつ取得したか否かを判定する（Ｓ７０６）。論理値Ｑｋを取得した回数は、パルスカウンタ４６におけるパルスの計数値から、上述した所定の期間が何サイクル経過したかを算出することで取得してよい。

それぞれのサンプリング部２８について、上述した論理値Ｑｋを所定の回数ずつ取得した場合、発振制御部４０は、第１発振器３６−１および第２発振器３６−２の発振を停止する（Ｓ７０８）。そして、調整部３２は、結果カウンタ４８が取得した測定結果が所定の結果と一致するように、それぞれのサンプリング回路２３における第１伝送部２４および第２伝送部２６の遅延量を調整する（Ｓ７１０）。このとき調整部３２は、１段目のサンプリング回路２３−１から順番に、遅延量を調整してよい。

なお、いずれかのサンプリング回路２３の遅延量を変更した場合、遅延調整部３０は、遅延量を変更したサンプリング回路２３の次段以降のサンプリング回路２３に対して、Ｓ７００からの処理を繰り返してよい。上記の処理により、第１発振器３６−１および第２発振器３６−２を１回発振させれば、全段のサンプリング回路２３における論理値Ｑｋを、所定の回数取得できるので、より効率よく遅延量を調整することができる。

なお、図２から図７に関連して説明した遅延調整方法では、第１調整信号および第２調整信号の周期差に基づいて、それぞれのサンプリング回路２３の遅延量差Δτを調整する。このため、第１調整信号および第２調整信号の周期差は、予め精度よく調整されることが好ましい。第１調整信号および第２調整信号の周期差は、第１発振器３６−１および第２発振器３６−２の発振周波数の差から算出できる。

発振制御部４０は、図２に関連して説明したパルスカウンタ４６を用いて、第１発振器３６−１および第２発振器３６−２の発振周波数を測定する周波数測定部として更に機能してよい。発振制御部４０は、第１発振器３６−１および第２発振器３６−２の発振を開始させてから所定の期間内にパルスカウンタ４６により計数された、第１調整信号および第２調整信号のパルス数から、第１発振器３６−１および第２発振器３６−２の発振周波数を算出してよい。

また、発振制御部４０は、当該測定結果に基づいて、第１発振器３６−１および第２発振器３６−２の発振周波数を調整する発振調整部として更に機能してよい。発振制御部４０は、第１調整信号および第２調整信号の周期差が、第１伝送部２４および第２伝送部２６に対して設定されるべき遅延量差Δτと等しくなるように、第１発振器３６−１および第２発振器３６−２の発振周波数を調整する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前処理の出力を後処理で用いるのでない限り、任意の順序で実現しうることに留意する。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・信号入力部、１２・・・判定部、２０・・・位相検出装置、２２・・・位相比較部、２３・・・サンプリング回路、２４・・・第１伝送部、２６・・・第２伝送部、２８・・・サンプリング部、３０・・・遅延調整部、３２・・・調整部、３４・・・信号生成部、３６・・・発振器、４０・・・発振制御部、４２・・・遅延素子、４４・・・論理回路、４６・・・パルスカウンタ、４８・・・結果カウンタ、５０・・・測定部、１００・・・試験装置、２００・・・被試験デバイス

Claims (12)

1. 信号間の位相差を検出する位相検出装置であって、
   第１入力信号に対して第２入力信号を設定値に応じて順次遅延させ、入力信号間の相対位相を変化させる毎に、前記第１入力信号および前記第２入力信号の位相を比較する位相比較部と、
   前記位相比較部における信号の遅延量を予め調整する遅延調整部と
   を備え、
   前記遅延調整部は、
   第１調整信号、および、前記第１調整信号の周期より前記設定値に応じた値だけ周期の小さい第２調整信号を生成し、前記第１調整信号を前記第１入力信号、前記第２調整信号を前記第２入力信号として前記位相比較部に入力する信号生成部と、
   前記第１調整信号および前記第２調整信号に対する前記位相比較部での位相比較結果に基づいて、前記位相比較部における位相の遅延量を調整する調整部と
   を有する位相検出装置。
2. 前記位相比較部は、前記第１入力信号に対する前記第２入力信号の位相を一定値ずつ順次遅延させ、
   前記信号生成部は、前記第１調整信号の周期より前記一定値に略等しい値だけ周期の小さい第２調整信号を生成する
   請求項１に記載の位相検出装置。
3. 前記信号生成部は、
   前記第１調整信号を生成する第１発振器と、
   前記第２調整信号を生成する第２発振器と、
   前記第１発振器および前記第２発振器の発振を同期して開始させる発振制御部と
   を有する請求項２に記載の位相検出装置。
4. 前記位相比較部は、前記第１入力信号に対する前記第２入力信号の位相を一定値遅延させてサンプリングするサンプリング回路を、縦続接続してｎ段有し（但し、ｎは整数）、
   前記調整部は、ｋ段目（但し、ｋ＝１、２、・・・、ｎ）の前記サンプリング回路のそれぞれにおける、前記位相比較部に入力された前記第１調整信号および前記第２調整信号のｋ発目のパルスによるサンプリング結果に基づいて、それぞれの前記サンプリング回路における、前記第１入力信号に対する前記第２入力信号の位相の遅延量を調整する
   請求項３に記載の位相検出装置。
5. 前記第１発振器および前記第２発振器が出力する前記第１調整信号および前記第２調整信号のパルス数を計数するカウンタを更に備え、
   前記発振制御部は、ｋ段目の前記サンプリング回路における前記遅延量を調整する場合に、前記第１調整信号および前記第２調整信号のパルス数の計数結果がそれぞれｋ個になったときに前記第１発振器および前記第２発振器の発振を停止させ、新たな発振を同期して開始させる処理を所定の回数繰り返し、
   前記調整部は、ｋ段目の前記サンプリング回路において、前記第１調整信号および前記第２調整信号のｋ発目のパルスについて繰り返し取得したサンプリング結果が、所定の結果となるように、ｋ段目の前記サンプリング回路における前記遅延量を調整する
   請求項４に記載の位相検出装置。
6. 前記第１発振器および前記第２発振器が出力する前記第１調整信号および前記第２調整信号のパルス数を計数するカウンタを更に備え、
   前記発振制御部は、前記第１調整信号および前記第２調整信号のパルス数の計数結果がそれぞれｎ個になったときに前記第１発振器および前記第２発振器の発振を停止させ、新たな発振を同期して開始させる処理を所定の回数繰り返し、
   前記調整部は、ｋ段目の前記サンプリング回路のそれぞれにおいて、前記第１調整信号および前記第２調整信号のｋ発目のパルスについて繰り返し取得したサンプリング結果が、所定の結果となるように、ｋ段目の前記サンプリング回路における前記遅延量をそれぞれ調整する
   請求項４に記載の位相検出装置。
7. 前記第１発振器および前記第２発振器は、前記第１調整信号および前記第２調整信号の周期差と、前記サンプリング回路の段数とを乗算した値が、前記第１調整信号の周期と略等しくなる前記第１調整信号および前記第２調整信号を生成して、所定の期間毎に前記第１調整信号および前記第２調整信号のパルスを同期させ、
   前記調整部は、ｋ段目の前記サンプリング回路のそれぞれについて、前記第１調整信号および前記第２調整信号の、それぞれの前記期間におけるｋ発目のパルスについて取得したサンプリング結果が、所定の結果となるように、ｋ段目の前記サンプリング回路における前記遅延量をそれぞれ調整する
   請求項４に記載の位相検出装置。
8. 前記調整部は、Ｈ論理を示すサンプリング結果と、Ｌ論理を示すサンプリング結果との割合が、それぞれの前記サンプリング回路において１対１となるように、それぞれの前記サンプリング回路における遅延量を調整する
   請求項５から７のいずれかに記載の位相検出装置。
9. 前記サンプリング回路のそれぞれは、
   入力される前記第１入力信号を、後段の前記サンプリング回路に伝送する第１伝送部と、
   入力される前記第２入力信号を、前記第１伝送部よりも前記設定値に応じた値だけ大きい遅延量で、後段の前記サンプリング回路に伝送する第２伝送部と、
   前記第１伝送部が伝送した前記第１入力信号および前記第２伝送部が伝送した前記第２入力信号の一方で他方をサンプリングするサンプリング部と
   を有し、
   前記調整部は、それぞれの前記サンプリング部におけるサンプリング結果が、予め定められた結果となるように、前記第１伝送部および前記第２伝送部の少なくとも一方の遅延量を調整する
   請求項４から８のいずれかに記載の位相検出装置。
10. 前記第１発振器および前記第２発振器の発振周波数を測定する周波数測定部と、
    前記周波数測定部における測定結果に基づいて、前記第１発振器および前記第２発振器の発振周波数を調整する発振調整部と
    を更に備える請求項３に記載の位相検出装置。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する信号と、所定の基準信号との位相差を検出する、請求項１から１０のいずれかに記載の位相検出装置と、
    前記位相検出装置における検出結果に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備える試験装置。
12. 第１入力信号に対して第２入力信号を設定値に応じて順次遅延させ、入力信号間の相対位相を変化させる毎に、前記第１入力信号および前記第２入力信号の位相を比較する位相検出装置において、第２入力信号の遅延量を予め調整する調整方法であって、
    第１調整信号、および、前記第１調整信号の周期より前記設定値に応じた値だけ周期の小さい第２調整信号を生成する信号生成段階と、
    前記第１調整信号を前記第１入力信号、前記第２調整信号を前記第２入力信号として前記位相検出装置に入力する信号入力段階と、
    前記第１調整信号および前記第２調整信号に対する前記位相検出装置でのサンプリング結果に基づいて、前記位相検出装置における位相の遅延量を調整する調整段階と
    を有する調整方法。

Images