JP5202738B2 - 測定回路および試験装置 - Google Patents

測定回路および試験装置 Download PDF

Info

Publication number
JP5202738B2
JP5202738B2 JP2011524112A JP2011524112A JP5202738B2 JP 5202738 B2 JP5202738 B2 JP 5202738B2 JP 2011524112 A JP2011524112 A JP 2011524112A JP 2011524112 A JP2011524112 A JP 2011524112A JP 5202738 B2 JP5202738 B2 JP 5202738B2
Authority
JP
Japan
Prior art keywords
level
signal
unit
timing
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011524112A
Other languages
English (en)
Other versions
JPWO2012007986A1 (ja
Inventor
雅裕 石田
清隆 一山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of JP5202738B2 publication Critical patent/JP5202738B2/ja
Publication of JPWO2012007986A1 publication Critical patent/JPWO2012007986A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932Comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、測定回路および試験装置に関する。
被試験デバイスを試験する試験装置において、被試験デバイスが出力する出力信号のレベルと、参照レベルとを比較することで、出力信号をデジタル信号に変換するコンパレータが用いられている(例えば、特許文献1参照)。
特許文献1 特開2001−99894号公報
コンパレータが出力する論理値は、入力される信号レベルと、参照レベルとの大小関係が変化したときに変化する。しかし、入力される信号レベルおよび参照レベルの大小関係が変化してから、コンパレータが出力する論理値が変化するまでの応答時間は、入力される信号レベルが参照レベルを越えて変化する量(オーバードライブ量)に依存する。
具体的には、オーバードライブ量が大きいほど、コンパレータの応答時間は高速になる。このため、コンパレータに入力される信号レベルによって、コンパレータの応答時間が変化することになり、コンパレータに入力される信号を、精度よくデジタル信号に変換できない場合が生じてしまう。
このような課題に対して、コンパレータのゲインの向上等により、コンパレータの応答時間をより高速化することで、応答時間のバラツキの絶対値を小さくすることも考えられる。しかし、応答時間のバラツキ自体を零にすることはできない。このため、例えば高周波信号をコンパレータに入力する場合には、問題が生じてしまう。また、コンパレータ自体の高性能化により、応答時間を高速化することにも限界がある。
そこで本発明の1つの側面においては、上記の課題を解決することのできる測定回路および試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第1の態様によると、入力される被測定信号を測定する測定回路であって、被測定信号の信号レベルと、設定される閾値レベルとの比較結果に応じた論理値を出力するレベル比較部と、レベル比較部が出力する論理値を、入力される比較タイミングで取得する論理比較部と、レベル比較部が出力する信号と、比較タイミングとの相対位相を、被測定信号の期待値パターンおよび閾値レベルに基づいて調整して、論理比較部に入力するタイミング調整部とを備える測定回路を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体チップ等の被試験デバイス200を試験する試験装置100の構成例を、被試験デバイス200とあわせて示す。 レベル比較部14におけるオーバードライブ量と、レベル比較部14における応答速度との関係を説明する。 タイミング調整部16の動作例を示す。 タイミング調整部16の構成例を示す。 特性情報格納部30が格納する特性情報の一例を示す。 タイミング調整部16の他の構成例を示す。 測定回路60の他の構成例を示す。 タイミング調整部16の動作例を示す。 測定回路60の他の構成例を示す。 図9に示した試験装置100の動作例を示す。 図9に示した試験装置の他の動作例を示す。 図1に関連して説明した試験装置100の他の動作例を示す。 測定回路60の他の構成例を示す。 図13に示したタイミング調整部16の動作例を示す。
以下、発明の実施の形態を通じて本発明の(一)側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、半導体チップ等の被試験デバイス200を試験する試験装置100の構成例を、被試験デバイス200とあわせて示す。試験装置100は、タイミング発生部20、パターン発生部22、および、測定回路60を備える。
タイミング発生部20は、被試験デバイス200に信号を入力するタイミングを規定するタイミング信号を生成する。また、タイミング発生部20は、被試験デバイス200が出力する被測定信号を測定するタイミングを規定するストローブ信号を生成する。
パターン発生部22は、所定の論理パターンを有する試験パターン信号を生成して、被試験デバイス200に入力する。試験パターン信号の周波数は、予め定められる試験サイクルの整数倍または整数分の1倍であってよい。本例では、試験サイクルと同一の周波数を有する試験パターン信号を用いて説明する。試験パターン信号の各エッジのタイミングは、タイミング発生部20が各試験サイクルに対して発生するタイミング信号により定められる。
測定回路60は、被試験デバイス200から入力される被測定信号を測定する。例えば測定回路60は、被測定信号の論理パターンを測定する。測定回路60は、レベル比較部14、タイミング調整部16、閾値レベル発生部18、および、論理比較部50を有する。
レベル比較部14は、被測定信号の信号レベルと、設定される閾値レベルVTHとの比較結果に応じた論理値を出力する。例えばレベル比較部14は、被測定信号の信号レベルが閾値レベルより大きいときに論理値Hを出力し、被測定信号の信号レベルが閾値レベル以下のときに論理値Lを出力する。
閾値レベル発生部18は、設定される閾値レベルを有する電圧を発生して、レベル比較部14に供給する。例えば閾値レベル発生部18は、可変電圧源により、当該電圧を発生する。
論理比較部50は、レベル比較部14が出力する論理値を、入力される比較タイミングでサンプリングした論理値パターンを取得する。論理比較部50は、取得した論理値パターンと、入力される期待値パターンとを比較する。論理比較部50は、当該論理値パターンを取得するタイミング比較部12と、論理値パターンおよび期待値パターンを比較するデジタル比較部10とを有する。
タイミング発生部20は、タイミング比較部12における比較タイミングを規定するストローブ信号を生成してよい。タイミング発生部20は、各試験サイクルにおいて、1または複数のストローブ信号を生成してよい。本例のタイミング発生部20は、各試験サイクルにおいて1つのストローブ信号を生成する。
また、タイミング発生部20は、各試験サイクル内におけるストローブ信号の時間位置を示すタイミング情報を生成してよい。当該タイミング情報は、試験サイクルより精細な分解能で設定される。タイミング発生部20は、タイミング信号およびストローブ信号をそれぞれ遅延させる複数の可変遅延回路を有してよい。タイミング比較部12は、ストローブ信号の各立ち上がりエッジのタイミングで、レベル比較部14が出力する信号をサンプリングしてよい。
パターン発生部22は、被試験デバイス200が出力する被測定信号が有するべき論理値パターンを示す期待値パターンを生成して、デジタル比較部10に供給する。パターン発生部22は、被試験デバイス200に入力する試験パターンに応じて当該期待値パターンを生成する。
タイミング調整部16は、レベル比較部14が出力する信号と、比較タイミングとの相対位相を、パターン発生部22が発生する期待値パターン、および、閾値レベル発生部18が発生する閾値レベルVTHに基づいて調整して、タイミング比較部12に入力する。タイミング調整部16は、ストローブ信号毎にタイミング調整を行うことが好ましい。
図2は、レベル比較部14におけるオーバードライブ量と、レベル比較部14における応答速度との関係を説明する。図2の上側の波形は、レベル比較部14に入力される被測定信号の波形を示し、下側の波形は、レベル比較部14が出力する信号の波形を示す。
オーバードライブ量は、図2に示すように、レベル比較部14に入力される被測定信号のレベルが、閾値レベルVTHを越えて変化する量を示す。被測定信号のレベルが、閾値以下から閾値より大きいレベルに変化すると、レベル比較部14が出力する論理値は、LからHに変化する。
しかし、被測定信号のレベルが遷移するタイミングT1に対して、レベル比較部14が出力する論理値が遷移するタイミングの遅延tLHは、オーバードライブ量に応じて変化する。例えば、オーバードライブ量が大きくなると、遅延tLHは小さくなる。
タイミング調整部16は、レベル比較部14における遅延tLHを、レベル比較部14が出力する信号と、ストローブ信号との相対位相を調整することで補償する。例えばタイミング調整部16は、レベル比較部14における遅延tLHに応じて、ストローブ信号の遅延量を設定する。これにより、レベル比較部14におけるオーバードライブ量の変動に応じた遅延tLHの変動を補償することができる。
上述したように、レベル比較部14における遅延tLHは、オーバードライブ量に依存する。そして、オーバードライブ量は、レベル比較部14における閾値レベルVTHと、被測定信号の信号レベルとから算出できる。更に、被測定信号における論理値パターンは、試験パターンに応じて生成される期待値パターンから推測することができるので、被測定信号の信号レベルも、期待値パターンの論理値から推測することができる。
このため、タイミング調整部16が、閾値レベル発生部18が生成した閾値レベルVTHと、パターン発生部22が生成した期待値パターンとに基づいて、レベル比較部14が出力する信号と、比較タイミングとの相対位相を調整することで、レベル比較部14における遅延tLHを精度よく補償することができる。
図3は、タイミング調整部16の動作例を示す。図3は、レベル比較部14が出力する波形と、ストローブ信号の時間位置を示す。本例のタイミング調整部16は、タイミング比較部12に供給するストローブ信号の遅延量を調整することで、レベル比較部14における遅延tLHを補償する。
レベル比較部14に入力される被測定信号のレベルが、タイミングT1においてLレベルからHレベルに遷移したとする。このとき、レベル比較部14が出力する信号の論理値は、タイミングT1から遅延tLHだけ遅れて、論理値Lから論理値Hに遷移する。
タイミング発生部20は、当該遅延tLHを考慮せずに、タイミングT1に対して所定の時間だけ遅延したタイミングS1においてストローブ信号を生成する。しかし、オーバードライブ量に応じた遅延tLHが大きくなると、タイミングS1よりも遅れて、レベル比較部14の出力論理値が遷移する。
この場合、タイミング比較部12は、本来取得すべき論理値とは異なる論理値を取得してしまう。これに対し、試験装置100は、タイミング調整部16が、ストローブ信号のタイミング調整を行うことで、精度よく論理値を取得する。なお、タイミング調整部16は、期待値パターンの論理値が遷移する場合に、ストローブ信号のタイミングを調整する。つまり、タイミング調整部16は、期待値パターンの論理値が遷移しない場合(被測定信号の論理値が遷移しない場合)には、タイミング調整をおこなわなくともよい。
タイミング調整部16は、期待値パターンの論理値が遷移するタイミングT1を検出する。当該遷移におけるオーバードライブ量は、遷移後の期待値パターンの論理値に対応する信号レベルと、閾値レベルVTHから算出できる。
タイミング調整部16は、遷移後の期待値パターンの論理値に基づいて、レベル比較部14が出力する信号において期待値パターンの論理値の遷移に対応するエッジと、比較タイミングとの相対位相を調整する。例えばタイミング調整部16は、当該遷移に対応する試験サイクルにおいてタイミング発生部20が発生したストローブ信号(または、レベル比較部14が出力する信号)の遅延量を制御する。タイミング調整部16には、被測定信号の各論理値における信号レベルの情報を含む情報が、予め与えられてよい。
例えばタイミング調整部16は、被測定信号の各論理値における信号レベルを示す情報と、オーバードライブ量およびレベル比較部14における遅延量との関係を示す情報とが予め与えられてよい。この場合、タイミング調整部16は、遷移後の期待値パターンの論理値に対応する信号レベルと、閾値レベルVTHとの差分からオーバードライブ量を算出する。そして、算出したオーバードライブ量に基づいて、レベル比較部14における遅延量を算出してよい。タイミング調整部16は、算出した遅延量に基づいて、ストローブ信号の遅延量を制御する。
また、タイミング調整部16には、被測定信号の論理値毎に、ストローブ信号を遅延させるべき遅延量の情報が予め与えられてよい。当該遅延量の情報は、被測定信号の各論理値における信号レベルの情報に基づいて、使用者等により予め算出されてよい。この場合、タイミング調整部16は、遷移後の期待値パターンの論理値に対応する遅延量を検出して、ストローブ信号を遅延させる。
このような処理により、ストローブ信号は、オーバードライブ量に応じた遅延量tLHで遅延される。このため、オーバードライブによるレベル比較部14での遅延を補償して、被測定信号の論理値を精度よく検出することができる。
図4は、タイミング調整部16の構成例を示す。本例のタイミング調整部16は、可変遅延回路24、加算器26、遅延設定部28、および、特性情報格納部30を有する。可変遅延回路24は、タイミング比較部12に入力される比較タイミング(ストローブ信号)、および、レベル比較部14が出力する信号の少なくとも一方を、期待値パターンにおける論理値および閾値レベルに応じて遅延させる。図4における可変遅延回路24は、ストローブ信号を遅延させる。
なお、可変遅延回路24は、タイミング発生部20に設けられる可変遅延回路であってよい。また、タイミング調整部16の他の構成要素(加算器26、遅延設定部28、および、特性情報格納部30)も、タイミング発生部20の内部に設けられてよい。つまり、タイミング発生部20が、タイミング調整部16として更に機能してもよい。
特性情報格納部30は、オーバードライブ量に応じて生じる、レベル比較部14が出力する信号の遅延量を、被測定信号の論理値毎に示す特性情報が与えられる。または、特性情報格納部30は、レベル比較部14が出力する信号の遅延量を補償するべくストローブ信号に対して設定する遅延設定値が、被測定信号の論理値毎に与えられる。閾値レベル発生部18が生成する閾値レベルVTHが可変である場合、これらの遅延量の情報は、閾値レベルVTH毎に予め与えられることが好ましい。
遅延設定部28は、特性情報格納部30が格納した特性情報において、閾値レベルVTHと、期待値パターンの遷移後の論理値とに対応する遅延量を抽出する。遅延設定部28は、抽出した遅延量に応じて設定値を、可変遅延回路24に設定する。具体的には、遅延設定部28は、抽出した遅延量に応じた設定値を、加算器26に供給する。加算器26は、初期設定としてタイミング発生部20から与えられるストローブ信号の遅延設定値に、遅延設定部28から与えられる設定値を加算して、可変遅延回路24の遅延量を設定する。
このような構成により、タイミング比較部12に入力されるストローブ信号を遅延させて、レベル比較部14におけるオーバードライブにより生じる遅延量を補償することができる。なお、遅延設定部28は、被測定信号の各ビットがレベル比較部14に入力されるより前に、期待値パターンの対応するビットを先読みしてよい。そして、期待値パターンの論理値が遷移するタイミングにおいて、可変遅延回路24に設定すべき遅延量を予め算出してよい。
図5は、特性情報格納部30が格納する特性情報の一例を示す。上述したように、特性情報格納部30は、被測定信号の論理値(P1、P2、・・・、Pn)毎、且つ、閾値レベル(VTH1、VTH2、・・・、VTHm)毎に、ストローブ信号を遅延させるべき遅延量の設定値(D11、D12、・・・、D1m、・・・、Dnm)を格納する。遅延設定部28は、入力される期待値パターンの遷移後の論理値と、期待値パターンの遷移時の閾値レベルVTHとに対応する遅延設定値を抽出する。
図6は、タイミング調整部16の他の構成例を示す。本例のタイミング調整部16は、図4に関連して説明したタイミング調整部16の構成に加え、特性補正部32を更に備える。特性補正部32は、被測定信号の信号レベルを論理値毎に予め測定し、測定した論理値毎の信号レベルに基づいて、特性情報格納部30が格納した特性情報における遅延量の値を補正する。
上述したように、レベル比較部14におけるオーバードライブ量は、被測定信号の信号レベルおよび閾値レベルVTHの差分で定まる。特性情報格納部30は、被測定信号の論理値毎の信号レベルを既知のレベルとして、ストローブ信号の遅延量を格納したが、当該信号レベルに誤差があると、ストローブ信号の遅延量にも誤差が生じてしまう。
特性補正部32は、被測定信号の論理値毎の実際の信号レベルを測定することで、当該誤差を補正する。特性補正部32には、オーバードライブ量と、レベル比較部14における遅延量との関係を示す情報が予め与えられてよい。そして、測定した被測定信号の論理値毎の信号レベルに基づいて、レベル比較部14において生じる遅延量を、被測定信号の論理値毎に算出してよい。特性補正部32は、算出した遅延量に基づいて、特性情報格納部30が格納した特性情報において対応する遅延量を更新してよい。
特性補正部32は、レベル比較部14に既知の論理値の被測定信号を入力させ、且つ、レベル比較部14における閾値レベルVTHを順次変化させることで、当該論理値を示す被測定信号の信号レベルを測定してよい。具体的には、特性補正部32は、パターン発生部22に、所定の論理値の試験パターンを生成させて、レベル比較部14に入力させる。試験装置100は、パターン発生部22が出力する信号を、レベル比較部14に入力する経路を有してよい。
また、特性補正部32は、閾値レベル発生部18が生成する閾値レベルVTHを順次変化させる。そして、デジタル比較部10における比較結果に基づいて、レベル比較部14に入力される信号の信号レベルを検出する。このような処理により、被測定信号の論理値毎の信号レベルを測定することができる。
図7は、測定回路60の他の構成例を示す。本例におけるタイミング調整部16は、レベル比較部14が出力する信号を、閾値レベルVTHおよび期待値パターンの論理値に基づいて遅延させて、タイミング比較部12に供給する。
この場合、タイミング調整部16は、レベル比較部14における遅延量がより小さい場合には、レベル比較部14の出力信号をより大きい遅延量で遅延させ、レベル比較部14における遅延量がより大きい場合には、レベル比較部14の出力信号をより小さい遅延量で遅延させる。これにより、オーバーシュートにより生じるレベル比較部14での遅延を補償することができる。また、タイミング調整部16は、レベル比較部14が出力する信号、および、ストローブ信号の両方に対する遅延量を制御することで、レベル比較部14での遅延を補償してもよい。
図8は、タイミング調整部16の動作例を示す。タイミング調整部16は、期待値パターンにおける論理値の第1の遷移および第2の遷移の間における比較タイミングと、レベル比較部14が出力する信号との相対位相を調整する。本例のタイミング調整部16は、期待値パターンの論理値の第1の遷移および第2の遷移の間における試験サイクルにおいて、ストローブ信号の時間位置を調整する。
本例では、タイミングT1において、期待値パターンの論理値がLからHに遷移する(第1の遷移)。また、タイミングT2において、期待値パターンの論理値がHからLに遷移する(第2の遷移)。タイミング調整部16は、第1の遷移の後の期待値パターンの論理値(本例ではH)と、第2の遷移の後の期待値パターンの論理値(本例ではL)と、それぞれの遷移において用いられた閾値レベルとに基づいて、第1の遷移および第2の遷移の間の試験サイクルにおけるストローブ信号のタイミングを調整する。
より具体的には、タイミング調整部16は、第1の遷移における期待値パターンの論理値および閾値レベルに基づいて特性情報格納部30から抽出される遅延量tLHと、第2の遷移における期待値パターンの論理値および閾値レベルに基づいて特性情報格納部30から抽出される遅延量tHLの平均値を用いて、ストローブ信号を遅延させる。これにより、当該試験サイクルにおけるストローブ信号を、被測定信号のアイ開口の略中央に配置することができる。ただし、補正前のストローブ信号の時間位置S1は、オーバードライブによるレベル比較部14における遅延を零とした場合の、被測定信号のアイ開口の略中央に配置される。
図9は、測定回路60の他の構成例を示す。本例の測定回路60は、図1から図8に関連して説明した測定回路60に対して、複数のレベル比較部14−1、14−2、複数のタイミング比較部12−1、12−2、および、複数のデジタル比較部10−1、10−2を有する点で相違する。他の構成は、図1から図8に関連して説明した測定回路60と同一であってよい。
それぞれのレベル比較部14−1、14−2は、異なる閾値レベルが閾値レベル発生部18から与えられる。また、それぞれのレベル比較部14−1、14−2は、同一の被測定信号が入力される。なお、それぞれのレベル比較部14−1、14−2のいずれかは、出力を反転させてもよい。
それぞれのタイミング比較部12−1、12−2は、対応するレベル比較部14−1、14−2が出力する信号の論理値を、タイミング調整部16から与えられるストローブ信号に応じてサンプリングする。タイミング調整部16は、レベル比較部14−1、14−2毎に、レベル比較部14−1、14−2が出力する信号と、比較タイミングとの相対位相を、対応する期待値パターンおよび対応する閾値レベルに基づいて調整する。
タイミング調整部16は、タイミングを調整したストローブ信号を、それぞれのタイミング比較部12−1、12−2に供給する。タイミング調整部16がそれぞれのストローブ信号を調整する方法は、図1から図8に関連して説明した方法と同一である。
それぞれのデジタル比較部10−1、10−2は、対応するタイミング比較部12−1、12−2が出力する論理値パターンを、対応する期待値パターンと比較する。このような構成により、例えば、被測定信号のアイ開口を測定する場合において、レベル比較部14−1、14−2で生じる遅延のバラツキを補償することができる。
図10は、図9に示した試験装置100の動作例を示す。また、レベル比較部14−1には、閾値レベルVTH1が入力され、レベル比較部14−2には、閾値レベルVTH1より小さい閾値レベルVTH2が入力される。閾値レベルVTH1は、例えば被測定信号が論理値Hを示す場合の信号レベルの80%程度であり、閾値レベルVTH2は、例えば被測定信号が論理値Hを示す場合の信号レベルの20%程度である。
それぞれのレベル比較部14−1、14−2には、図10に示されるように、立ち上がりエッジおよび立ち下りエッジを有する被測定信号が繰り返し入力される。パターン発生部22は、当該被測定信号を被試験デバイス200に出力させる試験パターンを、繰り返し生成してよい。
タイミング発生部20は、パターン発生部22が当該試験パターンを所定の回数繰り返して生成する毎に、ストローブ信号の時間位置を、被測定信号の波形に対して徐々にずらす。論理比較部50は、それぞれのストローブ位置において、被測定信号の論理値を、所定の期待値と比較する。このような動作により、被測定信号の論理値が期待値と一致する時間範囲を示すアイ開口を測定することができる。
被測定信号のアイ開口を測定する場合、レベル比較部14−1、14−2におけるオーバードライブ量による遅延が異なると、アイ開口を精度よく測定することができない。本例のレベル比較部14−1、14−2は、測定する被測定信号のレベルおよび閾値レベルの双方が異なるので、オーバードライブ量が異なる。しかし、タイミング調整部16において、レベル比較部14−1、14−2のそれぞれについて、オーバードライブ量による遅延を補償するので、被測定信号のアイ開口を精度よく測定することができる。
図11は、図9に示した試験装置の他の動作例を示す。本例のレベル比較部14−1、14−2は、共に被測定信号を反転せずに測定する。これにより、複数のレベル比較部14−1、14−2は、被測定信号の信号レベルと、複数種類の閾値レベルとの比較結果に応じた3値以上の論理値を出力する多値比較部として機能する。この場合、複数のレベル比較部14−1、14−2が出力する論理値の組み合わせにより、多値の論理値が表現されるので、複数のレベル比較部14−1、14−2における遅延量は等しいことが好ましい。
例えば図11に示すように、被測定信号の信号レベルがVLからVHに変化した場合、それぞれのレベル比較部14−1、14−2は、共に論理値1を出力する。しかし、レベル比較部14−1、14−2に設定される閾値レベルVTH1、VTH2が異なるので、レベル比較部14−1、14−2におけるオーバードライブ量OD1、OD2は異なる。このため、レベル比較部14−1、14−2における遅延量t1、t2が異なってしまう。
これに対し、タイミング調整部16は、それぞれのレベル比較部14−1、14−2に対する閾値レベルおよび期待値パターンに基づいて、ストローブ信号のタイミングを調整する。このため、それぞれの論理比較部50−1、50−2は、レベル比較部14−1、14−2における遅延量のバラツキを補償して、被測定信号の論理値をサンプリングすることができる。
なお、タイミング調整部16は、期待値パターンの論理値が遷移する場合に、ストローブ信号のタイミングを調整する。つまり、タイミング調整部16は、期待値パターンの論理値が遷移しない場合(被測定信号の論理値が遷移しない場合)には、タイミング調整をおこなわなくともよい。
また、タイミング調整部16は、被測定信号の論理値が遷移しても、被測定信号の信号レベルが閾値レベルを横切らないレベル比較部14に対しては、タイミング調整を行わずともよい。例えば、図11に示した例において、期待値が11から10に遷移しても、被測定信号の信号レベルは、レベル比較部14−1の閾値レベルを横切らない。このため、タイミング調整部16は、レベル比較部14−1に対しては、タイミング調整を行わなくてもよい。
図12は、図1に関連して説明した試験装置100の他の動作例を示す。図12において横軸は、ストローブ信号のタイミングを示し、縦軸は閾値レベルを示す。本例の試験装置100は、同一の被測定信号を被試験デバイス200に繰り返し出力させる。また、閾値レベル発生部18は、レベル比較部14に供給する閾値レベルを順次変化させる。
また、タイミング発生部20は、ストローブ信号のタイミングを順次変化させる。これにより、タイミング比較部12は、被測定信号に対する比較タイミングの相対タイミングを順次変化させて論理値を取得する。
試験装置100は、閾値レベルおよびストローブ信号のタイミングの組み合わせ毎に、被測定信号を所定の回数ずつ測定する。つまり、デジタル比較部10は、被測定信号の論理値が期待値と一致するか否かを、それぞれの相対タイミングについて示す比較結果を、閾値レベルのそれぞれについて生成する。これにより、閾値レベルおよびストローブ信号のタイミングの組み合わせのうち、いずれの組み合わせにおいて被測定信号の論理値が期待値と一致するかを示すshmooプロットを取得することができる。
このようなshmooプロットを取得する場合、閾値レベルを順次変化させるので、レベル比較部14におけるオーバードライブ量が順次変化する。タイミング調整部16は、閾値レベル発生部18が発生する閾値レベルに応じて、ストローブ信号のタイミングを補正するので、閾値レベルを変化させたことによるレベル比較部14における遅延量変化を補償して、shmooプロットを精度よく取得することができる。
図13は、測定回路60の他の構成例を示す。図1から図12に関連して説明した測定回路60は、レベル比較部14のオーバードライブによる遅延を、レベル比較部14の出力信号またはストローブ信号の遅延量を調整することで補償したが、本例の測定回路60は、被測定信号の測定結果を取得した後に、レベル比較部14のオーバードライブによる遅延を測定結果上で補償する。
本例の測定回路60は、レベル比較部14、閾値レベル発生部18、論理比較部50、タイミング調整部16、および、結果格納部34を備える。レベル比較部14、閾値レベル発生部18、および、論理比較部50は、図1から図12に関連して説明したレベル比較部14、閾値レベル発生部18、および、論理比較部50と同一であってよい。
結果格納部34は、デジタル比較部10における、被測定信号の論理値パターンおよび期待値パターンの比較結果を格納する。例えば結果格納部34は、図12に関連して説明したshmooパターンのように、被測定信号の論理値パターンおよび期待値パターンの比較結果を、ストローブ信号のタイミング情報と対応付けて格納する。
タイミング調整部16は、閾値レベル発生部18が生成する閾値レベルと、パターン発生部22が発生する期待値パターンに基づいて、結果格納部34が格納した比較結果に対応するタイミング情報を補正する。タイミング調整部16は、閾値レベルおよび期待値パターンの論理値に対応する遅延量を、特性情報格納部30から抽出してよい。タイミング調整部16は、特性情報格納部30から抽出した遅延量を、結果格納部34における各比較結果のタイミング情報に加減算してよい。
図14は、図13に示したタイミング調整部16の動作例を示す。図14の上側の図は、結果格納部34が格納するshmooプロットデータを示し、下側の図は、タイミング調整部16によりタイミング情報が補正されたshmooプロットデータを示す。
タイミング調整部16は、それぞれの閾値レベルにおける比較結果のタイミング情報を、期待値パターンおよび閾値レベルに基づいて補正する。本例のタイミング調整部16は、shmooプロットデータに対して、閾値レベルVTHの値毎に、タイミング情報に加減算する値を算出する。これにより、shmooプロットデータにおける比較結果(1/0)は、閾値レベル毎にタイミング情報がシフトする。
このような処理により、レベル比較部14のオーバードライブ量による遅延を、測定結果上で補償することができる。このため、被測定信号の測定結果を精度よく取得することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・デジタル比較部、12・・・タイミング比較部、14・・・レベル比較部、16・・・タイミング調整部、18・・・閾値レベル発生部、20・・・タイミング発生部、22・・・パターン発生部、24・・・可変遅延回路、26・・・加算器、28・・・遅延設定部、30・・・特性情報格納部、32・・・特性補正部、34・・・結果格納部、50・・・論理比較部、60・・・測定回路、100・・・試験装置、200・・・被試験デバイス

Claims (14)

  1. 入力される被測定信号を測定する測定回路であって、
    前記被測定信号の信号レベルと、設定される閾値レベルとの比較結果に応じた論理値を出力するレベル比較部と、
    前記レベル比較部が出力する論理値を、入力される比較タイミングで取得する論理比較部と、
    前記レベル比較部が出力する信号と、前記比較タイミングとの相対位相を、前記被測定信号の期待値パターンおよび前記閾値レベルに基づいて調整して、前記論理比較部に入力するタイミング調整部と
    を備える測定回路。
  2. 前記論理比較部は、更に、前記比較タイミングで取得した論理値パターンと、入力される前記期待値パターンとを比較する
    請求項1に記載の測定回路。
  3. 前記タイミング調整部は、前記論理比較部に入力される前記比較タイミング、および、前記レベル比較部が出力する信号の少なくとも一方を、前記期待値パターンにおける論理値および前記閾値レベルに応じて遅延させる可変遅延回路を有する
    請求項2に記載の測定回路。
  4. 前記タイミング調整部は、
    前記レベル比較部に入力される前記被測定信号の信号レベルと、前記閾値レベルとの差分に応じて生じる、前記レベル比較部が出力する信号の遅延量を、前記被測定信号の論理値毎に示す特性情報が与えられる特性情報格納部と、
    前記特性情報において前記期待値パターンの論理値に対応する遅延量に基づいて、前記可変遅延回路における遅延量を設定する遅延設定部と
    を有する請求項3に記載の測定回路。
  5. 前記被測定信号の信号レベルを論理値毎に予め測定し、測定した論理値毎の信号レベルに基づいて、前記特性情報格納部が格納した前記特性情報における論理値毎の遅延量の値を補正する特性補正部を更に備える
    請求項4に記載の測定回路。
  6. 前記特性補正部は、前記レベル比較部に既知の論理値の前記被測定信号を入力し、且つ、前記レベル比較部における前記閾値レベルを順次変化させることで、当該論理値を示す前記被測定信号の信号レベルを測定する
    請求項5に記載の測定回路。
  7. 前記タイミング調整部は、前記期待値パターンの論理値が遷移する場合において、遷移後の前記期待値パターンの論理値および前記閾値レベルに基づいて、前記レベル比較部が出力する信号と、前記比較タイミングとの相対位相を調整する
    請求項1から6のいずれか一項に記載の測定回路。
  8. 前記タイミング調整部は、前記レベル比較部が出力する信号において前記期待値パターンの論理値の遷移に対応するエッジと、前記比較タイミングとの相対位相を調整する
    請求項7に記載の測定回路。
  9. 前記タイミング調整部は、前記期待値パターンにおける論理値の第1の遷移および第2の遷移の間における前記比較タイミングと、前記レベル比較部が出力する信号との相対位相を、前記第1の遷移および前記第2の遷移の後の前記期待値パターンのそれぞれの論理値および前記閾値レベルに基づいて調整する
    請求項7に記載の測定回路。
  10. 前記測定回路は、前記レベル比較部を複数備え、
    それぞれの前記レベル比較部は、前記閾値レベルが互いに異なり、且つ、同一の前記被測定信号が入力され、
    前記タイミング調整部は、前記レベル比較部毎に、前記レベル比較部が出力する信号と、前記比較タイミングとの相対位相を、前記期待値パターンおよび対応する前記閾値レベルに基づいて調整する
    請求項1から8のいずれか一項に記載の測定回路。
  11. 前記レベル比較部は、前記被測定信号の信号レベルと、複数種類の前記閾値レベルとの比較結果に応じた3値以上の論理値を出力する
    請求項1から10のいずれか一項に記載の測定回路。
  12. 入力される被測定信号を測定する測定回路であって、
    前記被測定信号の信号レベルと、設定される閾値レベルとの比較結果に応じた論理値を出力するレベル比較部と、
    前記レベル比較部が出力する論理値を、入力される比較タイミングで取得する論理比較部と、
    前記論理比較部における比較結果のタイミング情報を、前記被測定信号の期待値パターンおよび前記閾値レベルに基づいて補正するタイミング調整部と
    を備える測定回路。
  13. 前記レベル比較部は、前記閾値レベルを順次変化させ、
    前記論理比較部は、前記被測定信号に対する前記比較タイミングの相対タイミングを順次変化させて論理値を取得し、前記被測定信号の論理値が期待値と一致するか否かをそれぞれの前記相対タイミングについて示す比較結果を、前記閾値レベルのそれぞれについて生成し、
    前記タイミング調整部は、それぞれの前記閾値レベルにおける前記比較結果の前記タイミング情報を前記期待値パターンおよび前記閾値レベルに基づいて補正する
    請求項12に記載の測定回路。
  14. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに入力する試験パターン信号を発生するパターン発生部と、
    前記被試験デバイスが前記試験パターン信号に応じて出力する被測定信号を測定する、請求項1から13のいずれか一項に記載の測定回路と、
    前記測定回路における測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備える試験装置。
JP2011524112A 2010-07-12 2010-07-12 測定回路および試験装置 Expired - Fee Related JP5202738B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004516 WO2012007986A1 (ja) 2010-07-12 2010-07-12 測定回路および試験装置

Publications (2)

Publication Number Publication Date
JP5202738B2 true JP5202738B2 (ja) 2013-06-05
JPWO2012007986A1 JPWO2012007986A1 (ja) 2013-09-05

Family

ID=45469014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524112A Expired - Fee Related JP5202738B2 (ja) 2010-07-12 2010-07-12 測定回路および試験装置

Country Status (3)

Country Link
US (1) US9151801B2 (ja)
JP (1) JP5202738B2 (ja)
WO (1) WO2012007986A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10191098B2 (en) * 2015-07-13 2019-01-29 Rohde & Schwarz Gmbh & Co. Kg Electronic measurement device and method for operating an electronic measurement device
US10090060B2 (en) * 2016-02-29 2018-10-02 Toshiba Memory Corporation Data communication system and data receiving device
JP2023043642A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 テスト制御装置、テストシステム、および制御方法
CN115291090B (zh) * 2022-10-09 2023-01-31 苏州华兴源创科技股份有限公司 芯片测试机信号延迟测量方法、装置及计算机设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08136615A (ja) * 1994-11-11 1996-05-31 Advantest Corp 半導体試験装置のタイミング位相調整回路
EP0738041B1 (en) * 1995-04-13 1998-06-24 Hewlett-Packard GmbH Electronic circuit comprising a comparator
JPH10332782A (ja) * 1997-05-30 1998-12-18 Ando Electric Co Ltd Icテストシステム
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したic試験装置
JP4119060B2 (ja) 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
JP4351941B2 (ja) * 2004-03-26 2009-10-28 株式会社アドバンテスト 試験装置及び試験方法
US8442788B2 (en) * 2006-02-27 2013-05-14 Advantest Corporation Measuring device, test device, electronic device, measuring method, program, and recording medium
JP5025727B2 (ja) * 2007-04-25 2012-09-12 株式会社アドバンテスト 試験装置
JP5243545B2 (ja) * 2008-09-04 2013-07-24 株式会社アドバンテスト 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法

Also Published As

Publication number Publication date
JPWO2012007986A1 (ja) 2013-09-05
WO2012007986A1 (ja) 2012-01-19
US20120161800A1 (en) 2012-06-28
US9151801B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
US8239147B2 (en) Test apparatus and manufacturing method
KR100840800B1 (ko) 시험 장치, 위상 조정 방법, 및 메모리 제어기
US7190174B2 (en) Method for calibrating timing clock
US7398169B2 (en) Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
US7978109B1 (en) Output apparatus and test apparatus
KR101019833B1 (ko) 타이밍 비교기, 데이터 샘플링 장치, 및 시험 장치
JP5202738B2 (ja) 測定回路および試験装置
JPWO2007108493A1 (ja) 確率密度関数分離装置、確率密度関数分離方法、試験装置、ビット誤り率測定装置、電子デバイス、及びプログラム
JPWO2007123055A1 (ja) 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法
WO2007086275A1 (ja) 試験装置および試験方法
JP2006329987A (ja) ジッタ測定装置、及びジッタ測定方法
WO2005026759A1 (ja) キャリブレーション用比較回路
JPWO2008149973A1 (ja) 試験装置およびキャリブレーション用デバイス
US8140290B2 (en) Transmission characteristics measurement apparatus, transmission characteristics measurement method, and electronic device
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
JP4394788B2 (ja) 遅延時間判定装置
JP2011125005A (ja) 信号発生装置および試験装置
US20080228417A1 (en) Changing point detecting circuit, jitter measuring apparatus and test apparatus
JP2004125573A (ja) マルチストローブ装置、試験装置、及び調整方法
US9213669B2 (en) Test apparatus and test method
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
US8094053B2 (en) Signal generating apparatus and test apparatus
KR101323372B1 (ko) 신호 발생 장치 및 이를 이용한 자동 테스트 장치
JP2001183432A (ja) タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法
JP6154419B2 (ja) 位相調整装置及び位相調整方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees