JP5025727B2 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP5025727B2 JP5025727B2 JP2009515013A JP2009515013A JP5025727B2 JP 5025727 B2 JP5025727 B2 JP 5025727B2 JP 2009515013 A JP2009515013 A JP 2009515013A JP 2009515013 A JP2009515013 A JP 2009515013A JP 5025727 B2 JP5025727 B2 JP 5025727B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- test
- adjustment
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
20 レベル比較器
22 基準クロック発生部
24 クロック再生部
26 取得部
28 判定部
30 調整部
32 試験条件取得部
34 設定メモリ
36 設定部
40 遅延素子
42 PLL部
44 位相比較部
50 第1位相差検出器
52 加算器
54 LPF
56 VCO
58 1/N1分周器
60 1/N2分周器
62 第2位相差検出器
64 カウンタ
66 DA変換器
72 試験条件設定部
74 調整信号発生部
76 切替部
78 キャリブレーション部
80 書込部
300 被試験デバイス
310 データ出力端子
Claims (5)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスから出力された出力信号からクロック信号を再生するクロック再生部と、
前記クロック信号に応じたタイミングにおいて前記出力信号を取得する取得部と、
前記取得部に入力される前記出力信号と前記クロック信号との位相差を、与えられた調整量に応じて調整する調整部と、
前記取得部における前記出力信号と前記クロック信号との位相差の前記調整量を、複数の試験条件のそれぞれに対応して記憶する設定メモリと、
前記設定メモリに記憶された前記調整量に基づき、前記被試験デバイスを試験する試験条件に応じた前記調整量を前記調整部に与える設定部と、
試験条件を設定する試験条件設定部と、
前記試験条件設定部により設定された前記試験条件に応じた調整信号を発生する調整信号発生部と、
前記被試験デバイスから出力される出力信号および前記調整信号発生部から発生される調整信号のいずれか一方を、前記クロック再生部および前記取得部に供給する切替部と
を備える試験装置。 - 前記出力信号のレベルおよびクロック周波数の少なくとも一方を、前記試験条件として取得する試験条件取得部を更に備え、
前記設定メモリは、前記出力信号のレベルおよびクロック周波数の少なくとも一方の各値に対応して、前記調整量を記憶し、
前記設定部は、前記試験条件取得部により取得された前記試験条件に応じた前記調整量を前記調整部に与える
請求項1に記載の試験装置。 - 前記設定部は、前記設定メモリに記憶された前記調整量を補間して、前記被試験デバイスを試験する試験条件に応じた前記調整量を算出する
請求項1または2に記載の試験装置。 - 前記出力信号に代えて前記調整信号を前記クロック再生部および前記取得部に与え、前記取得部における前記調整信号と前記クロック信号との位相差を所定値とする前記調整量を検出するキャリブレーション部と、
前記キャリブレーション部により検出された前記調整量を、前記試験条件設定部により設定された前記試験条件に対応させて前記設定メモリに書き込む書込部と
を更に備える請求項1から3のいずれか一項に記載の試験装置。 - 前記調整部は、与えられた調整量に応じて前記クロック信号を遅延する遅延素子を有し、
前記クロック再生部は、
当該試験装置の基準クロックの位相に対して指定値分ずれた位相を有する前記クロック信号を発生するPLL部と、
前記遅延素子により遅延されたクロック信号と前記出力信号との位相差を検出し、検出した前記位相差に応じた前記指定値を前記PLL部に与える位相比較部と
を有する
請求項1から4のいずれか一項に記載の試験装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/058985 WO2008142743A1 (ja) | 2007-04-25 | 2007-04-25 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008142743A1 JPWO2008142743A1 (ja) | 2010-08-05 |
JP5025727B2 true JP5025727B2 (ja) | 2012-09-12 |
Family
ID=40031470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009515013A Expired - Fee Related JP5025727B2 (ja) | 2007-04-25 | 2007-04-25 | 試験装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8082118B2 (ja) |
JP (1) | JP5025727B2 (ja) |
DE (1) | DE112007003471T5 (ja) |
WO (1) | WO2008142743A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012007986A1 (ja) * | 2010-07-12 | 2012-01-19 | 株式会社アドバンテスト | 測定回路および試験装置 |
US10551437B2 (en) * | 2017-07-20 | 2020-02-04 | Semiconductor Components Industries, Llc | Error rate meter included in a semiconductor die |
TWI744157B (zh) * | 2020-12-31 | 2021-10-21 | 瑞昱半導體股份有限公司 | 內嵌式記憶體系統與記憶體測試方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006337099A (ja) * | 2005-05-31 | 2006-12-14 | Advantest Corp | 試験装置 |
JP2007017257A (ja) * | 2005-07-07 | 2007-01-25 | Advantest Corp | 半導体試験装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4351941B2 (ja) | 2004-03-26 | 2009-10-28 | 株式会社アドバンテスト | 試験装置及び試験方法 |
US7228248B2 (en) * | 2005-09-09 | 2007-06-05 | Advantest Corporation | Test apparatus, timing generator and program therefor |
JP4806599B2 (ja) * | 2006-07-20 | 2011-11-02 | 株式会社アドバンテスト | 電気回路および試験装置 |
-
2007
- 2007-04-25 JP JP2009515013A patent/JP5025727B2/ja not_active Expired - Fee Related
- 2007-04-25 WO PCT/JP2007/058985 patent/WO2008142743A1/ja active Application Filing
- 2007-04-25 DE DE112007003471T patent/DE112007003471T5/de not_active Withdrawn
-
2009
- 2009-10-21 US US12/603,331 patent/US8082118B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006337099A (ja) * | 2005-05-31 | 2006-12-14 | Advantest Corp | 試験装置 |
JP2007017257A (ja) * | 2005-07-07 | 2007-01-25 | Advantest Corp | 半導体試験装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008142743A1 (ja) | 2008-11-27 |
US8082118B2 (en) | 2011-12-20 |
JPWO2008142743A1 (ja) | 2010-08-05 |
DE112007003471T5 (de) | 2010-03-18 |
US20100312507A1 (en) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175728B2 (ja) | 試験装置、調整方法および調整プログラム | |
US7272056B2 (en) | Data output controller in semiconductor memory device and control method thereof | |
JP5255282B2 (ja) | 試験装置、試験方法、および、プログラム | |
JP2007317016A (ja) | インタフェース回路及びメモリ制御装置 | |
WO2010026765A1 (ja) | 試験装置、及び試験方法 | |
US9602112B2 (en) | Clock delay detecting circuit and semiconductor apparatus using the same | |
KR20110131765A (ko) | 위상 보정 회로 및 이를 이용한 데이터 정렬 회로 | |
JP4906919B2 (ja) | 復調装置、試験装置および電子デバイス | |
JP5025727B2 (ja) | 試験装置 | |
US8111082B2 (en) | Test apparatus | |
JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
US7949922B2 (en) | Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method | |
JP2007048386A (ja) | 試験装置および試験方法 | |
US7228248B2 (en) | Test apparatus, timing generator and program therefor | |
JPWO2005012930A1 (ja) | 試験装置 | |
JP2006226791A (ja) | 試験装置、タイミング発生器、及びプログラム | |
US10902896B2 (en) | Memory circuit and method thereof | |
JP4444570B2 (ja) | 検出装置、検出方法、及びプログラム | |
WO2004114317A1 (ja) | 試験装置、及びプログラム | |
KR100845784B1 (ko) | 지연 고정 루프의 지연 장치 | |
US7630846B2 (en) | Design for testability technique for phase detectors used in digital feedback delay locked loops | |
US6947361B2 (en) | Data reproduction apparatus, data recording and reproduction apparatus, and method for reproducing recorded data | |
US6519218B2 (en) | Receiving apparatus and method of same, recording apparatus and method of same, and data recording system | |
US8254189B2 (en) | Method for tuning control signal associated with at least one memory device | |
KR20060086670A (ko) | 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |