TWI744157B - 內嵌式記憶體系統與記憶體測試方法 - Google Patents

內嵌式記憶體系統與記憶體測試方法 Download PDF

Info

Publication number
TWI744157B
TWI744157B TW109147159A TW109147159A TWI744157B TW I744157 B TWI744157 B TW I744157B TW 109147159 A TW109147159 A TW 109147159A TW 109147159 A TW109147159 A TW 109147159A TW I744157 B TWI744157 B TW I744157B
Authority
TW
Taiwan
Prior art keywords
embedded memory
circuit
phase
memory circuit
phases
Prior art date
Application number
TW109147159A
Other languages
English (en)
Other versions
TW202228143A (zh
Inventor
陳衍彬
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109147159A priority Critical patent/TWI744157B/zh
Application granted granted Critical
Publication of TWI744157B publication Critical patent/TWI744157B/zh
Priority to US17/512,707 priority patent/US20220206704A1/en
Publication of TW202228143A publication Critical patent/TW202228143A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

內嵌式記憶體系統包含內嵌式記憶體電路以及主控端電路。內嵌式記憶體電路用以儲存查找表。主控端電路用以利用具有複數個相位的一測試時脈訊號以及內嵌式記憶體電路之一程式的複數個指令對內嵌式記憶體電路進行測試，並記錄該些指令中每一者與該些相位之間的一對應關係，以產生查找表。

Description

內嵌式記憶體系統與記憶體測試方法
本案是關於內嵌式記憶體系統，尤其是關於利用啟動程式(boot loader)來進行時序測試的內嵌式記憶體系統以及記憶體測試方法。
在現有技術中，特定的訊號式樣(signal pattern)或是額外的測試程式被用來測試記憶體電路的時序。然而，由於這些特定訊號式樣也非記憶體電路後續會實際寫入/讀取的資料，且這些測試程式並非記憶體電路後續會實際執行的程式，故經由這些訊號式樣或測試程式所產生的時序測試結果可能不適合用來設定記憶體電路的實際操作。換言之，現有技術所得到的時序掃描(timing scan)範圍與記憶體電路實際使用的時序範圍有所差異。如此一來，記憶體電路可能在實際應用中無法使用到合適的時序。
於一些實施例中，內嵌式記憶體系統包含內嵌式記憶體電路以及主控端電路。內嵌式記憶體電路用以儲存一查找表。主控端電路用以利用具有複數個相位的一測試時脈訊號以及該內嵌式記憶體電路之一程式的複數個指 令對該內嵌式記憶體電路進行測試，並記錄該些指令中每一者與該些相位之間的一對應關係，以產生該查找表。
於一些實施例中，記憶體測試方法包含下列操作：利用具有複數個相位的測試時脈訊號以及程式的複數個指令對內嵌式記憶體電路進行測試；以及記錄該些指令中每一者與該些相位之間的一對應關係，以產生一查找表，其中該內嵌式記憶體電路用以根據該查找表選擇該些相位中對應於該些指令中之一第一指令的一特定相位，以執行該第一指令。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100:內嵌式記憶體系統
120:內嵌式記憶體電路
140:主控端電路
142:處理器電路
144:記憶體電路
146:時脈產生器電路
200:時序掃描測試方法
300:記憶體測試方法
CLK:測試時脈訊號
LT:查找表
S210,S220,S230,S240:操作
S310,S320,S330,S340,S350:操作
〔圖1〕為根據本案一些實施例繪製一種內嵌式記憶體系統的示意圖；〔圖2〕為根據本案一些實施例繪製一種時序掃描測試方法的流程圖；〔圖3〕為根據本案一些實施例繪製一種記憶體測試方法的流程圖；以及〔圖4〕為根據本案一些實施例繪製時序掃描測試結果之示意圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例繪製一種內嵌式記憶體系統100的示意圖。內嵌式記憶體系統100包含內嵌式記憶體電路120以及主控端(host)電路140。於一些實施例中，內嵌式記憶體電路120可為(但不限於)內嵌式多媒體卡(embedded multimedia card,eMMC)晶片，其包含用於儲存資料的記憶體陣列(未示出)以及控制該記憶體陣列的控制器電路(未示出)。於一些實施例中，前述的記憶體陣列可為快閃式記憶體。
於一些實施例中，主控端電路140可用以對內嵌式記憶體電路120進行時序掃描(timing scan)測試，以產生查找表LT。於一些實施例中，主控端電路140包含處理器電路142、記憶體電路144以及時脈產生器電路146。處理器電路142可用以執行圖3的多個操作，以對內嵌式記憶體電路120進行時序掃描測試來產生查找表LT。記憶體電路144可用以暫時儲存時序掃描測試的多個結果，並在測試完成時將該些結果輸出為查找表LT。時脈產生器電路146用以產生一測試時脈訊號CLK至內嵌式記憶體電路120，且內嵌式記憶體電路120 可利用測試時脈訊號CLK執行程式中的多個指令(例如為圖4中的多個讀寫指令等等)以進行時序掃描測試。
於一些實施例中，測試時脈訊號CLK具有多個相位(例如為圖4中的相位0~相位31)，且查找表LT用於記錄該些指令中每一者與該些相位之間的對應關係。於一些實施例中，在時序掃描測試完成後，主控端電路140可將查找表LT儲存至內嵌式記憶體電路120。如此，內嵌式記憶體電路120可根據查找表LT選擇具有合適相位的時脈訊號，以執行對應的指令。於一些實施例中，前述的程式可以是一啟動程式(boot loader)，且啟動程式為藉由內嵌式記憶體電路120運行的內核(kernel)或作業系統於開機時執行之一程式。換言之，主控端電路140是利用內嵌式記憶體電路120實際會執行的程式來對內嵌式記憶體電路120進行時序掃描測試。相較於使用額外的測試程式(或額外的測試訊號)所得到的測試結果，藉由啟動程式所得到的測試結果可以更為準確。如此一來，內嵌式記憶體電路120可利用查找表LT選擇合適的相位來執行對應指令。
於一些實施例中，主控端電路140可為特殊應用積體電路(Application-specific integrated circuit)。於一些實施例中，處理器電路142可為(但不限於)中央處理單元(CPU)、多處理器、管線式處理器、分散式處理系統等等。於一些實施例中，記憶體電路144可為(但不限於)非暫態電腦可讀取儲存媒介。於一些實施例中，電腦可讀取儲存媒介為電性、磁性、光學、紅外線與/或半導體裝置。例如，電腦可讀取儲存媒介包含(但不限於)半導體或固態記憶體、磁帶、可移除式電腦磁碟、隨機存取記憶體(RAM)、唯 讀記憶體(ROM)、硬磁碟與/或光學磁碟。上述關於處理器電路142以及記憶體電路144的種類用於示例，且本案並不以此為限。
圖2為根據本案一些實施例繪製一種時序掃描測試方法200的流程圖。於一些實施例中，時序掃描測試方法200可由(但不限於)圖1的內嵌式記憶體系統100執行。
於操作S210，內嵌式記憶體系統(例如為內嵌式記憶體系統100)開機。於操作S220，利用具有複數個相位的測試時脈訊號以及啟動程式的複數個指令對內嵌式記憶體電路進行測試。例如，主控端電路140可執行後述圖3的多個操作，以測試內嵌式記憶體電路120。於操作S230，記錄時序掃描測試的結果。例如，處理器電路142可將時序掃描測試的多個測試結果(如圖4所示)暫存於圖1中的記憶體電路144。於操作S240，輸出時序掃描測試的結果為查找表。例如，在時序掃描測試完成後，處理器電路142可根據儲存於記憶體電路144的多個測試結果輸出為查找表LT，並寫入查找表LT至內嵌式記憶體電路120。
圖3為根據本案一些實施例繪製一種記憶體測試方法300的流程圖。於一些實施例中，記憶體測試方法300中的操作S310、操作S320、操作S330、操作S340以及操作S350可視為圖2中的操作S220對應的多個具體步驟。於操作S310，開始進行時序掃描測試，並設定初始時序為第一個相位(例如為圖4中的相位0)。於操作S320，執行啟動程式。於操作S230，記錄啟動程式的測試結果。於操作S330，確認當前時序是否為最後一個相位(例如為圖4中的相位31)。若當前時序為最後一個相位，執行圖2的操作S240。或者，若當前時序不為最後一個相位，執行操作S340。於操作S340，重置先前的測試結果。 於操作S350，切換至次一時序(例如為將圖4中的相位0切換至相位1)，並再次執行操作S320。
圖4為根據本案一些實施例繪製時序掃描測試結果之示意圖。於一些實施例中，啟動程式包含多個以不同時脈頻率執行的寫入指令與/或讀取指令。例如，如圖4所示，啟動程式可包含(但不限於)以具有頻率為250千赫茲(kHz)的時脈訊號(標示為250k)執行之命令讀取指令(後簡稱之『第一命令讀取指令』)、以具有頻率為250kHz的時脈訊號執行之命令寫入指令、以具有頻率為25百萬赫茲(MHz)的時脈訊號(標示為25M)執行之讀取指令、以具有頻率為25MHz的時脈訊號執行之寫入指令、以具有頻率為50MHz的時脈訊號執行之命令讀取指令、以具有頻率為50MHz的時脈訊號執行之命令寫入指令、以具有50MHz頻率的時脈訊號執行之資料寫入指令、以HS200模式執行之資料寫入指令、以HS200模式執行之命令寫入指令、以HS400模式執行之寫入指令以及以HS400模式執行之讀取指令。
於此例中，圖4的測試時脈訊號CLK具有32個相位(即相位0至相位31)。首先，主控端電路140將測試時脈訊號CLK之相位設定為相位0，並控制內嵌式記憶體電路120依序執行啟動程式中的多個指令(即操作S310)。內嵌式記憶體電路120利用具有相位0的測試時脈訊號CLK依序執行該些指令，並產生相對應的測試結果。
舉例來說，內嵌式記憶體電路120利用具有相位0以及頻率為250kHz的測試時脈訊號CLK執行第一命令讀取指令。若此第一命令讀取指令可正確被執行(標示為○)，內嵌式記憶體電路120可讀取到一預設資料(即讀取到的資料為一預設值)。反之，若此讀取指令無法正確地被執行(標示為 ×)，內嵌式記憶體電路120讀取的資料非為預設資料(即讀取到的資料並非預設值)。因此，處理器電路142可依據此指令所對應的測試結果(即讀取到的資料是否為預設值)判斷內嵌式記憶體電路120是否有正確地利用具有相位0的測試時脈訊號CLK執行第一命令讀取指令。依此類推，內嵌式記憶體電路120可利用具有相位0與對應頻率的測試時脈訊號CLK依序執行多個指令，且處理器電路142可根據各指令對應的測試結果確認內嵌式記憶體電路120是否可利用具有相位0的測試時脈訊號CLK正確地執行該些指令。例如，如圖4所示，處理器電路142可得知內嵌式記憶體電路120無法利用具有相位0的測試時脈訊號CLK正確執行HS400模式下的寫入指令與讀取指令。
接著，在取得全部指令對應於相位0的測試結果(即操作S230)後，主控端電路142可重置內嵌式記憶體電路120(即操作S340)並切換相位0至相位1(即操作S350)，以再次控制內嵌式記憶體電路120依序執行啟動程式中的多個指令(即操作S320)。內嵌式記憶體電路120利用具有相位1的測試時脈訊號CLK依序執行該些指令，並產生相對應的測試結果。依此類推，處理器電路142可獲得該些指令中每一者與多個相位0~31之間的對應關係(如圖4所示)。於一些實施例中，如圖4所示的多個測試結果可暫存於記憶體電路144。於一些實施例中，根據圖4的多個測試結果，主控端電路140可以確認內嵌式記憶體電路120可根據相位0至相位31中之至少一第一相位(例如為相位0至相位16)正確地執行第一命令讀取指令。
在取得所有指令與多個相位0~31之間的對應關係後，處理器電路142可產生查找表LT。於一些實施例中，查找表LT可表示為下表一：
Figure 109147159-A0305-02-0010-1
於一些實施例中，預設記憶體標準可為(但不限於)JEDEC(Joint Electron Device Engineering Council，JEDEC)記憶體標準(例如為JESD84-B51或其後續版本)。於一些實施例中，主控端電路140可用以根據該預設記憶體標準自該至少一第一相位排除至少一第二相位。於一些實施例中，主控端電路140可根據預設記憶體標準自至少一第一相位選擇一特定相位，以產生查找表LT。
例如，依據預設記憶體標準與/或使用者的輸入，主控端電路140可自相位0至相位16中排除至少一第二相位(例如為相位0與相位16)。上述的至少一第二相位可為預設記憶體標準中不建議使用的時序(或稱為死區(dead zone))，也可以是其他內嵌式記憶體電路中測試失敗(或實際運作失 敗)的時序。如此一來，主控端電路140可得知內嵌式記憶體電路120可根據相位1至相位15中任一者挑選一特定相位(例如為相位8，即上表所示的中心設定)，以產生查找表LT。於一些實施例中，上述的特定相位可為(但不限於)該至少一第一相位內的一中間相位。
於一些實施例中，前述的中心設定可依據實際應用與/或其他設計考量調整，故上表中的中心設定並不限於至少一第一相位內的中間相位。於一些實施例中，針對特定指令(例如為(但不限於)對應於頻率200M的讀取指令)，內嵌式記憶體電路120可執行一自動調整(auto-tune)機制而選擇合適的相位，而非根據查找表LT中的中心設定使用對應的相位。
於一些實施例中，主控端電路140更用以根據預設記憶體標準確認內嵌式記憶體電路120響應於多個指令中每一者所產生的一特定訊號之建立時間(setup time)與多個相位(例如為相位0至相位31)之間的一對應關係，以產生查找表LT。類似地，於一些實施例中，主控端電路140用以根據預設記憶體標準確認內嵌式記憶體電路120響應於多個指令中每一者所產生的一特定訊號之保持時間(hold time)與多個相位0~相位31之間的一對應關係，以產生查找表LT。於一些實施例中，建立時間為該特定訊號在具有對應相位的時脈訊號之轉態邊緣出現前保持固定的期間，且保持時間為該特定訊號在具有對應相位的時脈訊號之轉態邊緣出現前保持固定的期間。
以在HS400模式執行的寫入指令為例，前述的特定訊號可為內嵌式記憶體電路120響應於此指令所寫入的資料訊號。由於HS400模式下的時脈頻率為200MHz(資料速率可為400MB/s)，故根據時脈訊號的週期(即1/200M)可得知多個相位0~相位31中連續兩者之間的間隔約為0.156奈秒 (nanosecond,ns)。根據預設記憶體標準中對於建立時間以及保持時間之要求(例如至少為0.4ns)，主控端電路140可得知建立時間與保持時間之總和最少需要相同於7個相位中的多個間隔之總時間(即表一中的標準要求)。再者，根據圖4的測試結果，內嵌式記憶體電路120可利用具有相位6至相位13中任一者的測試時脈訊號CLK執行此寫入指令。因此，主控端電路140可選擇相位為相位6至相位13之間的中間相位10(即表一中的中心設定)為執行此寫入指令時所使用的特定相位，以使建立時間餘量(margin)盡量相同於保持時間餘量。例如，建立時間餘量為相位6至相位9(即表一中的4個相位)中的多個間隔之總時間，且保持時間餘量為相位11至相位13(即表一中的3個相位)的多個間隔之總時間。如此一來，在後續應用中，內嵌式記憶體電路120可利用具有相位10的時脈訊號執行此寫入指令。
上述的例子是以單一內嵌式記憶體電路120之測試結果為例說明。應當理解，於一些實施例中，主控端電路140可根據多個內嵌式記憶體電路120之多個測試結果的交集產生查找表LT。如此一來，查找表LT所記錄之時序設定可適用於不同製造商生產的記憶體。
上述時序掃描測試方法200(或記憶體測試方法300)的多個操作之說明可參考前述多個實施例，故於此不再贅述。上述多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在時序掃描測試方法200(或記憶體測試方法300)下的各種操作當可適當地增加、替換、省略或以不同順序執行。或者，在時序掃描測試方法200(或記憶體測試方法300)下的一或多個操作可以是同時或部分同時執行。
綜上所述，本案一些實施例中之內嵌式記憶體系統與記憶體測試方法可利用藉由內嵌式記憶體電路運作的內核或作業系統中之一程式來對內嵌式記憶體電路進行時序掃描測試，以決定適合內嵌式記憶體電路實際運作的相位。如此一來，在後續應用中，內嵌式記憶體電路可利用合適的相位來進行操作。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:內嵌式記憶體系統
120:內嵌式記憶體電路
140:主控端電路
142:處理器電路
144:記憶體電路
146:時脈產生器電路
CLK:測試時脈訊號
LT:查找表

Claims (10)

  1. 一種內嵌式記憶體系統，包含：一內嵌式記憶體電路，用以儲存一查找表；以及一主控端電路，用以利用具有複數個相位的一測試時脈訊號以及該內嵌式記憶體電路之一程式的複數個指令對該內嵌式記憶體電路進行測試，並記錄該些指令中每一者與該些相位之間的一對應關係，以產生該查找表，其中該程式為一啟動程式(boot loader)，該啟動程式為藉由該內嵌式記憶體電路運行之一內核(kernel)或一作業系統在開機時所執行的程式。
  2. 如請求項1之內嵌式記憶體系統，其中該主控端電路為依據JEDEC(Joint Electron Device Engineering Council)記憶體標準產生該查找表。
  3. 如請求項1之內嵌式記憶體系統，其中該些指令包含複數個以不同時脈頻率執行的讀取指令或寫入指令。
  4. 如請求項1之內嵌式記憶體系統，其中該內嵌式記憶體電路用以依序使用該些相位執行該些指令中之一第一指令以產生一測試結果，且該主控端電路用以根據該測試結果確認該內嵌式記憶體電路有利用該些相位中之至少一第一相位正確地執行該第一指令。
  5. 如請求項4之內嵌式記憶體系統，其中該主控端電路更用以根據一預設記憶體標準自該至少一第一相位選擇一特定相位，以產生該查找表。
  6. 如請求項5之內嵌式記憶體系統，其中該主控端電路更用以根據該預設記憶體標準自該至少一第一相位排除至少一第二相位。
  7. 如請求項5之內嵌式記憶體系統，其中該主控端電路更用以根據該預設記憶體標準確認該內嵌式記憶體電路響應於該第一指令所產生的一訊 號之一建立時間(setup time)與該些相位之間的一對應關係，以產生該查找表。
  8. 如請求項5之內嵌式記憶體系統，其中該主控端電路更用以根據該預設記憶體標準確認該內嵌式記憶體電路響應於該第一指令所產生的一訊號之一保持時間(hold time)與該些相位之間的一對應關係，以產生該查找表。
  9. 如請求項5之內嵌式記憶體系統，其中該特定相位為該至少一第一相位中之一中間相位。
  10. 一種記憶體測試方法，包含：利用具有複數個相位的一測試時脈訊號以及一程式的複數個指令對一內嵌式記憶體電路進行測試，其中該程式為一啟動程式，該啟動程式為藉由該內嵌式記憶體電路運行之一內核或一作業系統在開機時所執行的程式；以及記錄該些指令中每一者與該些相位之間的一對應關係，以產生一查找表，其中該內嵌式記憶體電路用以根據該查找表選擇該些相位中對應於該些指令中之一第一指令的一特定相位，以執行該第一指令。
TW109147159A 2020-12-31 2020-12-31 內嵌式記憶體系統與記憶體測試方法 TWI744157B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109147159A TWI744157B (zh) 2020-12-31 2020-12-31 內嵌式記憶體系統與記憶體測試方法
US17/512,707 US20220206704A1 (en) 2020-12-31 2021-10-28 Embedded memory system and memory testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109147159A TWI744157B (zh) 2020-12-31 2020-12-31 內嵌式記憶體系統與記憶體測試方法

Publications (2)

Publication Number Publication Date
TWI744157B true TWI744157B (zh) 2021-10-21
TW202228143A TW202228143A (zh) 2022-07-16

Family

ID=80782732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109147159A TWI744157B (zh) 2020-12-31 2020-12-31 內嵌式記憶體系統與記憶體測試方法

Country Status (2)

Country Link
US (1) US20220206704A1 (zh)
TW (1) TWI744157B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118018A1 (en) * 2001-02-01 2002-08-29 Masatoshi Hasegawa Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
US20040260975A1 (en) * 2002-11-07 2004-12-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
US7289543B2 (en) * 2002-08-06 2007-10-30 Broadcom Corporation System and method for testing the operation of a DLL-based interface
US10352995B1 (en) * 2018-02-28 2019-07-16 Nxp Usa, Inc. System and method of multiplexing laser triggers and optically selecting multiplexed laser pulses for laser assisted device alteration testing of semiconductor device
US20190319729A1 (en) * 2019-06-21 2019-10-17 Intel Corporation Techniques For Determining Timestamp Inaccuracies In A Transceiver

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028903A (en) * 1997-03-31 2000-02-22 Sun Microsystems, Inc. Delay lock loop with transition recycling for clock recovery of NRZ run-length encoded serial data signals
US7428716B2 (en) * 2003-09-19 2008-09-23 International Business Machines Corporation System and method for statistical timing analysis of digital circuits
US7437591B1 (en) * 2005-01-18 2008-10-14 Altera Corporation Method and apparatus for hardware timing optimizer
JP4957719B2 (ja) * 2006-02-28 2012-06-20 富士通株式会社 Ｒａｍマクロ、そのタイミング生成回路
DE102006014037A1 (de) * 2006-03-27 2007-10-11 Infineon Technologies Ag Integrierter Schaltkreis und Verfahren zum Ermitteln eines Betriebsbereichs eines integrierten Schaltkreises
WO2008142743A1 (ja) * 2007-04-25 2008-11-27 Advantest Corporation 試験装置
WO2008153645A2 (en) * 2007-05-29 2008-12-18 Rambus, Inc. Memory comprising : clock generator, clock circuit, voltage regulator
US7805645B2 (en) * 2008-01-11 2010-09-28 Arm Limited Data processing apparatus and method for testing stability of memory cells in a memory device
WO2012154507A1 (en) * 2011-05-06 2012-11-15 Rambus Inc. Supporting calibration for sub-rate operation in clocked memory systems
US20150033062A1 (en) * 2013-07-26 2015-01-29 Mediatek Inc. Apparatus and method for controlling controllable clock source to generate clock signal with frequency transition
US9568542B2 (en) * 2013-09-25 2017-02-14 Cavium, Inc. Memory interface with integrated tester
US20160336047A1 (en) * 2014-01-31 2016-11-17 Hewlett Packard Enterprise Development Lp Signal return path
CN103927131B (zh) * 2014-03-25 2017-02-15 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
US10148416B2 (en) * 2016-09-02 2018-12-04 Intel Corporation Signal phase optimization in memory interface training
US10175905B2 (en) * 2016-09-13 2019-01-08 Apple Inc. Systems and methods for dynamically switching memory performance states
TWI726514B (zh) * 2019-12-03 2021-05-01 芯測科技股份有限公司 記憶體修復電路、方法與使用其的記憶體模組
US11056171B1 (en) * 2019-12-30 2021-07-06 Micron Technology, Inc. Apparatuses and methods for wide clock frequency range command paths

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118018A1 (en) * 2001-02-01 2002-08-29 Masatoshi Hasegawa Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
US7289543B2 (en) * 2002-08-06 2007-10-30 Broadcom Corporation System and method for testing the operation of a DLL-based interface
US20040260975A1 (en) * 2002-11-07 2004-12-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
US10352995B1 (en) * 2018-02-28 2019-07-16 Nxp Usa, Inc. System and method of multiplexing laser triggers and optically selecting multiplexed laser pulses for laser assisted device alteration testing of semiconductor device
US20190319729A1 (en) * 2019-06-21 2019-10-17 Intel Corporation Techniques For Determining Timestamp Inaccuracies In A Transceiver

Also Published As

Publication number Publication date
TW202228143A (zh) 2022-07-16
US20220206704A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US10268409B2 (en) Memory controller managing a temperature of a memory device upon a training operation, a memory system, and a method of operating the same
TWI359426B (en) Method for recording parameter of memory and metho
JP2008217147A (ja) メモリシステム
WO2020199242A1 (zh) 存储器和其电子装置及其测试系统、测试方法和应用方法
TWI744157B (zh) 內嵌式記憶體系統與記憶體測試方法
JP2010182359A (ja) 半導体記憶装置及びそのテスト方法
US20230273668A1 (en) Semiconductor memory device, electronic device and method for setting the same
TWI525415B (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
US11923042B2 (en) Apparatus, memory device, and method reducing clock training time
TW201119236A (en) Method for adjusting memory signal phase
CN114743584A (zh) 内嵌式存储器系统与存储器测试方法
CN101788847A (zh) 系统内存性能调整方法与计算机系统
JP2011013915A (ja) 測定装置の制御方法
CN115015741A (zh) 芯片测试方法、装置、设备及介质
TW201623987A (zh) 動態記憶體測試裝置及其測試方法
JP2934608B2 (ja) 半導体メモリ試験方法及びその装置
KR20180089053A (ko) 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템
TWI421694B (zh) 記憶體控制方法
US9412469B1 (en) Weak bit detection using on-die voltage modulation
US12093543B2 (en) Memory training using electronic noise
CN116955240B (zh) 一种ddr控制器中phy电路的延时校准系统及方法
US20240361823A1 (en) Semiconductor memory device, electronic device and method for setting the same
US11549979B2 (en) Test method for a system on chip and a test system for the system on chip
US20240211142A1 (en) Extended Training for Memory
US20170372759A1 (en) Active control circuit, internal voltage generation circuit, memory apparatus and system using the same