JP4351941B2 - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP4351941B2 JP4351941B2 JP2004093310A JP2004093310A JP4351941B2 JP 4351941 B2 JP4351941 B2 JP 4351941B2 JP 2004093310 A JP2004093310 A JP 2004093310A JP 2004093310 A JP2004093310 A JP 2004093310A JP 4351941 B2 JP4351941 B2 JP 4351941B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- comparison result
- device under
- under test
- result signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Selective Calling Equipment (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Emergency Protection Circuit Devices (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
102 基準クロック源
104 クロック生成回路
106 レベルコンパレータ
108 タイミングコンパレータ
110 論理比較器
112 良否判定部
120 LPF
122 位相比較器
124 可変遅延回路
126 N2分周器
128 N1分周器
130 位相比較器
132 加算器
134 LPF
136 積分器
138 VCO
150 DUT
300 試験装置
306 レベルコンパレータ
304 クロック生成回路
340 エッジ切替回路
342 M分周器
344 固定ストローブ発生器
346 スイッチ
350 DUT
600 試験装置
602 DUT
604 レベルコンパレータ
606 タイミングコンパレータ
608 論理比較器
Claims (12)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック源と、
前記基準クロックと周波数が略等しく、前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロック再生回路と、
前記再生クロックを遅延させてストローブを発生する遅延回路と、
前記ストローブに基づいて、前記出力データの出力値を取得するタイミングコンパレータと、
前記出力値を予め定められた期待値と比較する論理比較器と、
前記論理比較器の比較結果に基づいて、前記被試験デバイスの良否判定を行う良否判定部と
を備え、
前記クロック再生回路は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、第1比較結果信号を出力する第1位相比較器と、
前記基準クロックと前記再生クロックとの位相を比較し、第2比較結果信号を出力する第2位相比較器と、
前記第1比較結果信号と前記第2比較結果信号とを加算し、加算結果信号を出力する加算器と、
前記加算結果信号に基づいて、前記再生クロックを発生する再生クロック発生部と
を有する試験装置。 - 前記第1比較結果信号のうちの第1周波数より低い信号のみを透過させる第1ローパスフィルタをさらに備え、
前記加算器は、前記第1ローパスフィルタを透過した前記第1比較結果信号と前記第2比較結果信号を加算する
請求項1に記載の試験装置。 - 前記第1ローパスフィルタの透過帯域を示す前記第1周波数は、前記被試験デバイスの種類に応じて設定される
請求項2に記載の試験装置。 - 前記第1ローパスフィルタの透過帯域を示す前記第1周波数は、前記被試験デバイスに許容されたジッタ周波数に対応して設定される
請求項3に記載の試験装置。 - 前記加算結果信号のうちの第2周波数より低い信号のみを透過させる第2ローパスフィルタをさらに備え、
前記再生クロック発生部は、前記第2ローパスフィルタを透過した前記加算結果信号に基づいて、前記再生クロックを発生する
請求項2に記載の試験装置。 - 前記第2ローパスフィルタの透過帯域を示す前記第2周波数は、前記第1周波数より高い、又は前記第1周波数と略等しい
請求項5に記載の試験装置。 - 前記第1ローパスフィルタは、前記出力データが安定していない場合には、前記第1比較結果信号に代えて固定値のホールド信号を出力する
請求項2に記載の試験装置。 - 前記第1ローパスフィルタは、前記被試験デバイスが前記出力データを出力し始めてから所定時間内である場合には、前記第1比較結果信号に代えて前記固定値を出力する
請求項7に記載の試験装置。 - 前記遅延回路の遅延量は、前記被試験デバイスの仕様に対応して設定される
請求項1に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロック再生回路と、
前記再生クロックを遅延させてストローブを発生する遅延回路と、
前記ストローブに基づいて、前記出力データの出力値を取得するタイミングコンパレータと、
前記出力値を予め定められた期待値と比較する論理比較器と、
前記論理比較器の比較結果に基づいて、前記被試験デバイスの良否判定を行う良否判定部と
を備え、
前記クロック再生回路は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、比較結果信号を出力する位相比較器と、
前記比較結果信号のうちの、前記被試験デバイスの種類に応じて設定される所定の周波数より低い信号のみを透過させる第1ローパスフィルタと、
前記比較結果信号に基づいて、前記再生クロックを発生する再生クロック発生部と
を有する試験装置。 - 被試験デバイスを試験する試験方法であって、
前記被試験デバイスの動作を制御する基準クロックを発生する段階と、
前記基準クロックと周波数が略等しく、前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロック再生段階と、
前記再生クロックを遅延させてストローブを発生する段階と、
前記ストローブに基づいて、前記出力データの出力値を取得する段階と、
前記出力値を予め定められた期待値と比較する段階と、
比較結果に基づいて、前記被試験デバイスの良否判定を行う段階と
を備え、
前記クロック再生段階は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、第1比較結果信号を出力する段階と、
前記基準クロックと前記再生クロックとの位相を比較し、第2比較結果信号を出力する段階と、
前記第1比較結果信号と前記第2比較結果信号とを加算し、加算結果信号を出力する段階と、
前記加算結果信号に基づいて、前記再生クロックを発生する段階と
を有する試験方法。 - 被試験デバイスを試験する試験方法であって、
前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロック再生段階と、
前記再生クロックを遅延させてストローブを発生する段階と、
前記ストローブに基づいて、前記出力データの出力値を取得する段階と、
前記出力値を予め定められた期待値と比較する段階と、
前記論理比較器の比較結果に基づいて、前記被試験デバイスの良否判定を行う段階と
を備え、
前記クロック再生段階は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、比較結果信号を出力する段階と、
前記比較結果信号のうちの、前記被試験デバイスの種類に応じて設定される所定の周波数より低い信号のみを透過させる段階と、
前記比較結果信号に基づいて、前記再生クロックを発生する段階と
を有する試験方法。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093310A JP4351941B2 (ja) | 2004-03-26 | 2004-03-26 | 試験装置及び試験方法 |
EP10075008A EP2233936A1 (en) | 2004-03-26 | 2005-03-11 | Test device and test method |
CN2005800091989A CN1934455B (zh) | 2004-03-26 | 2005-03-11 | 测试装置与测试方法 |
AT05720641T ATE483169T1 (de) | 2004-03-26 | 2005-03-11 | Testeinrichtung und testverfahren |
DE602005023850T DE602005023850D1 (de) | 2004-03-26 | 2005-03-11 | Testeinrichtung und testverfahren |
EP05720641A EP1742074B1 (en) | 2004-03-26 | 2005-03-11 | Test device and test method |
PCT/JP2005/004370 WO2005093443A1 (ja) | 2004-03-26 | 2005-03-11 | 試験装置及び試験方法 |
KR1020067022252A KR20070027539A (ko) | 2004-03-26 | 2005-03-11 | 시험 장치 및 시험 방법 |
US11/083,114 US7549099B2 (en) | 2004-03-26 | 2005-03-17 | Testing apparatus and testing method |
TW094108755A TWI353454B (en) | 2004-03-26 | 2005-03-22 | Testing device and testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093310A JP4351941B2 (ja) | 2004-03-26 | 2004-03-26 | 試験装置及び試験方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005285160A JP2005285160A (ja) | 2005-10-13 |
JP2005285160A5 JP2005285160A5 (ja) | 2007-07-05 |
JP4351941B2 true JP4351941B2 (ja) | 2009-10-28 |
Family
ID=35056313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004093310A Expired - Fee Related JP4351941B2 (ja) | 2004-03-26 | 2004-03-26 | 試験装置及び試験方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7549099B2 (ja) |
EP (2) | EP1742074B1 (ja) |
JP (1) | JP4351941B2 (ja) |
KR (1) | KR20070027539A (ja) |
CN (1) | CN1934455B (ja) |
AT (1) | ATE483169T1 (ja) |
DE (1) | DE602005023850D1 (ja) |
TW (1) | TWI353454B (ja) |
WO (1) | WO2005093443A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4895551B2 (ja) * | 2005-08-10 | 2012-03-14 | 株式会社アドバンテスト | 試験装置および試験方法 |
US7296203B2 (en) | 2005-10-11 | 2007-11-13 | Advantest Corporation | Test apparatus, program and recording medium |
US7490280B2 (en) * | 2006-02-28 | 2009-02-10 | International Business Machines Corporation | Microcontroller for logic built-in self test (LBIST) |
US7394277B2 (en) * | 2006-04-20 | 2008-07-01 | Advantest Corporation | Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method |
WO2007129386A1 (ja) * | 2006-05-01 | 2007-11-15 | Advantest Corporation | 試験装置および試験方法 |
JP4944771B2 (ja) * | 2006-05-01 | 2012-06-06 | 株式会社アドバンテスト | 試験装置、回路および電子デバイス |
JP4792340B2 (ja) * | 2006-07-11 | 2011-10-12 | 株式会社アドバンテスト | 試験装置および試験方法 |
US7574633B2 (en) | 2006-07-12 | 2009-08-11 | Advantest Corporation | Test apparatus, adjustment method and recording medium |
JP4806599B2 (ja) * | 2006-07-20 | 2011-11-02 | 株式会社アドバンテスト | 電気回路および試験装置 |
JP4724774B2 (ja) * | 2007-03-29 | 2011-07-13 | 富士通株式会社 | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 |
DE112007003471T5 (de) | 2007-04-25 | 2010-03-18 | Advantest Corp. | Prüfgerät |
JP5113846B2 (ja) * | 2007-08-16 | 2013-01-09 | 株式会社アドバンテスト | 取得装置、試験装置および製造方法 |
WO2009031404A1 (ja) | 2007-09-04 | 2009-03-12 | Advantest Corporation | 伝送回路、送信器、受信器、および、試験装置 |
JP4967942B2 (ja) * | 2007-09-12 | 2012-07-04 | 横河電機株式会社 | 半導体試験装置 |
JP5124019B2 (ja) * | 2008-06-09 | 2013-01-23 | 株式会社アドバンテスト | 試験装置 |
CN102057288B (zh) * | 2008-06-10 | 2014-02-12 | 爱德万测试株式会社 | 测试模块、测试装置及测试方法 |
KR100942953B1 (ko) | 2008-06-30 | 2010-02-17 | 주식회사 하이닉스반도체 | 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치 |
JP5208211B2 (ja) * | 2008-07-09 | 2013-06-12 | 株式会社アドバンテスト | 試験装置、及び試験方法 |
CN102317803A (zh) * | 2008-07-09 | 2012-01-11 | 爱德万测试株式会社 | 测试装置、测试方法和移相器 |
CN102099700A (zh) | 2008-08-01 | 2011-06-15 | 株式会社爱德万测试 | 测试装置 |
CN102124357A (zh) * | 2008-08-19 | 2011-07-13 | 爱德万测试株式会社 | 测试装置及测试方法 |
KR101214035B1 (ko) * | 2008-09-04 | 2012-12-20 | 가부시키가이샤 어드밴티스트 | 시험 장치, 송신 장치, 수신 장치, 시험 방법, 송신 방법, 및 수신 방법 |
US8819474B2 (en) * | 2009-04-03 | 2014-08-26 | Intel Corporation | Active training of memory command timing |
JP5202738B2 (ja) * | 2010-07-12 | 2013-06-05 | 株式会社アドバンテスト | 測定回路および試験装置 |
CN102854451A (zh) * | 2011-06-29 | 2013-01-02 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板的信号群延迟分析系统及方法 |
CN103116124B (zh) * | 2011-11-17 | 2016-05-18 | 国民技术股份有限公司 | 可自校准内部晶振的芯片、晶振校准测试系统及校准方法 |
CN103280241B (zh) * | 2013-04-22 | 2018-05-01 | 北京大学深圳研究生院 | 存储器的测试电路及方法 |
CN103235254B (zh) * | 2013-04-25 | 2016-03-02 | 杭州和利时自动化有限公司 | 一种可编程逻辑器件的检测方法和检测系统 |
CN105807134A (zh) * | 2014-12-31 | 2016-07-27 | 无锡华润矽科微电子有限公司 | 频率测试仪及频率测试系统 |
CN104836576B (zh) * | 2015-04-30 | 2018-11-02 | 华南理工大学 | 一种改进高频畸变波形相位检测的锁相环 |
CN107703437B (zh) * | 2017-09-14 | 2019-08-13 | 西安交通大学 | 一种基于半频静电激振的高频体模态谐振器测试方法 |
US10719568B2 (en) * | 2017-11-28 | 2020-07-21 | International Business Machines Corporation | Fixing embedded richtext links in copied related assets |
CN108614206B (zh) * | 2018-04-03 | 2020-08-04 | 上海华力微电子有限公司 | 一种芯片测试装置、测试方法及测试板 |
US11102596B2 (en) * | 2019-11-19 | 2021-08-24 | Roku, Inc. | In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT) |
KR102278648B1 (ko) * | 2020-02-13 | 2021-07-16 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 방법 및 장치 |
CN112965910B (zh) * | 2021-03-19 | 2024-06-21 | 携程旅游信息技术(上海)有限公司 | 自动化回归测试方法、装置、电子设备、存储介质 |
USD1037855S1 (en) | 2021-06-25 | 2024-08-06 | Diageo North America, Inc. | Bottle |
USD1023769S1 (en) | 2021-07-01 | 2024-04-23 | Diageo North America, Inc. | Surface ornamentation for a bottle |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55164947A (en) * | 1979-05-29 | 1980-12-23 | Fujitsu Ltd | Test system for logic circuit |
US4958243A (en) * | 1988-09-15 | 1990-09-18 | International Business Machines Corporation | Phase discrimination and data separation method and apparatus |
US5057771A (en) * | 1990-06-18 | 1991-10-15 | Tetronix, Inc. | Phase-locked timebase for electro-optic sampling |
US5491439A (en) * | 1994-08-31 | 1996-02-13 | International Business Machines Corporation | Method and apparatus for reducing jitter in a phase locked loop circuit |
EP1168598A3 (en) * | 1994-12-13 | 2003-01-02 | Hughes Electronics Corporation | High precision, low phase noise synthesizer with vector modulator |
JP3710845B2 (ja) * | 1995-06-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US6285722B1 (en) * | 1997-12-05 | 2001-09-04 | Telcordia Technologies, Inc. | Method and apparatus for variable bit rate clock recovery |
JP4445114B2 (ja) * | 2000-01-31 | 2010-04-07 | 株式会社アドバンテスト | ジッタ測定装置及びその方法 |
JP3698657B2 (ja) * | 2001-06-12 | 2005-09-21 | シャープ株式会社 | ゲーティッドクロック生成回路及び回路修正方法 |
JP2003023353A (ja) * | 2001-07-09 | 2003-01-24 | Matsushita Electric Ind Co Ltd | Pll回路 |
JP2003098233A (ja) * | 2001-09-27 | 2003-04-03 | Sony Corp | 動作時間測定回路 |
JP4048903B2 (ja) * | 2001-11-28 | 2008-02-20 | ヤマハ株式会社 | テスト回路 |
WO2003098806A1 (fr) * | 2002-05-17 | 2003-11-27 | Fujitsu Limited | Dispositif d'oscillateur verrouille en phase |
JP4002471B2 (ja) * | 2002-05-30 | 2007-10-31 | エルピーダメモリ株式会社 | 試験装置 |
JP4291596B2 (ja) * | 2003-02-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法 |
US6794913B1 (en) * | 2003-05-29 | 2004-09-21 | Motorola, Inc. | Delay locked loop with digital to phase converter compensation |
-
2004
- 2004-03-26 JP JP2004093310A patent/JP4351941B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-11 KR KR1020067022252A patent/KR20070027539A/ko not_active Application Discontinuation
- 2005-03-11 CN CN2005800091989A patent/CN1934455B/zh active Active
- 2005-03-11 EP EP05720641A patent/EP1742074B1/en not_active Not-in-force
- 2005-03-11 WO PCT/JP2005/004370 patent/WO2005093443A1/ja not_active Application Discontinuation
- 2005-03-11 AT AT05720641T patent/ATE483169T1/de not_active IP Right Cessation
- 2005-03-11 DE DE602005023850T patent/DE602005023850D1/de active Active
- 2005-03-11 EP EP10075008A patent/EP2233936A1/en not_active Withdrawn
- 2005-03-17 US US11/083,114 patent/US7549099B2/en active Active
- 2005-03-22 TW TW094108755A patent/TWI353454B/zh active
Also Published As
Publication number | Publication date |
---|---|
US20070006031A1 (en) | 2007-01-04 |
WO2005093443A1 (ja) | 2005-10-06 |
TWI353454B (en) | 2011-12-01 |
US7549099B2 (en) | 2009-06-16 |
TW200532227A (en) | 2005-10-01 |
EP1742074B1 (en) | 2010-09-29 |
EP1742074A1 (en) | 2007-01-10 |
KR20070027539A (ko) | 2007-03-09 |
CN1934455A (zh) | 2007-03-21 |
EP1742074A4 (en) | 2009-07-01 |
EP2233936A1 (en) | 2010-09-29 |
CN1934455B (zh) | 2010-05-05 |
ATE483169T1 (de) | 2010-10-15 |
DE602005023850D1 (de) | 2010-11-11 |
JP2005285160A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4351941B2 (ja) | 試験装置及び試験方法 | |
JP6032082B2 (ja) | 受信回路及び半導体集積回路 | |
TWI392319B (zh) | 通信系統,接收裝置及接收方法 | |
JP4536610B2 (ja) | 半導体試験装置 | |
JP4893052B2 (ja) | レシーバ回路及びレシーバ回路試験方法 | |
KR101950320B1 (ko) | 위상 검출 회로 및 이를 이용한 동기 회로 | |
US7773667B2 (en) | Pseudo asynchronous serializer deserializer (SERDES) testing | |
KR20080089092A (ko) | 위상 고정 루프 | |
JP4895551B2 (ja) | 試験装置および試験方法 | |
US8643412B2 (en) | Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method | |
JP2019097080A (ja) | 信号再生回路、光モジュール及び信号再生方法 | |
TW200814534A (en) | Generating audio clock generator and related method applied in multimedia interface | |
US6646937B2 (en) | Integrated clock generator, particularly for driving a semiconductor memory with a test signal | |
JPWO2009069244A1 (ja) | 送信方法および送信装置 | |
JP2009014363A (ja) | 半導体試験装置 | |
KR20170027913A (ko) | 집적 회로 | |
JP5423967B2 (ja) | クロック・データ再生回路 | |
KR20060086670A (ko) | 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법 | |
JP2001345792A (ja) | 位相制御回路 | |
JP5246608B2 (ja) | 多重回路 | |
JP4944771B2 (ja) | 試験装置、回路および電子デバイス | |
JP2004078660A (ja) | 半導体装置およびシステム | |
JP2005045734A (ja) | フレーム位相同期回路 | |
JPH09191245A (ja) | クロック生成回路 | |
JPH0530093A (ja) | ビツト位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |