KR20070027539A

KR20070027539A - 시험 장치 및 시험 방법

Info

Publication number: KR20070027539A
Application number: KR1020067022252A
Authority: KR
Inventors: 스스케 칸타케
Original assignee: 주식회사 아도반테스토
Priority date: 2004-03-26
Filing date: 2005-03-11
Publication date: 2007-03-09
Also published as: JP4351941B2; EP1742074A4; DE602005023850D1; TWI353454B; CN1934455A; CN1934455B; ATE483169T1; WO2005093443A1; US20070006031A1; EP1742074B1; EP1742074A1; JP2005285160A; EP2233936A1; US7549099B2; TW200532227A

Abstract

본 발명에 의한 시험 장치는, 기준 클록과 주파수가 동일하고 피시험 디바이스의 출력 데이터와 위상이 동일한 재생 클록을 생성하는 클록 생성 회로와, 재생 클록을 지연시켜 스트로브를 발생하는 지연 회로와, 스트로브에 기초하여 출력 데이터의 출력값을 취득하는 타이밍 비교기와, 출력값을 기대값과 비교하는 논리 비교기와, 비교 결과에 기초하여 피시험 디바이스의 양부 판정을 행하는 양부 판정부를 포함하고, 클록 생성 회로는, 출력 데이터와 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력하는 제1 위상 비교기와, 기준 클록과 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하는 제2 위상 비교기와, 제1 비교 결과 신호와 제2 비교 결과 신호에 기초하여 재생 클록을 발생하는 재생 클록 발생부를 포함한다.

클록, 스트로브, 분주, 가산, 홀드 신호

Description

시험 장치 및 시험 방법{TEST DEVICE AND TEST METHOD}

본 발명은, 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은, 피시험 메모리를 시험하는 시험 장치 및 시험 방법에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대하여는, 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.

일본특허출원 제2004-93310호 출원일 2004년3월26일

도 6은, 종래 기술에 의한 시험 장치 600의 구성을 도시한다. 시험 장치 600은, 레벨 비교기 604, 타이밍 비교기 606, 및 논리 비교기 608을 포함한다. 피시험 디바이스(이하, 「DUT」라 한다.) 602로부터 출력된 출력 데이터는, 레벨 비교기 604에서 전압 비교된 후, 시험 장치 600의 내부에서 미리 정해진 타이밍에서 생성된 스트로브에 의해, 타이밍 비교기 606에서 취득된다. 그리고, 논리 비교기 608에 있어서 기대값과 비교되고, 비교 결과에 기초하여 DUT 602의 양부가 판정된다.

현 시점에서 선행 기술 문헌의 존재를 인식하고 있지 않으므로, 선행 기술 문헌에 관한 기재를 생략한다.

[발명이 해결하고자 하는 과제]

최근, 송신기 측에서 데이터에 클록을 끼워 넣어 송신하고, 수신기 측에서 데이터로부터 클록을 재생하며, 재생한 클록에서 데이터를 수신하는, 그러한 방식으로 통신을 행하는 고속 시리얼 인터페이스가 개발되고 있다. 그리고, 이와 같은 클록 끼워 넣기 방식(클록 임베디드)의 고속 시리얼 인터페이스의 데이터에는, 소정의 크기의 타이밍의 불확정폭(지터)이 허용되고 있다. 그러나, 종래 기술에 의한 시험 장치 600에서는, DUT 602의 출력 데이터를 취득하기 위한 스트로브의 타이밍이, 시험 장치 600의 내부에서 미리 결정되어 있으므로, DUT 602의 출력 데이터의 타이밍 변동에 추종시킬 수 없다. 그 때문에, 상기와 같은 고속 시리얼 인터페이스를 포함하는 피시험 디바이스를 정확하게 시험할 수 없다.

따라서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 더욱 유리한 구체적인 예를 규정한다.

[과제를 해결하기 위한 수단]

본 발명의 제1의 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 동작을 제어하는 기준 클록을 발생하는 기준 클록원과, 기준 클록과 주파수가 실질적으로 동일하고, 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 생성 회로와, 재생 클록을 지연시켜 스트로브를 발생하는 지연 회로와, 스트로브에 기초하여, 출력 데이터의 출력값을 취득하는 타이밍 비교기와, 출력값을 미리 정해진 기대값과 비교하는 논리 비교기와, 논리 비교기의 비교 결과에 기초하여, 피시험 디바이스의 양부 판정을 행하는 양부 판정부를 포함한다.

클록 생성 회로는, 피시험 디바이스의 출력 데이터와 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력하는 제1 위상 비교기와, 기준 클록과 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하는 제2 위상 비교기와, 제1 비교 결과 신호와 제2 비교 결과 신호를 가산하고, 가산 결과 신호를 출력하는 가산기와, 가산 결과 신호에 기초하여, 재생 클록을 발생하는 재생 클록 발생부를 포함한다.

제1 비교 결과 신호 중 제1 주파수보다 낮은 신호만을 투과시키는 제1 로우 패스 필터(low pass filter)를 더 포함하고, 가산기는, 제1 로우 패스 필터를 투과한 제1 비교 결과 신호와 제2 비교 결과 신호를 가산해도 좋다.

제1 로우 패스 필터의 투과 대역을 나타내는 제1 주파수는, 피시험 디바이스의 종류에 따라 설정되어도 좋다. 제1 로우 패스 필터의 투과 대역을 나타내는 제1 주파수는, 피시험 디바이스에 허용된 지터 주파수에 대응하여 설정되어도 좋다. 지연 회로의 지연량은, 피시험 디바이스의 사양에 대응하여 설정되어도 좋다.

가산 결과 신호 중 제2 주파수보다 낮은 신호만을 투과시키는 제2 로우 패스 필터를 더 포함하고, 재생 클록 발생부는, 제2 로우 패스 필터를 투과한 가산 결과 신호에 기초하여, 재생 클록을 발생해도 좋다.

제2 로우 패스 필터의 투과 대역을 나타내는 제2 주파수는, 제1 주파수보다 높거나, 또는 제1 주파수와 실질적으로 동일해도 좋다.

제1 로우 패스 필터는, 출력 데이터가 안정하지 않는 경우에는, 제1 비교 결과 신호에 대신하여 고정값의 홀드(hold) 신호를 출력해도 좋다.

제1 로우 패스 필터는, 피시험 디바이스가 출력 데이터를 출력하기 시작한 때부터 소정 시간 내인 경우에는, 제1 비교 결과 신호에 대신하여 고정값을 출력해도 좋다.

본 발명의 제2의 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 생성 회로와, 재생 클록을 지연시켜 스트로브를 발생하는 지연 회로와, 스트로브에 기초하여, 출력 데이터의 출력값을 취득하는 타이밍 비교기와, 출력값을 미리 정해진 기대값과 비교하는 논리 비교기와, 논리 비교기의 비교 결과에 기초하여, 피시험 디바이스의 양부 판정을 행하는 양부 판정부를 포함한다.

클록 생성 회로는, 피시험 디바이스의 출력 데이터와 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 위상 비교기와, 비교 결과 신호 중, 피시험 디바이스의 종류에 따라 설정되는 소정의 주파수보다 낮은 신호만을 투과시키는 제1 로우 패스 필터와, 비교 결과 신호에 기초하여, 재생 클록을 발생하는 재생 클록 발생부를 포함한다.

위상 비교기는, 피시험 디바이스의 출력 클록과 재생 클록 발생부가 발생한 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력해도 좋다. 재생 클록 발생부가 발생한 재생 클록을 분주하는 분주기(分周期)를 더 포함하되, 위상 비교기는, 피시험 디바이스의 출력 클록과 분주기가 분주한 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력해도 좋다.

본 발명의 제3의 형태에 의하면, 피시험 디바이스를 시험하는 시험 방법에 있어서, 피시험 디바이스의 동작을 제어하는 기준 클록을 발생하는 단계와, 기준 클록과 주파수가 실질적으로 동일하고, 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 재생 단계와, 재생 클록을 지연시켜 스트로브를 발생하는 단계와, 스트로브에 기초하여, 출력 데이터의 출력값을 취득하는 단계와, 출력값을 미리 정해진 기대값과 비교하는 단계와, 비교 결과에 기초하여, 피시험 디바이스의 양부 판정을 행하는 단계를 포함한다.

클록 재생 단계는, 피시험 디바이스의 출력 데이터와 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력하는 단계와, 기준 클록과 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하는 단계와, 제1 비교 결과 신호와 제2 비교 결과 신호를 가산하고, 가산 결과 신호를 출력하는 단계와, 가산 결과 신호에 기초하여, 재생 클록을 발생하는 단계를 포함한다.

본 발명의 제4의 형태에 의하면, 피시험 디바이스를 시험하는 시험 방법에 있어서, 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 재생 단계와, 재생 클록을 지연시켜 스트로브를 발생하는 단계와, 스트로브에 기초하여, 출력 데이터의 출력값을 취득하는 단계와, 출력값을 미리 정해진 기대값과 비교하는 단계와, 논리 비교기의 비교 결과에 기초하여, 피시험 디바이스의 양부 판정을 행하는 단계를 포함한다.

클록 재생 단계는, 피시험 디바이스의 출력 데이터와 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 단계와, 비교 결과 신호 중, 피시험 디바이스의 종류에 따라 설정되는 소정의 주파수보다 낮은 신호만을 투과시키는 단계와, 비교 결과 신호에 기초하여, 재생 클록을 발생하는 재생 클록 발생 단계를 포함한다.

클록 재생 단계는, 피시험 디바이스의 출력 클록과 재생 클록 발생 단계에 있어서 발생된 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 단계를 더 포함해도 좋다.

또한 상기 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

[발명의 효과]

본 발명에 의한 시험 장치에 의하면, 클록 끼워 넣기 방식의 고속 시리얼 인터페이스를 포함하는 피시험 디바이스를 정확하게 시험할 수 있다.

도 1은, 제1 실시 형태에 의한 시험 장치 100의 구성의 일례를 도시하는 도 면이다.

도 2는, 출력 데이터, 재생 클록, 및 스트로브의 타이밍 차트이다.

도 3은, 제2 실시 형태에 의한 시험 장치 300의 구성의 일례를 도시하는 도면이다.

도 4는, 출력 데이터, 소스 동기 클록, 재생 클록, 및 스트로브의 타이밍 차트의 일례를 도시하는 도면이다.

도 5는, 출력 데이터, 소스 동기 클록, 재생 클록, 및 스트로브의 타이밍 차트의 일례를 도시하는 도면이다.

도 6은, 종래 기술에 의한 시험 장치 600의 구성을 도시하는 도면이다.

[부호의 설명]

100 시험 장치

102 기준 클록원

104 클록 생성 회로

106 레벨 비교기

108 타이밍 비교기

110 논리 비교기

112 양부 판정부

120 LPF

122 위상 비교기

124 가변 지연 회로

126 N2 분주기

128 N1 분주기

130 위상 비교기

132 가산기

134 LPF

136 적분기

138 VCO

150 DUT

300 시험 장치

306 레벨 비교기

304 클록 생성 회로

340 에지 변환 회로

342 M 분주기

344 고정 스트로브 발생기

346 스위치

350 DUT

600 시험 장치

602 DUT

604 레벨 비교기

606 타이밍 비교기

608 논리 비교기

이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 의한 발명을 한정하는 것이 아니며, 또 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지 않는다.

도 1은, 본 발명의 제1 실시 형태에 의한 시험 장치 100의 구성의 일례를 도시한다. 도 2(a)는, 제1 실시 형태에 의한 DUT 150의 출력 데이터의 타이밍 차트의 일례를 도시한다. 도 2(b)는, 제1 실시 형태에 의한 VCO 138이 발생하는 재생 클록의 타이밍 차트의 일례를 도시한다. 도 2(c)는, 제1 실시 형태에 의한 가변 지연 회로 124가 발생하는 스트로브의 타이밍 차트의 일례를 도시한다.

시험 장치 100은, 기준 클록원 102, 클록 생성 회로 104, 레벨 비교기 106, 가변 지연 회로 124, 타이밍 비교기 108, 논리 비교기 110, 및 양부 판정부 112를 포함한다. 또한, 양부 판정부 112는, 시험 장치 100이 포함하는 CPU가 프로그램을 실행함으로써 실현되어도 좋고, 시험 장치 100의 외부에 설치된 워크스테이션 등의 해석 장치에 의해 실현되어도 좋다.

기준 클록원 102는, DUT 150의 동작을 제어하는 기준 클록을 발생한다. DUT 150은, 기준 클록원 102가 발생한 기준 클록에 기초하여 동작하고, 도 2(a)에 도시 한 바와 같은 출력 데이터를 출력한다. 그리고, 레벨 비교기 106은, DUT 150으로부터 출력되는 출력 데이터를 미리 정해진 역치 전압과 비교하고, 2가의 출력 데이터를 출력한다. 또한, 클록 생성 회로 104는, 기준 클록원 102가 발생한 기준 클록과 주파수가 실질적으로 동일하고, DUT 150의 출력 데이터와 위상이 실질적으로 동일하며, 도 2(b)에 도시한 바와 같은 재생 클록을 생성한다.

가변 지연 회로 124는, 클록 생성 회로 104가 생성한 재생 클록을 지연시켜, 도 2(c)에 도시한 바와 같은 스트로브를 발생한다. 가변 지연 회로 124의 지연량은, DUT 150의 사양에 대응하여 설정된다. 예를 들면, 가변 지연 회로 124의 지연량은, DUT 150의 출력 데이터의 반 사이클 시간이다. 또한, 가변 지연 회로 124는, 위상 비교기 122와 타이밍 비교기 108의 사이의 위상차를 조정하는 기능을 포함한다. 그 때문에, 가변 지연 회로 124는, N1 분주기 128로부터 위상 비교기 122로의 전송로에 있어서의 위상 비교기 122의 직전에 설치되어도 좋다. 이 경우, VCO 138은, DUT 150의 출력 데이터에 대하여 소정의 위상차를 갖는 재생 클록을 발생한다.

타이밍 비교기 108은, 가변 지연 회로 124가 발생한 스트로브에 기초하여, DUT 150의 출력 데이터의 출력값을 취득한다. 논리 비교기 110은, 예를 들면 배타적 논리합 연산 회로이고, 타이밍 비교기 108이 취득한 출력값을 미리 정해진 기대값과 비교하며, 페일 데이터 또는 패스 데이터를 출력한다. 그리고, 양부 판정부 112는, 논리 비교기 110의 비교 결과에 기초하여, DUT 150의 양부 판정을 행한다.

클록 생성 회로 104는, LPF 120, 위상 비교기 122, N2 분주기 126, N1 분주 기 128, 위상 비교기 130, 가산기 132, LPF 134, 적분기 136, 및 VCO 138을 포함한다. 클록 생성 회로 104는, 위상 비교기 122, LPF 120, LPF 134, 적분기 136, VCO 138, 및 N1 분주기 128을 포함하는 위상 동기 루프 회로에 의해, 재생 클록과 출력 데이터의 위상을 동기시키고, 또한 위상 비교기 130, LPF 134, 적분기 136, VCO 138, N1 분주기 128, 및 N2 분주기 126을 포함하는 주파수 동기 루프 회로에 의해, 재생 클록과 기준 클록의 주파수를 맞춘다. 또한, 위상 비교기 122는, 예를 들면 얼리 레이트(early-late) 회로이고, LPF 120은, 예를 들면 디지털 필터이다. VCO 138은, 본 발명의 재생 클록 발생부의 일례이다.

위상 비교기 122는, 레벨 비교기 106으로부터 출력된 DUT 150의 출력 데이터와, VCO 138이 발생하여 N1 분주기 128에 의해 N1 분주된 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력한다. LPF 120은, 위상 비교기 122가 출력한 제1 비교 결과 신호 중 제1 주파수보다 낮은 신호만을 투과시키고, 가산기 132에 공급한다. 또한, LPF 120의 투과 대역을 나타내는 제1 주파수는, DUT 150의 종류에 따라 설정되고, 예를 들면 DUT 150에 허용된 지터 주파수에 대응하여 설정된다. 구체적으로는, DUT 150의 출력 데이터의 주파수가 6.5 GHz 정도인 경우에, 예를 들면 100 kHz 정도로 설정된다.

또한, N1 분주기 128 및 N2 분주기 126은, VCO 138 발생한 재생 클록을 분주하고, 위상 비교기 130에 공급한다. 위상 비교기 130은, 기준 클록원 102가 발생한 기준 클록과, VCO 138이 발생하여 N1 분주기 128 및 N2 분주기 126에 의해 (N1×N2) 분주된 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하여 가산 기 132에 공급한다.

가산기 132는, 위상 비교기 122가 출력하고 LPF 120을 투과한 제1 비교 결과 신호와, 위상 비교기 130이 출력한 제2 비교 결과 신호를 가산하고, 가산 결과 신호를 출력한다. LPF 134는, 가산기 132가 출력한 가산 결과 신호 중 제2 주파수보다 낮은 신호만을 투과시키고, 적분기 136에 공급한다. 또한, LPF 134의 투과 대역을 나타내는 제2 주파수는, LPF 120의 투과 대역을 나타내는 제1 주파수보다 높다. 구체적으로는, DUT 150의 출력 데이터의 주파수가 6.5 GHz 정도인 경우에, 예를 들면 수 MHz 정도로 설정된다. 또한, LPF 134의 투과 대역을 나타내는 제2 주파수는, LPF 120의 투과 대역을 나타내는 제1 주파수와 실질적으로 동일해도 좋다.

적분기 136은, LPF 134가 출력한 가산 결과 신호를 적분하여 VCO 138에 공급한다. VCO 138은, LPF 134를 투과하여 적분기 136에 의해서 적분된 가산 결과 신호의 적분값에 기초하여 재생 클록을 발생하고, 위상 비교기 122 및 가변 지연 회로 124에 공급한다.

이하, DUT 150의 시험 흐름에 따라, 시험 장치 100의 동작을 설명한다. 우선, 초기 설정으로서, DUT 150의 출력 데이터 레이트에 기초하여, 기준 클록원 102가 발생하는 기준 클록의 주파수, N1 분주기 128 및 N2 분주기 126의 분주비(N1, N2)가 설정된다. 그리고, 일정 시간 경과 후, 주파수 동기 루프 회로에 의해 주파수 동기가 취해지면, VCO 138은, 기준 클록의 주파수의 (N1×N2)배의 주파수로, 기준 클록과 위상이 동기한 재생 클록을 발생한다.

다음으로, DUT 150으로부터 클록 생성 회로 104의 트레이닝 패턴(training pattern)을 발생시킨다. 트레이닝 패턴이란, 소정의 데이터 변화율을 갖는 데이터열이고, DUT 150의 출력 데이터와 재생 클록의 위상을 동기시키는 패턴이다. 그 때문에, 이 때에는, 논리 비교기 110에 의한 트레이닝 패턴과 기대값의 비교 처리는 행해지지 않는다.

DUT 150으로부터 출력된 트레이닝 패턴의 데이터는, 시험 장치 100에 있어서 클록 생성 회로 104에 접속되는 채널에 입력된다. 시험 장치 100에 트레이닝 패턴이 입력되면, 레벨 비교기 106에서 레벨 비교된 후에 분기되어, 타이밍 비교기 108 및 위상 비교기 122에 입력된다.

위상 비교기 122는, N1 분주기 128에 의해서 N1 분주된 재생 클록과 트레이닝 패턴의 위상을 비교하고, 위상의 앞섬 또는 늦음을 나타내는 데이터인 제1 위상 비교 결과 신호를 출력한다. 또한, DUT 150의 출력 데이터는, 랜덤 데이터이고, 사이클에 의해 데이터의 변화점의 유무가 다르므로, 위상 비교기 122는, DUT 150의 출력 데이터에 변화점이 존재하는 경우에만 위상 비교를 행하여 제1 비교 결과 신호를 출력하고, DUT 150의 출력 데이터에 변화점이 존재하지 않는 경우에는 위상 비교를 행하지 않는다.

위상 비교기 122가 출력한 제1 비교 결과 신호는, LPF 120에 의해서 평활화된 후, 가산기 132에 의해서 위상 비교기 130으로부터 출력된 제2 비교 결과 신호와 가산된다. 그리고, VCO 138은, DUT 150의 출력 데이터와 재생 클록의 위상 오차가 해소하도록 피드백 제어를 행하고, 재생 클록을 발생한다. 이 결과, DUT 150의 출력 데이터의 주파수를 기준 클록의 (N1×N2)배로 유지된 채로, 재생 클록의 위상이 DUT 150의 출력 데이터와 동기한다.

다음으로, 클록 생성 회로 104에 의한 위상 동기 및 주파수 동기가 되어 있는 상태에서, DUT 150의 시험이 개시된다. DUT 150의 시험시에는, N1 분주기 128에 의해 N1 분주된 재생 클록이, 가변 지연 회로 124에 의해 지연되고, 소정의 타이밍의 스트로브가 타이밍 비교기 108에 공급된다. 그리고, 타이밍 비교기 108에 의해서 스트로브에 기초하여 소정의 타이밍에서 DUT 150의 출력 데이터가 취득되고, 논리 비교기 110에 의해서 기대값과 비교된다.

시험 중, 클록 생성 회로 104는, 항상 DUT 150의 출력 데이터와 재생 클록의 위상을 비교하고, VCO 138에 의해 피드백 제어가 행해지므로, 칩 온도 변동 등에 의한 드리프트(drift)를 위해서 DUT 150의 출력 데이터의 위상이 변동하여도, LPF 120의 컷오프(cutoff) 주파수인 제1 주파수 이하의 변동이면, DUT 150의 위상 변동에 추종하여 재생 클록을 발생할 수 있다.

이상과 같이, 본 실시 형태에 의한 시험 장치 100에 의하면, 클록 끼워 넣기 방식의 고속 시리얼 인터페이스의 시험에 있어서, DUT 150의 출력 데이터로부터 재생 클록을 생성하고, 재생 클록의 위상을 기준으로 한 원하는 타이밍에서, DUT 150의 출력 데이터를 취득할 수 있다. 또한, 기준 클록의 주파수와, N1 분주기 128 및 N2 분주기 126의 분주화를 가변으로 함으로써, DUT 150의 출력 데이터 레이트에 폭넓게 대응할 수 있고, 시험 장치로서의 범용성을 향상시킬 수 있다. 또한, VCO 138의 출력 주파수 범위는, 통상 옥타브(octave) 가변이므로, N1 분주기 128 및 N2 분주기 126의 2개의 분주기를 이용함으로써, DUT 150의 출력 데이터 레이트의 범위 에 대응할 수 있다.

또한, DUT 150은 기준 클록원 102가 발생한 기준 클록에 기초하여 동작하므로, 시험 장치 100에 있어서 DUT 150의 출력 데이터의 주파수는 반드시 미리 알고 있고 변동하지 않는다. 따라서, 위상 동기 루프 회로와 주파수 동기 루프 회로를 각각으로 구성하여 동시에 동작시킬 수 있다. 더욱이, LPF 120 및 LPF 134의 각각에 의해서, 주파수 동기 루프 회로와 위상 동기 루프 회로의 루프 대역을 각각으로 설정할 수 있으므로, 주파수 동기 루프 회로의 루프 대역을 높임으로써 주파수 동기의 셋틀링(settling) 시간을 단축하여 VCO 138의 노이즈를 억압할 수 있고, 한편 위상 동기 루프 회로의 루프 대역을 낮춤으로써 DUT 150의 출력 데이터의 지터 성분을 컷트할 수 있다. 또한, LPF 120의 컷오프 주파수를 가변으로 하는 것으로, 시험 대상이 되는 DUT 150의 지터 허용 범위 규격에 대응할 수 있다.

도 3은, 본 발명의 제2 실시 형태에 의한 시험 장치 300의 구성의 일례를 도시한다. 또한, 도 4(a) 및 도 5(a)는, 제2 실시 형태에 의한 DUT 350의 출력 데이터의 타이밍 차트의 일례를 도시한다. 도 4(b) 및 도 5(b)는, 제2 실시 형태에 의한 DUT 350의 소스 동기 클록의 타이밍 차트의 일례를 도시한다. 도 4(c) 및 도 5(c)는, 제2 실시 형태에 의한 VCO 138이 발생하는 재생 클록의 타이밍 차트의 일례를 도시한다. 도 4(d) 및 도 5(d)는, 제2 실시 형태에 의한 가변 지연 회로 124가 발생하는 스트로브의 타이밍 차트의 일례를 도시한다. 또한, 제2 실시 형태에 의한 시험 장치 300의 동작 및 기능은, 이하에 설명하는 부분을 제외하고, 제1 실시 형태에 의한 시험 장치 100의 기능 및 동작과 동일하므로 설명을 생략한다.

시험 장치 300은, 제1 실시 형태에 의한 시험 장치 100이 포함하는 구성 요소에 더하여, 레벨 비교기 306을 포함한다. 또한, 클록 생성 회로 304는, 제1 실시 형태에 의한 클록 생성 회로 104가 포함하는 구성 요소에 더하여, 에지 변환 회로 340, M 분주기 342, 고정 스트로브 발생기 344, 및 스위치 346을 포함한다. 제1 실시 형태에 의한 시험 장치 100은, 클록 끼워 넣기 방식의 고속 시리얼 인터페이스를 시험하기 위한 클록 생성 회로 104를 포함하지만, 제2 실시 형태에 의한 시험 장치 300은, 소스 동기 방식의 고속 시리얼 인터페이스를 시험하기 위한 클록 생성 회로 304를 포함한다. 또한, 소스 동기 클록은, 본 발명의 출력 데이터 또는 출력 클록의 일례이다. 제1 실시 형태에 의한 시험 장치 100이, 고정 스트로브 발생기 344 및 스위치 346을 포함하고, 이하에 설명하는 동작 및 기능을 포함해도 좋다.

DUT 350은, 소스 동기 방식의 고속 시리얼 인터페이스를 포함하고, 도 4(a) 및 도 5(a)에 도시한 바와 같은 출력 데이터와, 도 4(b) 및 도 5(b)에 도시한 바와 같은 소스 동기 클록을 출력한다. 여기서, 소스 동기 클록 방식에는, 소스 동기 클록의 상승 에지 및 하강 에지의 양방이 타이밍 에지인 더블 데이터 레이트(Double Data Rate;DDR) 방식과, 소스 동기 클록의 상승 에지 또는 하강 에지의 일방이 타이밍 에지인 싱글 데이터 레이트(Single Data Rate;SDR) 방식이 있다. 따라서, 에지 변환 회로 340은, DUT 350으로부터 위상 비교기 122로의 전송로에 있어서의 위상 비교기 122의 직전에 설치되고, DUT 350으로부터 출력된 소스 동기 클록의 에지 중에서, 위상 비교기 122에 의해서 위상 비교되는 에지를 선택하여 위상 비교기 122에 공급한다. 이것에 의해, 시험 장치 300은, 더블 데이터 레이트 방식의 고속 시리얼 인터페이스를 포함하는 DUT 350과, 싱글 데이터 레이트 방식의 고속 시리얼 인터페이스를 포함하는 DUT 350의 양방을 시험할 수 있다.

또한, 소스 동기 방식에서는, 출력 데이터의 주파수와 소스 동기 클록의 주파수의 비가 1 대 1로 한정되지 않고, 1 대 2, 1 대 4 등의 경우가 있다. 따라서, M 분주기 342는, N1 분주기 128로부터 위상 비교기 122로의 전송로에 있어서의 위상 비교기 122의 직전에 설치되고, N1 분주기 128에 의해서 N1 분주된 재생 클록을 더 M 분주하여 위상 비교기 122에 공급한다. 이것에 의해, M 분주기 342는, 가변 지연 회로 124에 공급되는 재생 클록의 주파수와, 위상 비교기 122에 공급되는 재생 클록의 주파수를 다르게 해, 위상 비교기 122에 공급되는 재생 클록의 주파수와, 소스 동기 클록의 주파수를 동일하게 한다. 이것에 의해, 시험 장치 300은, 출력 데이터의 주파수와 소스 동기 클록의 주파수의 비가 다양한 소스 동기 방식의 고속 시리얼 인터페이스를 포함하는 DUT 350을 시험할 수 있다.

고정 스트로브 발생기 344는, 기준 클록과 재생 클록의 위상차를 나타내는 고정 위상차 신호를 발생한다. 그리고, 스위치 346은, 위상 비교기 122가 출력한 제1 비교 결과 신호와, 고정 스트로브 발생기 344가 발생한 고정 위상차 신호를 변환하여 가산기 132에 공급한다. 즉, 스위치 346이 제1 비교 결과 신호를 선택하여 가산기 132에 공급한 경우에는, VCO 138은, 도 4(c) 및 도 5(c)에 도시한 바와 같이, DUT 350의 소스 동기 클록에 추종한 재생 클록을 발생한다. 그리고, 가변 지연 회로 124는, 클록 생성 회로 304가 생성한 재생 클록을 지연시켜, 도 4(d) 및 도 5(d)에 나타낸 바와 같은 스트로브를 발생한다. 한편, 스위치 346이 고정 위상차 신호를 선택하여 가산기 132에 공급한 경우에는, VCO 138은, DUT 350의 소스 동기 클록에 추종하지 않고, 기준 클록에 대하여 고정 위상차 신호가 나타내는 위상차를 갖는 재생 클록을 발생한다. 이것에 의해, 시험 장치 300은, DUT 350의 소스 동기 클록에 추종한 스트로브 뿐만이 아니고, 기준 클록에 대하여 고정의 위상차를 갖는 스트로브에 의해 DUT 350의 출력 데이터를 취득하여 시험할 수 있다.

LPF 120은, DUT 350이 소스 동기 클록을 출력하기 시작한 때부터 소정 시간 내인 경우 등의 DUT 350이 출력한 소스 동기 클록이 안정하지 않는 경우에는, 홀드 신호에 기초하여, 제1 비교 결과 신호에 대신하여 고정값을 출력하여 가산기 132에 공급한다. 즉, LPF 120이 제1 비교 결과 신호를 선택하여 가산기 132에 공급한 경우에는, VCO 138은, 도 4(c) 및 도 5(c)에 나타낸 바와 같이, DUT 350의 소스 동기 클록에 위상 동기한 재생 클록을 발생한다. 그리고, 가변 지연 회로 124는, 클록 생성 회로 304가 생성한 재생 클록을 지연시켜, 도 4(d) 및 도 5(d)에 도시한 바와 같은 스트로브를 발생한다. 한편, LPF 120이 홀드 신호에 기초하여 고정값을 가산기 132에 공급한 경우에는, VCO 138은, DUT 350의 소스 동기 클록에 위상 동기하지 않고, 기준 클록에 위상 동기한 재생 클록을 발생한다. 또한, 제1 실시 형태에 의한 시험 장치 100이 포함하는 LPF 120도 상술한 LPF 120과 유사하게 홀드 신호에 기초하여 고정값을 출력해도 좋다.

이것에 의해, 제2 실시 형태에 의한 시험 장치 300에 있어서 DUT 350의 소스 동기 클록의 위상이 불안정한 경우나, 제1 실시 형태에 의한 시험 장치 100에 있어 서 DUT 150의 출력 데이터가 「0」 또는 「1」의 긴 연속 패턴이 되는 경우 등의, 시험 중에 위상 동기를 정지한 경우에, 일시적으로 위상 동기 루프의 동작을 멈출 수 있다.

이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.

상기 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 클록 끼워 넣기 방식의 고속 시리얼 인터페이스를 포함하는 피시험 디바이스를 정확하게 시험할 수 있다.

Claims

피시험 디바이스를 시험하는 시험 장치에 있어서,

상기 피시험 디바이스의 동작을 제어하는 기준 클록을 발생하는 기준 클록원과,

상기 기준 클록과 주파수가 실질적으로 동일하고, 상기 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 생성 회로와,

상기 재생 클록을 지연시켜 스트로브를 발생하는 지연 회로와,

상기 스트로브에 기초하여, 상기 출력 데이터의 출력값을 취득하는 타이밍 비교기와,

상기 출력값을 미리 정해진 기대값과 비교하는 논리 비교기와,

상기 논리 비교기의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부 판정을 행하는 양부 판정부를 포함하되,

상기 클록 생성 회로는,

상기 피시험 디바이스의 상기 출력 데이터와 상기 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력하는 제1 위상 비교기와,

상기 기준 클록과 상기 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하는 제2 위상 비교기와,

상기 제1 비교 결과 신호와 상기 제2 비교 결과 신호를 가산하고, 가산 결과 신호를 출력하는 가산기와,

상기 가산 결과 신호에 기초하여, 상기 재생 클록을 발생하는 재생 클록 발생부를 포함하는 시험 장치.
제1항에 있어서,

상기 제1 비교 결과 신호 중 제1 주파수보다 낮은 신호만을 투과시키는 제1 로우 패스 필터(low pass filter)를 더 포함하고,

상기 가산기는, 상기 제1 로우 패스 필터를 투과한 상기 제1 비교 결과 신호와 상기 제2 비교 결과 신호를 가산하는 시험 장치.
제2항에 있어서,

상기 제1 로우 패스 필터의 투과 대역을 나타내는 상기 제1 주파수는, 상기 피시험 디바이스의 종류에 따라 설정되는 시험 장치.
제3항에 있어서,

상기 제1 로우 패스 필터의 투과 대역을 나타내는 상기 제1 주파수는, 상기 피시험 디바이스에 허용된 지터 주파수에 대응하여 설정되는 시험 장치.
제2항에 있어서,

상기 가산 결과 신호 중 제2 주파수보다 낮은 신호만을 투과시키는 제2 로우 패스 필터를 더 포함하고,

상기 재생 클록 발생부는, 상기 제2 로우 패스 필터를 투과한 상기 가산 결과 신호에 기초하여, 상기 재생 클록을 발생하는 시험 장치.
제5항에 있어서,

상기 제2 로우 패스 필터의 투과 대역을 나타내는 상기 제2 주파수는, 상기 제1 주파수보다 높거나, 또는 상기 제1 주파수와 실질적으로 동일한 시험 장치.
제2항에 있어서,

상기 제1 로우 패스 필터는, 상기 제1 비교 결과 신호에 대신하여 고정값의 홀드(hold) 신호를 출력하는 시험 장치.
제7항에 있어서,

상기 제1 로우 패스 필터는, 상기 출력 데이터가 안정하지 않는 경우에는, 상기 제1 비교 결과 신호에 대신하여 고정값의 홀드 신호를 출력하는 시험 장치.
제7항에 있어서,

상기 제1 로우 패스 필터는, 상기 피시험 디바이스가 상기 출력 데이터를 출력하기 시작한 때부터 소정 시간 내인 경우에는, 상기 제1 비교 결과 신호에 대신하여 상기 고정값을 출력하는 시험 장치.
제1항에 있어서,

상기 지연 회로의 지연량은, 상기 피시험 디바이스의 사양에 대응하여 설정되는 시험 장치.
피시험 디바이스를 시험하는 시험 장치에 있어서,

상기 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 생성 회로와,

상기 재생 클록을 지연시켜 스트로브를 발생하는 지연 회로와,

상기 스트로브에 기초하여, 상기 출력 데이터의 출력값을 취득하는 타이밍 비교기와,

상기 출력값을 미리 정해진 기대값과 비교하는 논리 비교기와,

상기 논리 비교기의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부 판정을 행하는 양부 판정부를 포함하되,

상기 클록 생성 회로는,

상기 피시험 디바이스의 상기 출력 데이터와 상기 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 위상 비교기와,

상기 비교 결과 신호 중, 상기 피시험 디바이스의 종류에 따라 설정되는 소정의 주파수보다 낮은 신호만을 투과시키는 제1 로우 패스 필터와,

상기 비교 결과 신호에 기초하여, 상기 재생 클록을 발생하는 재생 클록 발생부를 포함하는 시험 장치.
제11항에 있어서,

상기 위상 비교기는, 상기 피시험 디바이스의 출력 클록과 상기 재생 클록 발생부가 발생한 상기 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 시험 장치.
제11항에 있어서,

상기 재생 클록 발생부가 발생한 상기 재생 클록을 분주하는 분주기(分周期) 를 더 포함하되,

상기 위상 비교기는, 상기 피시험 디바이스의 출력 클록과 상기 분주기가 분주한 상기 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 시험 장치.
피시험 디바이스를 시험하는 시험 방법에 있어서,

상기 피시험 디바이스의 동작을 제어하는 기준 클록을 발생하는 단계와,

상기 기준 클록과 주파수가 실질적으로 동일하고, 상기 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 재생 단계와,

상기 재생 클록을 지연시켜 스트로브를 발생하는 단계와,

상기 스트로브에 기초하여, 상기 출력 데이터의 출력값을 취득하는 단계와,

상기 출력값을 미리 정해진 기대값과 비교하는 단계와,

비교 결과에 기초하여, 상기 피시험 디바이스의 양부 판정을 행하는 단계를 포함하되,

상기 클록 재생 단계는,

상기 피시험 디바이스의 상기 출력 데이터와 상기 재생 클록의 위상을 비교하고, 제1 비교 결과 신호를 출력하는 단계와,

상기 기준 클록과 상기 재생 클록의 위상을 비교하고, 제2 비교 결과 신호를 출력하는 단계와,

상기 제1 비교 결과 신호와 상기 제2 비교 결과 신호를 가산하고, 가산 결과 신호를 출력하는 단계와,

상기 가산 결과 신호에 기초하여, 상기 재생 클록을 발생하는 단계를 포함하는 시험 방법.
피시험 디바이스를 시험하는 시험 방법에 있어서,

상기 피시험 디바이스의 출력 데이터와 위상이 실질적으로 동일한 재생 클록을 생성하는 클록 재생 단계와,

상기 재생 클록을 지연시켜 스트로브를 발생하는 단계와,

상기 스트로브에 기초하여, 상기 출력 데이터의 출력값을 취득하는 단계와,

상기 출력값을 미리 정해진 기대값과 비교하는 단계와,

상기 논리 비교기의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부 판정을 행하는 단계를 포함하되,

상기 클록 재생 단계는,

상기 피시험 디바이스의 상기 출력 데이터와 상기 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 단계와,

상기 비교 결과 신호 중, 상기 피시험 디바이스의 종류에 따라 설정되는 소정의 주파수보다 낮은 신호만을 투과시키는 단계와,

상기 비교 결과 신호에 기초하여, 상기 재생 클록을 발생하는 재생 클록 발생 단계를 포함하는 시험 방법.
제15항에 있어서,

상기 클록 재생 단계는,

상기 피시험 디바이스의 상기 출력 클록과 재생 클록 발생 단계에 있어서 발생된 상기 재생 클록의 위상을 비교하고, 비교 결과 신호를 출력하는 단계를 더 포함하는 시험 방법.