JP4445114B2

JP4445114B2 - ジッタ測定装置及びその方法

Info

Publication number: JP4445114B2
Application number: JP2000291636A
Authority: JP
Inventors: 敏文渡邊; 明彦安藤; 祐一宮地
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2000-01-31
Filing date: 2000-09-26
Publication date: 2010-04-07
Anticipated expiration: 2020-09-26
Also published as: JP2001289892A; DE10103879B4; US6522122B2; US20010012320A1; DE10103879A1

Description

【０００１】
【発明の属する技術分野】
この発明は、例えばデジタル伝送におけるパルス列のような周期的波形信号の立上りや立下り、またはその両者の時間軸上での遙らぎいわゆるジッタを測定する装置及びその方法に関する。
【０００２】
【従来の技術】
例えばデジタル伝送におけるパルス列はその発生送出時には時間軸上に正しく配列され、つまり、正確な周期のクロックと同期して、立上り、立下りをもつ波形であるが、再生中継器などを通ると、パルスの配列に遙らぎ、つまりジッタが生じる。このジッタ量が大きいと、雑音が大きくなり、誤伝送や機器の誤動作にもつながる。そこで周期的波形信号を取扱う場合は、ジッタがどの程度であるか、測定して考慮する必要がある。
【０００３】
従来のジッタ測定装置は特開平８−２６２０８３号「ジッタ測定装置」に示されている。このジッタ測定装置は図１０に示すように、被測定信号発生器１１からの被測定信号が入力端子１２を通じてＰＬＬ（ＰａｓｅＬｏｃｋｅｄＬｏｏｐ：位相同期）回路１３とサンプリング回路１４へ供給される。ＰＬＬ回路においては、ＶＣＯ（電圧制御発振器）１５の発振出力を分周器１６でＮ分の１に周波数分周した信号と、入力端子１２から被測定信号とが位相比較器１７で位相比較され、その位相比較出力は加算器１８でＤ／Ａ変換器１９よりの位相オフセット電圧が加算され、その加算出力がループフィルタ２１を通じてＶＣＯ１５の制御端子へ供給され、ＶＣＯ１５の発振出力の周波数が、被測定信号の周波数の平均値のＮ倍になり、かつＶＣＯ１５の発振出力の正弦波の位相がほぼゼロ度に被測定信号の立上りがほぼ位置するように、前記位相オフセット電圧が調整される。
【０００４】
このＰＬＬ回路１３の正弦波出力は高調波除去フィルタ２２で高調波が除去され、純粋な正弦波波形出力とされてサンプリング回路１４へ供給され、被測定信号２３の例えば立上りのエッジでサンプリングされ、そのサンプリング回路１４の出力はＡＤ変換器２４でデジタルデータに変換されてメモリ２５に一旦格納される。このデジタルデータは入力被測定信号にジッタがなければ、ＶＣＯ出力正弦波のゼロ度位相位置を常にサンプリングした値となるから、ジッタがあればその量に応じて、ＶＣＯ出力正弦波のゼロ度位相から離れた振幅値をサンプリングしたデータとなる。ＶＣＯ出力信号をＹ（ｔ）＝Ａ sin（２πＮｆ_iｔ）とすると、サンプリングしたジッタ電圧はｖ（ｔ）＝Ａ sin（２πＮｆ_i・Ｔ_j（ｔ））で表わせる。Ｔ_j（ｔ）はジッタ時間データであり、Ｔ_j（ｔ）＝（１／２πＮｆ_i）sin ^-1（ｖ（ｔ）／Ａ）で求まる。この演算が演算部２６で行われ、このデータＴ_j（ｔ）又は実効値として、２乗平均値Ｔ_jrmsが表示部２７に表示される。一定時間におけるＴ_j（ｔ）の平均値Ｔ_jmとＴ_j（ｔ）との差の２乗平均値Ｔ_jrms＝√（Σ（Ｔ_j（ｔ_i）−Ｔ_jm）²を求めて表示してもよい。
【０００５】
この従来のジッタ測定装置においては被測定信号の平均周波数で安定に正弦波信号を出力するためのＰＬＬ回路１３や高調波除去フィルタ２２を被測定信号ごとに設計して組立てる必要があり、製造が面倒であった。また高精度に測定するためには、ＶＣＯ出力正弦波のゼロ度位相の位置でサンプリングするように位相調整を位相オフセット電圧により行う必要があり、この調整が難しかった。
このような点から図１１に示すジッタ測定装置が考えられる。基準信号発生器３１からの正確な周期の基準信号が被測定信号発生器１１へ供給され、基準信号と同期した方形波状被測定信号２３が被測定信号発生器１１から出力されるようにされ、この被測定信号がサンプリング回路１４へ供給される。また前記基準信号は信号発生器３２へ供給され、信号発生器３２から、被測定信号の平均周波数のＮ分の１の周波数で、かつ方形波状被測定信号２３の平均周波数に対応する信号の立上り又は立下りの中点、いわゆるゼロクロス点と一致するサンプリングクロックが発生される。このサンプリングクロックによりサンプリング回路１４で被測定信号がサンプリングされる。つまり図１２Ａに示す方形波状被測定信号の例えば立上りのゼロ点付近が図１２Ｂに示すサンプリングクロックによりサンプリングされる。
【０００６】
被測定信号とサンプリングクロックとの位相がこのような関係になるように、被測定信号の平均周波数に対し、サンプリングクロックの周波数のＮ倍の値がわずか異なるように信号発生器３２の出力周波数が設定される。従ってサンプリングクロックによる被測定信号をサンプリングする位相位置が、徐々に移動し、例えば方形波状被測定信号の低レベル部分をサンプリングしている状態ではサンプリング回路１４の出力サンプルのレベルが大きな負の値であり、サンプリング位相位置が例えば徐々に進み、方形波状被測定信号の立上り部分に入ると、出力サンプルのレベルが徐々にゼロに近ずく、出力サンプルのレベルがゼロになった時点が位相検出回路３３で検出され、その検出出力が信号発生器３２へ入力され、信号発生器３２はその時位相を継続し、かつ被測定信号２３の平均周波数のＮ分の１の周波数のサンプリングクロックを発生するようにされる。
【０００７】
またこの時の位相検出回路３３の出力によりサンプリングクロック制御回路３４が制御され、信号発生器３２からのサンプリングクロックがサンプリングクロック制御回路３４を通ってＡＤ変換器２４へ供給される。よって、ＡＤ変換器２４はこの時点から、サンプリングクロックごとにサンプリング回路１４の出力サンプルをそのレベルに応じたデジタルデータに変換することを開始する。この各デジタルデータはメモリ２５に格納される。
【０００８】
所要のデジタルデータの取込みが終ると、図１２Ｃに示すようにサンプリング点が理想のゼロ点位相よりＴ_jiだけずれ、そのサンプルのデジタルデータがＶ_iであったとし、被測定信号２３の立上りの傾斜がαであるとすると tanα＝Ｖ_i／Ｊ_iであるから、ジッタ量はＪ_i＝Ｖ_i／tan αで求まる。この演算が演算部３５で行われ、表示部２７に表示される。先の場合と同様に所定期間内のジッタ平均値Ｊ_mや２乗平均値Ｊ_rms、平均値Ｊ_mとＪ_iとの差の２乗平均値を求めてもよい。
【０００９】
図１１に示したジッタ測定装置は信号発生器３２として市販品例えば任意周波数信号発生器（ＳｙｎｔｈｅｓｅｉｚｅｄＳｉｇｎａｌＧｅｎｅｒａｔｏｒ）を使用でき、被測定信号ごとにＰＬＬ回路、高調波除去フィルタの設計、組立てを行う必要がなく製作が簡単である。
【００１０】
【発明が解決しようとする課題】
しかし、信号発生器３２の周波数設定分解能の制限から被測定信号のＮ周期と、サンプリングクロックの１周期とを完全に一致させることが難しいため、サンプリング位置がゼロ度位相からずれてしまい、正確なジッタ測定ができない場合がある。
被測定信号の波形の立上り（立下り）の傾斜が被測定信号ごとによって異なるため、その傾斜角度αを測定するごとに求める必要があり、面倒である。
【００１１】
位相検出回路３３はその入力信号の電圧がある程度以上の電位差変化がないと動作しないため、正確にゼロ点位相を検出することが難しい。また被測定信号の振幅が小さい場合は位相検出回路３３を動作させることができない。
この発明の目的は比較的簡単に構成することができ、かつ被測定信号の周波数に無関係に、高い精度で測定することができ更に、被測定信号ごとにその立上り（立下り）の傾斜を求めるような面倒なことを必要としないジッタ測定装置及びその方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明によれば、周期的信号の被測定信号は波形整形回路により波形整形され、波形整形回路の特性で決る立上り又は立下りをもち、かつ被測定信号の周波数、デュティ比、ジッタ成分は保持された方形波状信号とされ、この波形整形された信号をサンプリングクロックによりサンプリングする。被測定信号波形整形された信号の立上り又は立下り部分のサンプリング出力の系列と、波形整形回路の立上り又は立下り特性線とからジッタがジッタ検出部により検出される。
【００１３】
【発明の実施の形態】
図１にこの発明の実施例を示し、図１１と対応する部分に同一番号を付けてある。被測定信号発生器１１から周期的信号波形の被測定信号２３がこの発明では波形整形回路４１へ供給され、波形整形回路４１で入力された被測定信号２３の周波数、デュティ比、ジッタ成分を保持した状態で一定の立上り、立下り特性をもった方形波に波形整形される。
【００１４】
波形整形回路４１は例えば図２に示すように被測定信号２３はバッファ回路４２に入力され、バッファ回路４２の出力はコンパレータ４３で基準電圧レベルと比較されて波形整形されそのコンパレータ４３の出力は増幅器４４で所要の振幅に増幅されて出力される。バッファ回路４２は入力信号をその周波数、ディティ比、ジッタ成分を変えずにコンパレータ４３へ伝達し、コンパレータ４３を駆動させるに必要な信号を供給し、またコンパレータ４３と被測定信号発生器１１と電気的な干渉（例えば本来の被測定波形信号に悪影響を与える）を抑制するものであり、これらの必要がなければ省略できる。
【００１５】
コンパレータ４３は入力電圧レベルが基準電圧レベルを横切ったときだけ出力値が変化する回路であり、従って入力電圧が低い電圧値から基準電圧レベルを横切って高い電圧値に変化すると、一定の高レベル電圧値を出力し、逆に高い電圧値から基準電圧レベルを横切って低い電圧になると一定の低レベル電圧を出力する。この場合の立上り時間（特性）、立下り時間（特性）はコンパレータ４３のスイッチング特性に依存し、一定値となる。従ってコンパレータ４３の出力は振幅値が一定であり、かつ立上り時間一定であり、立下り時間も一定である。またコンパレータ４３は基準電圧レベルが動作点であるため、コンパレータ４３の出力には入力被測定信号２３の周波数、デュティ比、ジッタ成分は保存されている。
【００１６】
増幅器４４は入力信号を一定の増幅率で増幅して出力し、その出力は入力被測定信号の周波数、デュティ比、ジッタ成分を保存するものである。コンパレータ４３の出力の振幅値が十分大であれば、増幅器４４を用いなくてもよい。
波形整形回路４１の出力はサンプリング回路１４へ供給されて、信号発生器３２からのサンプリングクロックによりサンプリングされる。サンプリングクロックの周波数ｆ_cは被測定信号２３の周波数ｆ_MのＮ分の１（Ｎは１以上の整数）に対しわずか異なる値、つまりｆ_c≒ｆ_M／Ｎとされている。信号発生器３２としては図１０に示したものと同様に市販されている任意周波数信号発生器を用いることができる。また、後述する波形整形回路４１の出力と、サンプリングクロックとの相対、周波数位相関係を容易に得る点からは、基準信号発生器３１からの基準信号により被測定信号発生器１１及び信号発生器３２を同期制御するようにするとよい。
【００１７】
サンプリング回路１４の出力は位相検出回路４５へ供給され、位相検出回路４５は入力されたサンプルのレベルから、波形整形出力の立上り（又は立下り）部をサンプルしている状態を検出する。つまり、波形整形出力に対するサンプリング点は、前記周波数ずれから、その波形上で位置が徐々にずれ、波形整形出力の低レベル部分をサンプリングしている間はサンプルのレベルはその低レベルと同一であり、これより例えば立上り部分をサンプリングするようになると、サンプルのレベルが前記低レベルより大となり立上り部分をサンプリングする状態になったことが検出される。
【００１８】
このように位相検出回路４５で立上り又は立下り部分をサンプリングしている状態が検出されると、その検出出力によりサンプリングクロック制御回路３４が制御されて、信号発生器３２からのサンプリングクロックがサンプリングクロック制御回路３４を通ってＡＤ変換器２４へ供給され、ＡＤ変換器２４でサンプリング回路１４の各出力サンプルをデジタルデータに変換することが開始される。これら各変換されたデジタルデータは次々とメモリ２５に格納される。つまり図９で示したような、ゼロ度位相位置を検出すると、その位相を保持してｆ_M／Ｎ＝ｆ_cにサンプリングクロックの周波数を変更するような面倒なことを必要としない。つまりｆ_c≒ｆ_M／Ｎのままである。
【００１９】
波形整形回路４１の出力が例えば図３Ａに示すような波形である場合、サンプリングクロックは図３Ｂに示すように、この例では○印で示すよう波形整形出力の立上り部分をサンプリングする状態を位相検出回路４５で検出され、この立上り部分のサンプリング出力（サンプル）がＡＤ変換器２４でデジタルデータに変換される。ｆ_M／Ｎに対しサンプリングクロックの周波数ｆ_cがわずかずらされているため、サンプリング点が波形整形出力の立上り部において順次ずれていく。図示例では被測定信号の周波数ｆ_Mの３分の１よりもサンプリング周波数ｆ_cがわずか小とされてあり、サンプリング点がサンプリングごとに立上り部分において上方へずれている。等価的には、時間間隔１／ｆ_cと時間間隔Ｎ／ｆ_Mとの差の時間間隔Δｔ＝｜（Ｎ／ｆ_M）−（１／ｆ_c）｜で被測定信号をサンプリングしたように見える。
【００２０】
この立上り部分のサンプリングにおいて、ジッタの観察が十分に行える程度の数Ｐのサンプルが得られるように、ｆ_M／Ｎとｆ_cとの差と、Ｎの値とが選定される。この所要のサンプル数Ｐが得られれば、その立上り部分の任意の範囲からサンプルを取得すればよく、平均的な波形整形出力のゼロ度位相にサンプリング点を合わせる必要はない。なおサンプルの取込みは、位相検出回路４５の制御のもとに、例えば立上り（又は立下り）の開始から、その終了まで行ってもよく、立上りの任意の位置から所定数Ｐ（例えば１０乃至数回）取得するとサンプルの取込みを停止するようにしてもよい。
【００２１】
このようにして所定数Ｐ又はそれ以上のサンプルのデジタルデータがメモリ２５に格納されると、各サンプルのデジタルデータについて、サンプリングした立上り（又は立下り）と対応する波形整形回路４１の立上り（又は立下り）特性からのずれをジッタ検出手段４６で検出する。つまり波形整形回路４１の例えば立上り特性、つまり波形整形出力の立上りの時間に対する電圧値Ｖ′（ｔ）の変化を示す特性は図４Ａに示すように一定であり、かつ理想的には１次関数（直線）、一定の傾斜ａと初期電圧ｂをもった関数Ｖ′（ｔ）＝ａｔ＋ｂである。従って入力被測定信号２３にジッタが全く含まれていなければ、図３Ａに示した○印のサンプル値Ｖ（ｔ）はこの整形回路の出力の立上り特性Ｖ′（ｔ）上に位置する。しかし被測定信号２３にジッタが存在すると、ジッタに応じてサンプル値Ｖ（ｔ）は特性Ｖ′（ｔ）よりも大きかったり、小さかったりする。その結果、サンプル系列のＶ（ｔ）の時間ｔに対する変化状態は例えば図４Ｂに示すようになる。
【００２２】
従ってこの図４Ｂに示した各サンプルのデジタルデータＶ（ｔ）から、立上り特性Ｖ′（ｔ）の対応する時刻の値を差し引いた値がジッタ値Ｊ′（ｔ）＝Ｖ（ｔ）−Ｖ′（ｔ）＝Ｖ（ｔ）−ａｔ−ｂとして求める。なお、ｔの値はＡＤ変換器２４への取込み開始時のサンプルに対し、ｔ＝０とし、サンプリングごとにｔの値を＋Δｔ（前記した）する。求めたジッタ値Ｊ′（ｔ）は例えば図４Ｃに示すようになる。このジッタ値Ｊ′（ｔ）が表示部２７に表示される。この場合も、サンプリング開始位置によってジッタ電圧値に電圧方向に一定のオフセット電圧が加わる場合がある。つまりＶ（ｔ）のｔとＶ′（ｔ）とにずれがある場合がある。よって正確には、これらＰ個のジッタＪ′（ｔ）の平均値Ｊ_mを求め、各ジッタ値Ｊ′（ｔ）からＪ_mを差し引いた値Ｊ（ｔ）＝Ｊ′（ｔ）−Ｊ_mをジッタ値として表示することが好ましい。また従来技術と同様にジッタの２乗平均値（実効値）Ｊ_jrmsを求めて表示してもよい。
【００２３】
なおＶ′（ｔ）（＝ａｔ＋ｂ）は予め求めておくが、これは例えば被測定信号２３と周波数が近くなるべくジッタが小さいものを波形整形回路４１に通し、その出力中の立上り（又は立下り）部をサンプリングし、これらサンプルをデジタルデータに変換し、これらデジタルデータから最小自乗法などにより、Ｖ′（ｔ）（＝ａｔ＋ｂ）の近似特性を一度演算により求めておけばよい。
なお波形整形回路４の出力の立上り（立下り）の傾きはコンパレータ４３のスイッチング特性に依存し、この傾きａは予め求めておけばよく、被測定信号ごとに測定する必要はない。ジッタを高精度に求めるにはコンパレータ４３のスイッチング特性が急峻なもの、つまり立上り（又は立下り）の傾きが急峻なものを用いればよい。
【００２４】
位相検出回路４５はその入力レベルの変化がある程度以上ないと検出動作ができない。従って被測定信号の振幅が小さいと、サンプルが波形整形出力の立上り（又は立下り）部分が否かを検出できず、ジッタを測定できなくなるが、増幅器４４で波形整形出力の振幅を増幅することによりそのような問題を避けることができる。更に位相検出回路４５により例えば立上りの開始から、終了までのサンプルを取込む場合、位相検出回路４５で検出可能なレベル差が例えばΔＶ₁とすると、被測定信号の振幅が小さく、波形整形出力も図５Ａに示すように小さい場合は検出可能なジッタの範囲はΔＴ₁であるが、増幅器４４により図５Ｂに示すように大きな振幅とされると、検出可能なジッタの範囲はΔＴ₂となりΔＴ₁より大きなジッタも検出できるようになる。また増幅器４４の周波数特性が十分広くない場合は、図５Ｃに示すように立上り特性がにぶり、つまり傾斜がゆるくなるため、更に大きなジッタも検出できるようになる。ただし、この場合は増幅器４４の出力の立上り特性（傾斜）を予め求めておく必要があり、この立上り特性をＶ′（ｔ）として用いることになる。
【００２５】
上述においては位相検出回路４５で波形整形出力の立上り又は立下り部分を検出して、サンプルを取込んだが、全てのサンプルを取込み、取込んだデジタルデータから立上り又は立下り部分を検出してもよい。この場合の構成を図６に図１と対応する部分に同一符号を付けて示す。つまり図１中のサンプリングクロック制御回路３４、位相検出回路４５が省略され、サンプリング回路１４でサンプリングされた全てのサンプルはＡＤ変換器２４でデジタルデータとされてメモリ２５に格納される。
【００２６】
このメモリ２５に格納されたデジタルデータは順次読出されてデータ選出手段４８で波形整形出力の立上り又は立下り部分のデジタルデータが選定される。この選出は例えば図７に示すようにメモリ２５からその格納順に１つづつ取込み（Ｓ１）、その取込んだデータと直前に取込んだデータとの差を演算し（Ｓ２）、その差が所定値以上かを調べる（Ｓ３）。ただし１回目は前データがないから一般に所定値以上になるから無視する。この差が所定値以上でなければステップＳ１に戻って次のデータを１つ取込む。この取込みは前データの次に格納されたもの又は所定の複数後に格納されたものとしてもよい。またこの取り込みは、格納順に１つずつ取り込むのではなく、所定の複数個ずつ取り込んでその平均値を求め、直前に取り込んだ所定の複数個の平均値との差を調べても良い。ステップＳ３で差が所定値以上であれば、その取込んだデータが低レベル部分から立上り部分に入ったデータ又は高レベル部分から立下り部分に入ったデータと判断して、そのデータより順次格納したデータをメモリ２５から所定数Ｐだけ取出して、ジッタ検出手段４６へ供給する。
【００２７】
ジッタ検出手段４６での処理は図１について説明した場合と同様である。ここでは立上り（立下り）特性関数Ｖ′（ｔ）を予め求めておいたものを用いても良いし、用いない場合、データ選出手段４８により選出したデータにもとづき特性演算手段４９で演算により求めて、これをジッタ検出手段４６で利用する。特性演算手段４９は入力されたデータを用いて例えば最小２乗法により、それらデータに近い近似線を求め、この近似線をＶ′（ｔ）として用いる。同一種の被測定信号に対しては１度近似線Ｖ′（ｔ）を求めればよい。またこの場合は、コンパレータ４３自体の特性や増幅器４４を通すことにより、立上り又は立下り特性が直線からずれている場合にもジッタを正しく求めることができる。この近似線を求めて利用することは図１に示した実施例にも適用できる。
【００２８】
ジッタ検出手段４６での処理の手順は例えば図８に示すように、データＶ（ｔ）を取込み（Ｓ１）、Ｖ（ｔ）と特性値Ｖ′（ｔ）との差を演算（Ｓ２）、その差の演算結果Ｊ′（ｔ）を記憶手段に記憶し（Ｓ３）、所定数のデータを取込んでなければ（Ｓ４）、ステップＳ１に戻り、所定数のデータの取込みが終ったならば記憶手段から差演算結果Ｊ′（ｔ）を読出し、これらの平均値Ｊ_mを算出し（Ｓ５）、この平均値Ｊ_mと各差演算結果の差Ｊ（ｔ）を求め（Ｓ６）、更にＪ（ｔ）の実効値Ｊ_rmsを求める（Ｓ７）。
【００２９】
要するにジッタ検出手段４６、データ選出手段４８、特性演算手段４９はマイクロコンピュータやＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）によりプログラムを解読実行して機能させてもよい。
上述では被測定信号周波数ｆ_MのＮ分の１とサンプリングクロックの周波数ｆ_cとをわずか異ならせ、立上り又は立下り上におけるサンプリング点を順次ずらしたが、図１１に点線で示すように被測定信号発生器１１とサンプリング回路１４との間に波形整形回路４１を挿入して平均的波形整形出力のゼロ度位相点をサンプリングするようにしてもよい。この場合、図１２Ｃに示したようにサンプル値Ｖ_iからジッタＪ_i＝Ｖ_i／tan αにより求めればよい。この場合も、被測定信号の立上り又は立下り特性をいちいち求める必要がなくなる。
【００３０】
メモリ２５へのデジタルデータの取込みは次のようにしてもよい。即ち図９に図１と対応する部分に同一番号を付けて示すように、サンプリング回路１４の出力サンプルをＡＤ変換器２４で常にデジタルデータに変換し、位相検出回路４５で波形整形回路１１の出力波形の立上り部分又は立下り部分が検出されると、その検出出力が得られている間のみ、格納データ用クロック制御回路５１を制御して、ＡＤ変換器２４よりのデジタルデータをメモリ２５に取り込んでもよい。つまり格納データ用クロック制御回路５１は例えばアドレスカウンタを備え、位相検出回路４５から検出出力が得られている間、信号発生器３２からのサンプリングクロックを計数し、その計数値のアドレスとしてメモリ２５に供給すると共に、そのアドレスが１歩進するごとにメモリ２５に書込み指令を与えるようにすればよい。
またこのようにサンプリング回路１４の出力サンプルを、ＡＤ変換器２４で常にデジタルデータに変換している場合は、位相検出回路４５として、図９中に波線で示すように、ＡＤ変換器２４の出力デジタルデータをデジタル位相比較回路４５′へ供給し、位相検出回路４５の機能をデジタル回路で構成して機能させてもよい。この場合はデジタル処理であるため、回路設計が容易になる。
これら格納データ用クロック制御回路５１やデジタル位相検出回路４５′は、図１１において波形整形回路４１を用いる前述したこの発明の実施例にも適用できる。
【００３１】
波形整形回路４１の立上り又は立下り特性を変更できるようにし、目的に合わせた特性のものを使用するようにしてもよい。これは立上り又は立下り特性が異なる複数の波形整形回路を設け、これらを切替えて使用する。コンパレータ４４は例えば入力電圧レベルが基準電圧レベルを横切ると、定電流で出力コンデンサに対する定電流による充電又は放電により高レベル出力又は低レベル出力とするように構成されているが、その定電流値を定電流源の抵抗値を調整して変更したり、出力コンデンサの容量を変更することにより、前記立上り又は立下り特性を変更するようにしてもよい。波形整形回路４１の出力振幅を調整できるようにしてもよい。これは増幅器４４の利得を変更できるようにすればよい。このようにして、複数の立上り又は立下り特性と、複数の波形整形出力振幅値の組合せの中から選択して動作させるようにすることもできる。
【００３２】
上述ではジッタ検出手段４６で用いる複数のサンプルデータはそのサンプルした立上り又は立下り部分の波形を重ね合せると、重ね合せ波形の１つの立上り又は立下り部分のサンプルデータによりジッタを求めたが、重ね合せ波形の複数についてのサンプルデータを用い、つまりより多くのサンプルデータを用いてジッタを求めてもよい。
【００３３】
【発明の効果】
以上述べたようにこの発明によれば簡単に製造することができ、また被測定信号ごとにその立上り又は立下り特性を求める必要がなく、それだけ短時間に測定することができる。
【図面の簡単な説明】
【図１】この発明の実施例を示すブロック図。
【図２】図１中の波形整形回路４１の具体例を示すブロック図。
【図３】Ａは波形整形出力波形とそのサンプリング点を示す図、Ｂはサンプリングクロックを示す図である。
【図４】Ａは波形整形出力の立上り特性Ｖ′（ｔ）の例を示す図、Ｂは立上り部分のサンプル値の系列Ｖ（ｔ）の例を示す図、Ｃは検出したジッタ系列の例を示す図である。
【図５】立上り特性の例を示す図。
【図６】この発明の他の実施例を示すブロック図。
【図７】図６中のデータ選出手段の処理手順の例を示す流れ図。
【図８】図１及び図６中のジッタ検出手段４６の処理手順の例を示す流れ図。
【図９】この発明の他の実施例を示すブロック図。
【図１０】従来のジッタ測定装置を示すブロック図。
【図１１】この発明の他の実施例を示すと同時に、提案されているジッタ測定装置を示す図。
【図１２】Ａは被測定信号とそのサンプリング点を示す図、Ｂはサンプリングクロックを示す図、Ｃはサンプリング値Ｖ_iとジッタＪ_iとの関係を示す図である。

Claims

被測定信号を、被測定信号の周波数、デュティ比、ジッタ成分は保持され、かつ波形整形回路で決まる立上り又は立下り特性を持った方形波に波形整形する波形整形回路と、
被測定信号の周波数ｆＭのＮ分の１（Ｎは１以上の整数）に対しわずか異なる周波数ｆＣを持つサンプリングクロックを発生する信号発生器と、
上記サンプリングクロックにより上記波形整形回路の出力をサンプリングしてサンプル系列を出力するサンプリング回路と、
上記サンプリング回路の出力サンプル系列の中から、上記波形整形回路の出力の立上り又は立下り部分に対応するサンプルを複数個取り出す手段と、
上記取り出し手段が取り出したサンプルの値と、上記波形整形回路の出力の立上り又は立下り特性線とのずれからジッタ値を求めるジッタ検出手段と
を具備するジッタ測定装置。
請求項１記載の装置において、
上記取り出す手段は、
上記サンプリング回路の出力サンプルのレベルから、上記波形整形回路の出力の立上り部分又は立下り部分をサンプリングしている状態を検出する位相検出回路と、
上記位相検出回路の検出出力が得られている間のみ動作し、当該動作期間中に上記サンプリング回路が出力するサンプルを、上記ジッタ検出手段へ供給開始させるサンプリングクロック制御回路と、
を具備することを特徴とするジッタ測定装置。
請求項１記載の装置において、
上記サンプリング回路の出力サンプルをデジタルデータに変換するＡＤ変換器と、
上記ＡＤ変換器の出力するデジタルデータを蓄積するメモリとをさらに具備し、
上記取り出す手段は、上記メモリに蓄積された上記ＡＤ変換器の出力デジタルデータから上記波形整形回路の出力の立上り又は立下り部分のサンプルに相当するデジタルデータを取出して上記ジッタ検出手段へ供給するデータ選出手段を具備することを特徴とするジッタ測定装置。
請求項１記載の装置において、
上記サンプリング回路の出力サンプルをデジタルデータに変換するＡＤ変換器と、
メモリとをさらに具備し、
上記取り出す手段は、
上記サンプリング回路の出力サンプルのレベルから、上記波形整形回路の出力の立上り部分又は立下り部分をサンプリングしている状態を検出する位相検出回路と、
上記位相検出回路の検出出力が得られている間のみ動作し、上記サンプリングクロックをメモリに供給して、当該動作期間中に、上記ＡＤ変換器が出力するデジタルデータをメモリに蓄積させる格納データ用クロック制御回路とを具備することを特徴とするジッタ測定装置。
請求項１記載の装置において、
上記サンプリング回路の出力サンプルをデジタルデータに変換するＡＤ変換器と、
上記ＡＤ変換器の出力するデジタルデータを蓄積するメモリとをさらに備え、
上記取り出す手段は、
上記サンプリング回路の出力サンプルのレベルから、上記波形整形回路の出力の立上り部分又は立下り部分をサンプリングしている状態を検出する位相検出回路と、
上記位相検出回路の検出出力が得られている間のみ動作し、上記サンプリングクロックを上記ＡＤ変換器へ供給して、当該動作期間中のみＡＤ変換動作を行わせるサンプリングクロック制御回路とを備えることを特徴とするジッタ測定装置。
請求項４記載の装置において、
上記位相検出回路は、上記ＡＤ変換器の出力デジタルデータをデジタル処理して、上記波形整形回路の出力の立上り部分又は立下り部分をサンプリングしている状態を検出する回路であることを特徴とするジッタ測定装置。
請求項３又は５記載の装置において、
上記ジッタ検出手段において用いる上記波形整形回路の出力の立上り又は立下り特性を、上記デジタルデータから演算により近似的に求める特性演算手段をさらに備えることを特徴とするジッタ測定装置。
請求項１乃至７の何れかに記載の装置において、
上記波形整形回路は
上記被測定信号が入力されるコンパレータと、
そのコンパレータの出力が入力される増幅器と
を備えることを特徴とするジッタ測定装置。
被測定信号を波形整形する波形整形過程と、
上記波形整形された被測定信号を、その周波数のＮ分の１（Ｎは１以上の整数）よりわずかずらした周波数のサンプリングクロックを用いて周期的にサンプリングしてサンプル系列として取出すサンプリング過程と、
上記サンプル系列の中から、被測定信号を、被測定信号の周波数、デュティ比、ジッタ成分は保持され、かつ波形整形回路で決まる立上り又は立下り特性を持った方形波に波形整形する波形整形回路の出力の立上り又は立下り部分に対応するサンプルを複数個取り出す過程と、
上記取り出したサンプルと、上記波形整形された信号の立上り又は立下り特性線とのずれからジッタを求めるジッタ検出過程と
を有するジッタ測定方法。