JP3720120B2

JP3720120B2 - 波形生成装置

Info

Publication number: JP3720120B2
Application number: JP11195596A
Authority: JP
Inventors: 隆中沢
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 1996-04-08
Filing date: 1996-04-08
Publication date: 2005-11-24
Anticipated expiration: 2016-04-08
Also published as: JPH09285124A

Description

【０００１】
【発明の属する技術分野】
本発明は、交流電源装置、周波数発生器およびファンクションジェネレータなどにおいて用いられる波形生成装置に関し、詳しくは、装置外部から入力した外部同期信号に同期した交流信号波形を生成可能な波形生成装置に関するものである。
【０００２】
【従来の技術】
例えば、高圧交流電源では、基準交流信号としての正弦波を生成する必要があり、かかる正弦波を生成する波形生成装置を内蔵した高圧交流電源として、図２に示すものが知られている。この高圧交流電源３１は、基準交流信号を生成する波形生成装置３２と、基準交流信号を増幅することによって交流を生成するパワーアンプ３３とを備えている。波形生成装置３２は、読出クロック生成部３４、アドレス発生部３５、波形メモリ３６およびＤ／Ａ変換部３７を備えている。この場合、読出クロック生成部３４は、図示しない設定スイッチによって設定された設定周波数の内部同期信号を発振する内部発振回路４１と、商用電源ラインの商用周波数に同期した外部同期信号を生成する外部同期信号生成回路４２と、切換信号に従って内部同期信号および外部同期信号のいずれか一方に切り換えて同期信号として出力する切換回路４３と、同期信号に同期し、かつ同期信号のｎ倍の読出クロックを発振するＰＬＬ回路（Phase-locked Loop ）４４と、商用周波数を表示する周波数表示器４５とを備えている。
【０００３】
この高圧交流電源３１における波形生成装置３２では、高圧交流の周波数が設定され、図示しない切換手段によって内部同期信号が選択されると、内部発振回路４１において設定周波数で発振している内部同期信号がＰＬＬ回路４４に入力される。ＰＬＬ回路４４は、内部同期信号のｎ倍の発振周波数で発振し、読出クロックとしてアドレス発生部３５に出力する。アドレス発生部３５は、読出クロックを２進カウントし、カウントパルスをアドレスデータとして波形メモリ３６に出力する。波形メモリ３６は、アドレスデータに示すアドレスに記憶している波形データをＤ／Ａ変換部３７に順次出力する。これにより、Ｄ／Ａ変換部３７が、波形データに基づいてアナログ波形を生成し、基準交流信号としてパワーアンプ３３に出力する。そして、パワーアンプ３３が、基準交流信号を増幅することによって交流電力を生成し、その交流電力を負荷に供給する。
【０００４】
一方、例えば、商用電源ラインからの交流電力の代わりに、高圧交流電源によって生成した商用周波数の高圧交流を負荷に供給する場合においては、その生成した高圧交流電力が負荷に消費されている電力を電力計によって測定する必要が生じる場合がある。かかる場合において、商用電源ラインの周波数と高圧交流の周波数がわずかに異なっていると、その周波数差がビート信号となるので電力計の測定誤差の原因になり、電力計の測定精度が低下してしまうことがある。このため、この交流電源３１では、商用周波数の高圧交流を生成する場合には、外部同期信号生成回路４２が、商用電源ラインの商用周波数に位相同期した外部同期信号を生成し、ＰＬＬ回路４４が、外部同期信号に同期し、かつｎ倍の周波数の読出クロックを発振する。この結果、商用周波数に同期した読出クロックが生成され、アドレス発生部３５が、この読出クロックに基づいてアドレスデータを生成することによって、商用周波数に同期した波形が生成されている。
【０００５】
【発明が解決しようとする課題】
ところが、この従来の波形生成装置３２には、以下の問題点がある。すなわち、ＰＬＬ回路４４は、切換回路４３によって切り換えられた同期信号が入力した時に、一旦、位相ずれを起こし、その後に、位相同期するように作動する。この場合、ＰＬＬ回路４４の発振周波数が低いため、ループフィルタの時定数によっては、２〜３秒のロックアップ時間を必要としてしまう。この結果、内部同期から外部同期に切り換えられたとき、および外部同期から内部同期に切り換えられたときに、ロックアップ時間分、位相または周波数がずれた波形が出力されてしまうという問題点がある。
【０００６】
また、外部同期に切り換えられたときに、使用者によっては、商用周波数の監視を必要とすることがあり、かかる場合を想定して、通常の高圧交流電源では、周波数測定値の過去数個分（例えば、５つ分）の移動平均を測定値として表示する。ところが、この場合にあっても、ＰＬＬ回路４４のロックアップ時間が長いため、直ちに商用周波数を表示することが困難であるという問題点がある。また、商用電源の周波数を測定する場合、周波数が低いため、基準時間内に入力した外部同期信号の数をカウントするという測定方法では、測定精度を上げるためには数秒から数十秒という長い時間を必要としてしまう。このため、一般的には、外部同期信号の１周期内に所定周波数の基準信号をいくつカウントできるかによって測定している。かかる場合、この波形生成装置３２では、基準信号の周波数をカウント値で除算することによって初めて商用周波数を測定することができる。このため、従来の波形生成装置３２には、除算処理が煩雑であるという問題点もある。
【０００７】
本発明は、かかる問題点に鑑みてなされたものであり、内部同期と外部同期との切換時に所望周波数の波形を迅速に生成することができる波形生成装置を提供することを主目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の波形生成装置は、波形データを記憶する波形メモリと、装置外部から入力した外部信号の外部信号周波数および装置内部で設定された設定周波数のいずれか一方のｎ倍の周波数の読出クロックを生成するクロック生成部と、生成された読出クロックを計数カウントしカウントパルスに基づいて波形メモリから波形データを出力させる波形データ読出部とを備え、波形データに基づいて所定の波形を生成する波形生成装置において、クロック生成部は、常態において外部信号に同期させると共に外部信号周波数をｎ倍することによって読出クロックを生成するフェーズロックループと、常態において設定周波数のｎ倍の読出クロックを発振する内部発振回路と、切換命令に従ってフェーズロックループおよび内部発振回路のいずれか一方の読出クロックを波形データ読出部に出力するクロック切換回路とを備えていることを特徴とする。
【０００９】
この波形生成装置では、常態において、内部発振回路が設定周波数のｎ倍の読出クロックを生成すると共に、フェーズロックループが、外部信号に同期させると共に外部信号周波数のｎ倍の読出クロックを生成している。したがって、例えば、内部同期から外部同期に切り換える切換命令が出された場合であっても、フェーズロックループが既にロックされている状態にあるので、瞬時に外部同期に切り換えることができ、これにより、外部信号に位相同期した波形を迅速に生成することができる。
【００１０】
請求項２記載の波形生成装置は、請求項１記載の波形生成装置において、外部信号の正の零点および負の零点のいずれか一方を検出して位相検出信号として波形データ読出部に出力する位相検出部をさらに備え、波形データ読出部は、位相検出信号に基づいて計数カウントを開始することにより、所定の波形を外部信号に位相同期させることを特徴とする。この場合、正の零点および負の零点とは、交流信号の０Ｖ電圧を基準として、交流電圧が、負から正になる点および正から負になる点をそれぞれいう。
【００１１】
この波形生成装置では、位相検出部が、外部信号の正の零点および負の零点のいずれか一方を検出して位相検出信号として波形データ読出部に出力する。一方、波形データ読出部は、位相検出信号に基づいて計数カウントを開始する。この結果、波形メモリから出力された波形データに基づいて生成された波形の位相が、外部信号の位相に同期する。
【００１２】
請求項３記載の波形生成装置は、請求項１または２記載の波形生成装置において、外部信号周波数の移動平均を計測する周波数カウンタをさらに備えていることを特徴とする。
【００１３】
この波形生成装置では、フェーズロックループが、常時、商用周波数に位相ロックしているため、移動平均によって周波数表示する場合であっても、商用周波数を瞬時に表示させることができる。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る波形生成装置を高圧交流を生成する交流電源に適用した実施の形態について説明する。
【００１５】
交流電源１は、図１に示すように、高圧交流の基準信号となる基準交流信号を生成する波形生成装置２と、波形生成装置２によって生成された基準交流信号を増幅することによって高圧交流を生成するパワーアンプ３とを備えている。この交流電源１では、パワーアンプ３が、入力された直流電力を電源として、基準交流信号を増幅することによって、例えば、最大電力１ＫＶＡ、出力周波数４０Ｈｚ〜１ＫＨｚ、および最大出力電圧１９０Ｖｐ−ｐの交流を生成する。以下、同図を参照して各構成要素について詳述する。
【００１６】
波形生成装置２は、読出クロック生成部４と、生成する波形の周波数を設定する周波数設定スイッチ５と、内部同期と外部同期とを切り換えるための切換スイッチ６と、周波数設定スイッチ５や切換スイッチ６のスイッチ信号に基づいて各種制御処理を実行する制御部７と、読出クロック生成部４によって生成された読出クロックＳ_ＲＣに基づいて波形メモリ９から波形データを出力させるアドレス発生部（波形データ読出部）８と、波形データを記憶する波形メモリ９と、波形メモリ９から出力された波形データをＤ／Ａ変換してアナログ信号の基準交流信号に変換するＤ／Ａ変換部１０とを備えている。
【００１７】
読出クロック生成部４は、波形メモリ９から波形データを読み出すための読出クロックを生成するものであって、その構成については後述する。周波数設定スイッチ５は、ディジタルスイッチで構成され、例えば、４０Ｈｚ〜１ＫＨｚのうち任意の周波数を設定可能に構成されている。切換スイッチ６は、商用周波数による外部同期と後述する内部発振回路２１の発振周波数による内部同期のいずれか一方に切り換える際に操作される。
【００１８】
制御部７は、１チップマイクロコンピュータで構成され、周波数設定スイッチ５からの周波数設定信号を内部発振回路２１に出力したり、切換スイッチ６の切換信号に基づいて、内部同期と外部同期とを切り換えるために、後述する切換回路２４に切換信号を出力したりする。
【００１９】
アドレス発生部８は、実際には、２進カウンタによるｎ分周器を備えて構成され、読出クロック生成部４によって生成された読出クロックＳ_ＲＣをｎ分周し、そのカウントパルスをアドレスデータとして波形メモリ９に出力する。波形メモリ９は、特に限定されないが、正弦波の波形データを記憶している。具体的には、正弦波をｎ個でサンプリングして２進化した電圧値データを、連続するアドレス内に記憶しており、アドレスデータを入力すると、そのアドレスに記憶している波形データを出力する。Ｄ／Ａ変換部１０は、波形メモリ９から出力される２進データの波形データから正弦波のアナログ信号に変換する。
【００２０】
また、前述した読出クロック生成部４は、周波数設定スイッチ５によって設定された設定周波数のｎ倍の内部同期読出クロックを発振する内部発振回路２１と、商用電源ラインの商用周波数に同期した位相検出信号を生成する外部同期信号生成回路２２と、位相検出信号に同期し、かつ位相検出信号のｎ倍（例えば、１０２４倍）の周波数の外部同期読出クロックを発振するＰＬＬ回路２３と、切換スイッチ６の切換信号に従って内部同期読出クロックおよび外部同期読出クロックのいずれか一方に切り換えて読出クロックＳ_ＲＣとして出力する切換回路２４と、ＰＬＬ回路２３の発振周波数に基づいて商用周波数を表示する周波数表示器２５とを備えている。
【００２１】
内部発振回路２１は、公知回路であるＰＬＬ回路で構成されている。なお、内部発振回路２１は、ＰＬＬ回路に限定されず、例えば、設定周波数に応じたアナログ電圧に基づいて内部同期読出クロックを直接発振する発振回路で構成してもよい。
【００２２】
外部同期信号生成回路２２は、実際には、いわゆる０クロス検出回路であって、商用電源ラインの交流電圧が、０Ｖ電圧を基準として、負から正になる点、つまり０Ｖを横切る正の零点を検出することによって生成した位相検出信号をＰＬＬ回路２３に出力する。ＰＬＬ回路２３は、商用周波数のｎ倍の周波数である外部同期読出クロックを発振し、外部同期読出クロックをｎ分周した比較周波数が位相検出信号の位相と同期するように制御する。切換回路２４は、制御部７から出力される切換信号に基づいて、内部同期読出クロックまたは外部同期読出クロックのいずれか一方を読出クロックＳ_ＲＣとしてアドレス発生部８に出力する。
【００２３】
周波数表示器２５は、外部同期読出クロックが、計測時間としての１秒内にいくつ入力されたかを計測し、入力された外部同期読出クロックの数に固定値である値１／ｎを乗算することによって、商用周波数を計測する。この場合、周波数表示器２５は、過去５回の計測値を平均する移動平均によって商用周波数を測定するため、極めて高精度の周波数表示器を構成する。また、この周波数表示器２５では、除算をすることなく乗算のみによって商用周波数を計測するため、従来の波形生成装置３２における周波数表示器４５と比較して極めて簡易な処理でしかも高速に表示させることができる。
【００２４】
次に、交流電源１の全体動作について説明する。
【００２５】
周波数設定スイッチ５によって所定の周波数に設定されると、制御部７は、周波数設定信号および切換信号を内部発振回路２１および切換回路２４にそれぞれ出力することによって、内部同期読出クロックをアドレス発生部８に出力させる。アドレス発生部８では、内部同期読出クロックをｎ分周し、その際に生成されるカウントパルスをアドレスデータとして波形メモリ９に順次出力する。これにより、波形メモリ９は、アドレスデータに対応するアドレスに記憶されている波形データをＤ／Ａ変換部１０に次々と出力する。Ｄ／Ａ変換部１０は、入力した波形データをアナログ波形に変換し、基準交流信号としてパワーアンプ３に出力する。この結果、パワーアンプ３が、基準交流信号を増幅することによって、交流電力が生成される。
【００２６】
一方、商用周波数の交流電力を生成する場合には、切換スイッチ６を操作することによって、外部同期に切り換えられる。具体的には、制御部７は、切換信号を入力すると、位相検出信号の入力の有無を監視し、位相検出信号を入力した時点で、切換信号を切換回路２４およびアドレス発生部８に出力する。この結果、切換回路２４が外部同期読出クロックをアドレス発生部８に出力すると共に、アドレス発生部８が、既に計数カウントしていたカウント値をクリアにし、位相検出信号に同期して計数カウントの実行を再び開始する。これにより、カウントパルスの数が値０から再カウントされるため、アドレスデータの値も値０から順次大きくなる結果、生成される波形は、常に、電圧値が０Ｖから立ち上がる正弦波形となり、これにより、商用電源の電圧波形と位相同期した波形を生成することができる。この後、波形データは、Ｄ／Ａ変換部１０によってＤ／Ａ変換されて、内部同期による波形生成の場合と同様にして、基準交流信号としてパワーアンプ３に出力される。
【００２７】
このように、本実施形態に係る波形生成装置２によれば、外部同期に切り換えた場合でも、ＰＬＬ回路２３が常時ロック状態になっているため、最大でも、位相検出信号が入力される１周期（例えば、商用周波数が６０Ｈｚのときには、時間１／６０秒）以内で切り換えることができる。なお、生成する波形の立ち上がりを商用電源の電圧信号に位相同期させない場合には、瞬時に波形を生成することができる。
【００２８】
なお、本発明は、上記実施形態に限定されず、その構成を適宜変更することができる。例えば、本発明は、各種電源装置への適用のみならず、周波数発生器や任意の波形を生成するファンクションジェネレータなどにも適用することもできる。
【００２９】
さらに、本実施形態では、外部同期信号として商用電源の電圧信号を例に挙げて説明したが、本発明は、これに限らず、装置外部から入力される任意の周波数の外部信号に同期させる場合に適用することができる。
【００３０】
【発明の効果】
以上のように請求項１記載の波形生成装置によれば、フェーズロックループが常時ロックしているため、内部読出クロックから外部信号に同期した読出クロックに切り換えて波形データを読み出す場合に、外部信号に位相同期した波形を瞬時に生成することができる。
【００３１】
また、請求項２記載の波形生成装置によれば、位相検出信号に位相同期した波形を生成するため、外部信号と位相差のない波形を生成することができる。
【００３２】
さらに、請求項３記載の波形生成装置によれば、外部信号周波数を高精度でかつ極めて高速に表示させることができる。
【図面の簡単な説明】
【図１】本発明に係る波形生成装置を適用した交流電源のブロック図である。
【図２】従来の波形生成装置を適用した交流電源のブロック図である。
【符号の説明】
２波形生成装置
４読出クロック生成部
６切換スイッチ
８アドレス発生部
９波形メモリ
２１内部発振回路
２２外部同期信号生成回路
２３ＰＬＬ回路
２４切換回路
２５周波数表示器

Claims

波形データを記憶する波形メモリと、装置外部から入力した外部信号の外部信号周波数および装置内部で設定された設定周波数のいずれか一方のｎ倍の周波数の読出クロックを生成するクロック生成部と、当該生成された読出クロックを計数カウントし当該カウントパルスに基づいて前記波形メモリから前記波形データを出力させる波形データ読出部とを備え、当該波形データに基づいて所定の波形を生成する波形生成装置において、
前記クロック生成部は、常態において前記外部信号に同期させると共に当該外部信号周波数をｎ倍することによって前記読出クロックを生成するフェーズロックループと、常態において前記設定周波数のｎ倍の前記読出クロックを発振する内部発振回路と、切換命令に従って前記フェーズロックループおよび前記内部発振回路のいずれか一方の前記読出クロックを前記波形データ読出部に出力するクロック切換回路とを備えていることを特徴とする波形生成装置。
前記外部信号の正の零点および負の零点のいずれか一方を検出して位相検出信号として前記波形データ読出部に出力する位相検出部をさらに備え、前記波形データ読出部は、前記位相検出信号に基づいて前記計数カウントを開始することにより、前記所定の波形を前記外部信号に位相同期させることを特徴とする請求項１記載の波形生成装置。
前記外部信号周波数の移動平均を計測する周波数カウンタをさらに備えていることを特徴とする請求項１または２記載の波形生成装置。