JP2541049Y2 - 電力計 - Google Patents
電力計Info
- Publication number
- JP2541049Y2 JP2541049Y2 JP2885891U JP2885891U JP2541049Y2 JP 2541049 Y2 JP2541049 Y2 JP 2541049Y2 JP 2885891 U JP2885891 U JP 2885891U JP 2885891 U JP2885891 U JP 2885891U JP 2541049 Y2 JP2541049 Y2 JP 2541049Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- output
- waveform shaping
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Phase Differences (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、負荷が容量性か誘導性
かの判別機能を持つ電力計に関するものである。
かの判別機能を持つ電力計に関するものである。
【０００２】
【従来の技術】デジタル電力計では、負荷に加えられる
交流電圧信号ｅと、負荷に流れる交流電流信号ｉを導入
し、この信号から、ｅの実効値Ｅ、ｉの実効値Ｉ、有効
電力Ｐe 、無効電力Ｐr 、皮相電力Ｐa 、実効値力率PF
等の各種項目を選択して測定表示できる機能のものが多
い。このようなデジタル電力計で有効電力Ｐe を測定す
る場合、例えば同一時刻における交流電圧ｅと交流電流
ｉの瞬時値をサンプリングして、これをアナログ／デジ
タル変換する。そしてこのサンプリング値同士の乗算を
行って瞬時電力を算出し、更にこの瞬時電力の平均値を
取り出して有効電力Ｐe を得ている。これで得られた有
効電力Ｐe は、等価的に、Ｐe ＝Ｅ・Ｉ・cos φ を意
味している（cos φは力率PF）。
交流電圧信号ｅと、負荷に流れる交流電流信号ｉを導入
し、この信号から、ｅの実効値Ｅ、ｉの実効値Ｉ、有効
電力Ｐe 、無効電力Ｐr 、皮相電力Ｐa 、実効値力率PF
等の各種項目を選択して測定表示できる機能のものが多
い。このようなデジタル電力計で有効電力Ｐe を測定す
る場合、例えば同一時刻における交流電圧ｅと交流電流
ｉの瞬時値をサンプリングして、これをアナログ／デジ
タル変換する。そしてこのサンプリング値同士の乗算を
行って瞬時電力を算出し、更にこの瞬時電力の平均値を
取り出して有効電力Ｐe を得ている。これで得られた有
効電力Ｐe は、等価的に、Ｐe ＝Ｅ・Ｉ・cos φ を意
味している（cos φは力率PF）。
【０００３】また、皮相電力Ｐa の測定値は、ｅとｉの
実効値の積（Ｐa ＝Ｅ・Ｉ）から算出して得ている。そ
してこのように求めた有効電力Ｐe と皮相電力Ｐa の測
定値から、力率PFは、 PF＝Ｐe ／Ｐa により算出している。
実効値の積（Ｐa ＝Ｅ・Ｉ）から算出して得ている。そ
してこのように求めた有効電力Ｐe と皮相電力Ｐa の測
定値から、力率PFは、 PF＝Ｐe ／Ｐa により算出している。
【０００４】
【考案が解決しようとする課題】ところで、導入した交
流電圧信号ｅと交流電流信号ｉの値から、各種演算によ
り、各測定項目を単に算出するような上記電力計では、
それぞれの項目の測定値を得ることはできるが、負荷が
誘導性か、容量性かは分からない。つまり、電流信号ｉ
が電圧信号ｅに対して、遅れているのか（誘導性）、進
んでいるのか（容量性）が、分からない。
流電圧信号ｅと交流電流信号ｉの値から、各種演算によ
り、各測定項目を単に算出するような上記電力計では、
それぞれの項目の測定値を得ることはできるが、負荷が
誘導性か、容量性かは分からない。つまり、電流信号ｉ
が電圧信号ｅに対して、遅れているのか（誘導性）、進
んでいるのか（容量性）が、分からない。
【０００５】本考案の目的は、簡単な構成により、負荷
が誘導性か、容量性かを判別できる電力計を提供するこ
とである。
が誘導性か、容量性かを判別できる電力計を提供するこ
とである。
【０００６】
【課題を解決するための手段】本考案は、測定対象の電
圧又は電流信号の一方の信号を導入し、この信号の交流
成分があるレベルをよぎる毎にHIGHとLOW が反転する方
形波を出力する第１波形整形回路と、測定対象の電圧又
は電流信号の他方の信号を導入し、この信号の交流成分
があるレベルをよぎる毎にHIGHとLOW が反転する方形波
を出力する第２波形整形回路と、Ｄ端子がHIGHレベルに
接続され、クロック端子に前記第１波形整形回路の出力
が印加され、リセット端子に前記第２波形整形回路の出
力信号に基づく信号(S3)が加えられた第１のＤタイプ・
フリップフロップと、Ｄ端子に前記第１波形整形回路の
出力が印加され、リセット端子にリセット信号が周期的
に印加され、クロック端子に前記第１のＤタイプ・フリ
ップフロップの出力が加えられ、出力端子から測定対象
の電圧信号に対する電流信号の位相の進み又は遅れに対
応してLOW 又はHIGHのレベル信号を出力する第２のＤタ
イプ・フリップフロップと、を備えるようにしたもので
ある。
圧又は電流信号の一方の信号を導入し、この信号の交流
成分があるレベルをよぎる毎にHIGHとLOW が反転する方
形波を出力する第１波形整形回路と、測定対象の電圧又
は電流信号の他方の信号を導入し、この信号の交流成分
があるレベルをよぎる毎にHIGHとLOW が反転する方形波
を出力する第２波形整形回路と、Ｄ端子がHIGHレベルに
接続され、クロック端子に前記第１波形整形回路の出力
が印加され、リセット端子に前記第２波形整形回路の出
力信号に基づく信号(S3)が加えられた第１のＤタイプ・
フリップフロップと、Ｄ端子に前記第１波形整形回路の
出力が印加され、リセット端子にリセット信号が周期的
に印加され、クロック端子に前記第１のＤタイプ・フリ
ップフロップの出力が加えられ、出力端子から測定対象
の電圧信号に対する電流信号の位相の進み又は遅れに対
応してLOW 又はHIGHのレベル信号を出力する第２のＤタ
イプ・フリップフロップと、を備えるようにしたもので
ある。
【０００７】
【作用】電圧信号に対し電流信号の位相が遅れている場
合、第１のＤタイプ・フリップフロップは、電圧信号の
立ち上がりエッジがあるたびにパルス信号を出力する。
このパルス信号をクロック信号とする第２のＤタイプ・
フリップフロップは、Ｄ端子に前記電圧信号が加えられ
ているため、第１のＤタイプ・フリップフロップからパ
ルス信号が発生すれば、その出力は、“HIGH”となる
（もっとも、リセット端子がLOW であれば“HIGH”にな
れない）。つまり、電圧信号に対し電流信号の位相が遅
れている場合（負荷が誘導性の場合）、第２のＤタイプ
・フリップフロップは“HIGH”レベルを出力する。
合、第１のＤタイプ・フリップフロップは、電圧信号の
立ち上がりエッジがあるたびにパルス信号を出力する。
このパルス信号をクロック信号とする第２のＤタイプ・
フリップフロップは、Ｄ端子に前記電圧信号が加えられ
ているため、第１のＤタイプ・フリップフロップからパ
ルス信号が発生すれば、その出力は、“HIGH”となる
（もっとも、リセット端子がLOW であれば“HIGH”にな
れない）。つまり、電圧信号に対し電流信号の位相が遅
れている場合（負荷が誘導性の場合）、第２のＤタイプ
・フリップフロップは“HIGH”レベルを出力する。
【０００８】一方、電圧信号に対し電流信号の位相が進
んでいる場合、第１のＤタイプ・フリップフロップのク
ロック端子に信号S1の立ち上がりエッジ（eg1A,eg2A,
…）が加えられる際には、常にリセット端子が“LOW ”
であるため（図２(2) と(8) 参照）、第１のＤタイプ・
フリップフロップからは、パルス信号は出力されない。
従って、第１のＤタイプ・フリップフロップの出力信号
をクロック信号とする第２のＤタイプ・フリップフロッ
プのＱ出力端子は、リセットされたままの状態を維持す
る。つまり、電圧信号に対し電流信号の位相が進んでい
る場合（負荷が容量性の場合）、第２のＤタイプ・フリ
ップフロップは“LOW ”レベルを出力する。
んでいる場合、第１のＤタイプ・フリップフロップのク
ロック端子に信号S1の立ち上がりエッジ（eg1A,eg2A,
…）が加えられる際には、常にリセット端子が“LOW ”
であるため（図２(2) と(8) 参照）、第１のＤタイプ・
フリップフロップからは、パルス信号は出力されない。
従って、第１のＤタイプ・フリップフロップの出力信号
をクロック信号とする第２のＤタイプ・フリップフロッ
プのＱ出力端子は、リセットされたままの状態を維持す
る。つまり、電圧信号に対し電流信号の位相が進んでい
る場合（負荷が容量性の場合）、第２のＤタイプ・フリ
ップフロップは“LOW ”レベルを出力する。
【０００９】
【実施例】図１は本考案に係る電力計の構成例を示す
図、図２は図１装置の各部の信号のタイムチャート、図
３は波形整形回路の動作を説明する図である。
図、図２は図１装置の各部の信号のタイムチャート、図
３は波形整形回路の動作を説明する図である。
【００１０】図１において、１は電圧入力回路であり、
測定対象の交流電圧ｅを導入し、次段の波形整形回路２
が信号処理しやすいレベルの信号に変換するものであ
る。波形整形回路２は、測定対象の電圧信号を導入し、
この信号の交流成分があるレベル（例えば電圧信号の平
均値）をよぎる毎にHIGHとLOW が反転する方形波を出力
するものである。具体例で述べると、電圧入力回路１か
ら導入した信号に含まれている直流成分をカットし、得
られた交流成分をゼロレベルと比較し、方形波に変換す
るものである。このような波形整形回路は、直流成分を
カットするコンデンサ（図示せず）と、このコンデンサ
を通過した信号を０ｖを比較するコンパレータ（図示せ
ず）より構成することができる。３は電流入力回路であ
り、測定対象の交流電流ｉを導入し、次段の波形整形回
路４が信号処理しやすいレベルの信号に変換するもので
ある。波形整形回路４は、波形整形回路２と同一構成・
同一機能のものである。
測定対象の交流電圧ｅを導入し、次段の波形整形回路２
が信号処理しやすいレベルの信号に変換するものであ
る。波形整形回路２は、測定対象の電圧信号を導入し、
この信号の交流成分があるレベル（例えば電圧信号の平
均値）をよぎる毎にHIGHとLOW が反転する方形波を出力
するものである。具体例で述べると、電圧入力回路１か
ら導入した信号に含まれている直流成分をカットし、得
られた交流成分をゼロレベルと比較し、方形波に変換す
るものである。このような波形整形回路は、直流成分を
カットするコンデンサ（図示せず）と、このコンデンサ
を通過した信号を０ｖを比較するコンパレータ（図示せ
ず）より構成することができる。３は電流入力回路であ
り、測定対象の交流電流ｉを導入し、次段の波形整形回
路４が信号処理しやすいレベルの信号に変換するもので
ある。波形整形回路４は、波形整形回路２と同一構成・
同一機能のものである。
【００１１】２つの波形整形回路２，４から出力される
電圧信号S1と電流信号S2は、判別回路５に加えられる。
この判別回路５は、導入した２つの信号S1，S2の進み・
遅れに応じて、“LOW ”又は“HIGH”の信号を出力する
機能を持つものである。この判別回路５は、２つのＤタ
イプ・フリップフロップ（以下、単にＤ・FFと記す）1
1，12と、インバータ13により構成される。Ｄ・FF 11
は、Ｄ端子がHIGHレベルの電圧ＶD に接続され、クロッ
ク端子に波形整形回路２の出力S1が印加され、リセット
端子にインバータ13を介して波形整形回路４の出力信号
S2の極性を反転した信号S3が加えられる。
電圧信号S1と電流信号S2は、判別回路５に加えられる。
この判別回路５は、導入した２つの信号S1，S2の進み・
遅れに応じて、“LOW ”又は“HIGH”の信号を出力する
機能を持つものである。この判別回路５は、２つのＤタ
イプ・フリップフロップ（以下、単にＤ・FFと記す）1
1，12と、インバータ13により構成される。Ｄ・FF 11
は、Ｄ端子がHIGHレベルの電圧ＶD に接続され、クロッ
ク端子に波形整形回路２の出力S1が印加され、リセット
端子にインバータ13を介して波形整形回路４の出力信号
S2の極性を反転した信号S3が加えられる。
【００１２】なお、Ｄ・FFは、クロック信号の立ち上が
りエッジに同期してＤ端子のデータ（HIGH又はLOW 状
態）を取り込み、これをＱ端子及び?Q? 端子から出力す
る素子である。なお、リセット端子に“LOW ”レベル信
号が加えられると、そのＱ端子の出力は、“LOW ”とな
る。また、?Q? 端子は、Ｑ端子の信号と極性が反対の信
号を出力する端子である。Ｄ・FF 12 は、Ｄ端子に波形
整形回路２の出力S1が印加され、リセット端子には、CP
U ６からリセット信号S5が周期的に印加され、クロック
端子CKに Ｄ・FF11 の出力端子?Q? の信号S4が加えら
れる。このＤ・FF 12 の出力端子Ｑからは、測定対象の
電圧信号ｅに対する電流信号ｉの位相が進んでいる場合
は、“LOW”が、また、遅れている場合は“HIGH”のレ
ベル信号が出力される。
りエッジに同期してＤ端子のデータ（HIGH又はLOW 状
態）を取り込み、これをＱ端子及び?Q? 端子から出力す
る素子である。なお、リセット端子に“LOW ”レベル信
号が加えられると、そのＱ端子の出力は、“LOW ”とな
る。また、?Q? 端子は、Ｑ端子の信号と極性が反対の信
号を出力する端子である。Ｄ・FF 12 は、Ｄ端子に波形
整形回路２の出力S1が印加され、リセット端子には、CP
U ６からリセット信号S5が周期的に印加され、クロック
端子CKに Ｄ・FF11 の出力端子?Q? の信号S4が加えら
れる。このＤ・FF 12 の出力端子Ｑからは、測定対象の
電圧信号ｅに対する電流信号ｉの位相が進んでいる場合
は、“LOW”が、また、遅れている場合は“HIGH”のレ
ベル信号が出力される。
【００１３】CPU ６は、本考案に係る電力計全般を制御
するものである。即ち、図１では図示していないが、図
１の電力計は、負荷に加えられる交流電圧信号ｅと、負
荷に流れる交流電流信号ｉから、例えば、ｅの実効値
Ｅ、ｉの実効値Ｉ、有効電力Ｐe 、無効電力Ｐr 、皮相
電力Ｐa 、実効値力率PF等の各種項目を演算算出機能を
備えている。CPU ６は、これら機能を適切に制御・動作
させ、その結果得られる測定値を表示器７へ表示するも
のである。そして図１のCPU ６は、Ｄ・FF 12 からの信
号S6により、負荷が誘導性か容量性かの情報も併せて表
示器７に表示することができる。なお、CPU ６は、Ｄ・
FF 12 へ、所定の周期（例えば、表示器７にデータを更
新表示する表示レートに対応する周期）でリセット信号
S5を加えている。なお、本考案は、交流電圧信号ｅと、
負荷に流れる交流電流信号ｉから、ｅの実効値Ｅ、ｉの
実効値Ｉ、有効電力Ｐe 、無効電力Ｐr 、皮相電力
Ｐa 、実効値力率PF等を測定・算出する点に特徴がある
わけではないので、これらの構成等についての説明は省
略する。
するものである。即ち、図１では図示していないが、図
１の電力計は、負荷に加えられる交流電圧信号ｅと、負
荷に流れる交流電流信号ｉから、例えば、ｅの実効値
Ｅ、ｉの実効値Ｉ、有効電力Ｐe 、無効電力Ｐr 、皮相
電力Ｐa 、実効値力率PF等の各種項目を演算算出機能を
備えている。CPU ６は、これら機能を適切に制御・動作
させ、その結果得られる測定値を表示器７へ表示するも
のである。そして図１のCPU ６は、Ｄ・FF 12 からの信
号S6により、負荷が誘導性か容量性かの情報も併せて表
示器７に表示することができる。なお、CPU ６は、Ｄ・
FF 12 へ、所定の周期（例えば、表示器７にデータを更
新表示する表示レートに対応する周期）でリセット信号
S5を加えている。なお、本考案は、交流電圧信号ｅと、
負荷に流れる交流電流信号ｉから、ｅの実効値Ｅ、ｉの
実効値Ｉ、有効電力Ｐe 、無効電力Ｐr 、皮相電力
Ｐa 、実効値力率PF等を測定・算出する点に特徴がある
わけではないので、これらの構成等についての説明は省
略する。
【００１４】以上のように構成された図１の電力計の動
作を図２，図３を参照しながら説明する。波形整形回路
２には、電圧入力回路１を介して、例えば図３(1) に示
すような電圧波形が加えられるとする。一般に、電圧波
形には直流成分V1と、交流成分とが存在するが、２つの
交流信号ｅ，ｉの進み・遅れを判別する際、この直流分
V1は妨げとなるので、波形整形回路２に内蔵したコンデ
ンサで、この直流成分V1をカットする。従って、図３
(2) に示す波形が得られる。そして、図３(2) の波形を
波形整形回路２に内蔵したコンパレータにて、０ｖと比
較することにより、図３(3) に示すような方形波を得る
ことができる。この結果、波形整形回路２は、交流電圧
信号ｅからその交流成分の位相に対応した図３(3) に示
す方形波信号S1を取り出すことができる。
作を図２，図３を参照しながら説明する。波形整形回路
２には、電圧入力回路１を介して、例えば図３(1) に示
すような電圧波形が加えられるとする。一般に、電圧波
形には直流成分V1と、交流成分とが存在するが、２つの
交流信号ｅ，ｉの進み・遅れを判別する際、この直流分
V1は妨げとなるので、波形整形回路２に内蔵したコンデ
ンサで、この直流成分V1をカットする。従って、図３
(2) に示す波形が得られる。そして、図３(2) の波形を
波形整形回路２に内蔵したコンパレータにて、０ｖと比
較することにより、図３(3) に示すような方形波を得る
ことができる。この結果、波形整形回路２は、交流電圧
信号ｅからその交流成分の位相に対応した図３(3) に示
す方形波信号S1を取り出すことができる。
【００１５】波形整形回路４には、電流入力回路２を介
して、電流波形が加えられる。そして上述した波形整形
回路２と同様な構成・動作により、図３(3) の波形に相
当する方形波、即ち、交流電流信号ｉの交流成分の位相
に対応した方形波信号S2を取り出すことができる。Ｄ・
FF 11 と、Ｄ・FF 12 の動作を図２を参照して説明す
る。
して、電流波形が加えられる。そして上述した波形整形
回路２と同様な構成・動作により、図３(3) の波形に相
当する方形波、即ち、交流電流信号ｉの交流成分の位相
に対応した方形波信号S2を取り出すことができる。Ｄ・
FF 11 と、Ｄ・FF 12 の動作を図２を参照して説明す
る。
【００１６】 負荷が誘導性の場合 この場合、電圧信号S1（図２(2) 参照）に対し、電流信
号S2（図２(3) 参照）の位相は遅れる。Ｄ・FF 11 のリ
セット端子には、電流信号S2を反転した信号S3（図２
(4) 参照）が加えられているので、電圧信号S1の立ち上
がりエッジeg1A，eg2A，eg3A, …が、Ｄ・FF 11 のクロ
ック端子に加えられる際、リセット端子は、常に“HIG
H”である。従って、電圧信号S1の立ち上がりエッジeg1
A，eg2A，…の発生に同期して、Ｄ・FF 11 の?Q? 出力
端子は、“LOW ”となる（図２(5) 参照）。そして、電
圧信号S1の立ち上がりエッジに遅れて電流信号S2の立ち
上がりエッジeg1B，eg2B，eg3B，…が発生すると、この
信号S2を反転した信号S3（図２(4) 参照）が、Ｄ・FF 1
1 のリセット端子へ加えられるので、Ｄ・FF 11 の?Q?
出力は、電流信号S2のエッジeg1B，eg2B，eg3B，…に同
期して“HIGH”となる。即ち、Ｄ・FF 11 の?Q? 端子の
信号S4は、図２(5) のような波形となる。
号S2（図２(3) 参照）の位相は遅れる。Ｄ・FF 11 のリ
セット端子には、電流信号S2を反転した信号S3（図２
(4) 参照）が加えられているので、電圧信号S1の立ち上
がりエッジeg1A，eg2A，eg3A, …が、Ｄ・FF 11 のクロ
ック端子に加えられる際、リセット端子は、常に“HIG
H”である。従って、電圧信号S1の立ち上がりエッジeg1
A，eg2A，…の発生に同期して、Ｄ・FF 11 の?Q? 出力
端子は、“LOW ”となる（図２(5) 参照）。そして、電
圧信号S1の立ち上がりエッジに遅れて電流信号S2の立ち
上がりエッジeg1B，eg2B，eg3B，…が発生すると、この
信号S2を反転した信号S3（図２(4) 参照）が、Ｄ・FF 1
1 のリセット端子へ加えられるので、Ｄ・FF 11 の?Q?
出力は、電流信号S2のエッジeg1B，eg2B，eg3B，…に同
期して“HIGH”となる。即ち、Ｄ・FF 11 の?Q? 端子の
信号S4は、図２(5) のような波形となる。
【００１７】Ｄ・FF 12 のクロック端子CKには、図２
(5) のパルス信号S4が加えられており、Ｄ・FF 12 のＤ
端子には、図２(2) の電圧信号S1が加えられている。従
って、パルス信号S4の立ち上がりエッジが発生する時
は、常にＤ・FF 12 のＤ端子が“HIGH”なので、Ｄ・FF
12 の出力は、“HIGH”となる（図２(6) 参照）。もっ
とも、図２の例の場合、電圧信号S1の立ち上がりエッジ
eg1Aの発生時には、Ｄ・FF 12 のリセット端子にCPU ６
からリセット信号S5が加えられているので、Ｄ・FF 12
のＱ端子の出力は、“LOW ”のままである（図２(6) 参
照）。
(5) のパルス信号S4が加えられており、Ｄ・FF 12 のＤ
端子には、図２(2) の電圧信号S1が加えられている。従
って、パルス信号S4の立ち上がりエッジが発生する時
は、常にＤ・FF 12 のＤ端子が“HIGH”なので、Ｄ・FF
12 の出力は、“HIGH”となる（図２(6) 参照）。もっ
とも、図２の例の場合、電圧信号S1の立ち上がりエッジ
eg1Aの発生時には、Ｄ・FF 12 のリセット端子にCPU ６
からリセット信号S5が加えられているので、Ｄ・FF 12
のＱ端子の出力は、“LOW ”のままである（図２(6) 参
照）。
【００１８】つまり、電圧信号S1に対し電流信号S2の位
相が遅れている場合（誘導性負荷の場合）、Ｄ・FF 12
は“HIGH”レベルを出力する。従って、CPU ６はこれを
知ることができ、表示器７に例えば、ＬＡＧ と表示す
る。
相が遅れている場合（誘導性負荷の場合）、Ｄ・FF 12
は“HIGH”レベルを出力する。従って、CPU ６はこれを
知ることができ、表示器７に例えば、ＬＡＧ と表示す
る。
【００１９】 負荷が容量性の場合 この場合、電圧信号S1（図２(2) 参照）に対し、電流信
号S2´ （図２(7) 参照）の位相は進んでいる。Ｄ・FF
11 のリセット端子には、電流信号S2´ を反転させた信
号S3´ が加えられるため、Ｄ・FF 11 のクロック端子
に電圧信号S1の立ち上がりエッジが加えられる際には、
常にリセット端子が“LOW ”であるため（図２(2) と
(8) 参照）、Ｄ・FF 11 からは、パルス信号は出力され
ない。従って、Ｄ・FF 11 の出力信号をクロック信号と
するＤ・FF 12 の出力端子は、リセットされたままの状
態を維持する。つまり、電圧信号ｅに対し電流信号ｉの
位相が進んでいる場合（容量性負荷の場合）、Ｄ・FF 1
2 は“LOW ”レベルを出力する。従って、CPU ６は、こ
れを知ることができ、表示器７に例えば、ＬＥＡＤ と
表示する。
号S2´ （図２(7) 参照）の位相は進んでいる。Ｄ・FF
11 のリセット端子には、電流信号S2´ を反転させた信
号S3´ が加えられるため、Ｄ・FF 11 のクロック端子
に電圧信号S1の立ち上がりエッジが加えられる際には、
常にリセット端子が“LOW ”であるため（図２(2) と
(8) 参照）、Ｄ・FF 11 からは、パルス信号は出力され
ない。従って、Ｄ・FF 11 の出力信号をクロック信号と
するＤ・FF 12 の出力端子は、リセットされたままの状
態を維持する。つまり、電圧信号ｅに対し電流信号ｉの
位相が進んでいる場合（容量性負荷の場合）、Ｄ・FF 1
2 は“LOW ”レベルを出力する。従って、CPU ６は、こ
れを知ることができ、表示器７に例えば、ＬＥＡＤ と
表示する。
【００２０】
【考案の効果】以上説明したように本考案によれば、簡
単な構成により、負荷が誘導性か、容量性かを判別で
き、例えば、力率PF測定の際に、力率値と共に、ＬＡＧ
（遅れ），ＬＥＡＤ（進み）の情報を表示をすることが
できる。
単な構成により、負荷が誘導性か、容量性かを判別で
き、例えば、力率PF測定の際に、力率値と共に、ＬＡＧ
（遅れ），ＬＥＡＤ（進み）の情報を表示をすることが
できる。
【図１】本考案に係る電力計の構成例を示す図
【図２】図１装置の各部の信号のタイムチャート
【図３】図１の波形整形回路の動作を説明する図
１ 電圧入力回路 ２，４ 波形整形回路 ３ 電流入力回路 ５ 判別回路 ６ CPU 11，12 Ｄ・FF
Claims (1)
- 【請求項１】測定対象の電圧又は電流信号の一方の信号
を導入し、この信号の交流成分があるレベルをよぎる毎
にHIGHとLOW が反転する方形波を出力する第１波形整形
回路と、測定対象の電圧又は電流信号の他方の信号を導
入し、この信号の交流成分があるレベルをよぎる毎にHI
GHとLOW が反転する方形波を出力する第２波形整形回路
と、Ｄ端子がHIGHレベルに接続され、クロック端子に前
記第１波形整形回路の出力が印加され、リセット端子に
前記第２波形整形回路の出力信号に基づく信号(S3)が加
えられた第１のＤタイプ・フリップフロップと、Ｄ端子
に前記第１波形整形回路の出力が印加され、リセット端
子にリセット信号が周期的に印加され、クロック端子に
前記第１のＤタイプ・フリップフロップの出力が加えら
れ、出力端子から測定対象の電圧信号に対する電流信号
の位相の進み又は遅れに対応してLOW 又はHIGHのレベル
信号を出力する第２のＤタイプ・フリップフロップと、
を備えた電力計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885891U JP2541049Y2 (ja) | 1991-04-24 | 1991-04-24 | 電力計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885891U JP2541049Y2 (ja) | 1991-04-24 | 1991-04-24 | 電力計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124470U JPH04124470U (ja) | 1992-11-12 |
| JP2541049Y2 true JP2541049Y2 (ja) | 1997-07-09 |
Family
ID=31912866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2885891U Expired - Fee Related JP2541049Y2 (ja) | 1991-04-24 | 1991-04-24 | 電力計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541049Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011220953A (ja) * | 2010-04-14 | 2011-11-04 | Yokogawa Electric Corp | ゼロクロス信号生成回路および位相測定器 |
-
1991
- 1991-04-24 JP JP2885891U patent/JP2541049Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04124470U (ja) | 1992-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025745B2 (ja) | 電力測定方法 | |
| US20110184680A1 (en) | Measuring apparatus | |
| EP0322518B1 (en) | Digital protective relay | |
| US3735324A (en) | Digital frequency discriminator | |
| JP2541049Y2 (ja) | 電力計 | |
| JPH05232157A (ja) | 電圧低下検出装置 | |
| JP2002186167A (ja) | サンプリングデータ処理方法及び該処理方法を用いた継電器 | |
| US6148050A (en) | Phase digitizer for radio communications | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2570422B2 (ja) | 直流電流測定方法 | |
| JPH06207955A (ja) | π／２移相回路並びにこれを用いた無効電力量計および複合計器 | |
| JP2879452B2 (ja) | ディジタル電力計 | |
| JP2946675B2 (ja) | ヘテロダイン干渉計用高速位相差測定装置 | |
| JPH07225250A (ja) | 位相検出装置 | |
| JP2847937B2 (ja) | ディジタル交流電力計 | |
| RU2486531C2 (ru) | Устройство для определения прямых и обратных последовательностей основной и высших гармоник сигналов в трехфазных сетях | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JPS6211818B2 (ja) | ||
| JP3720120B2 (ja) | 波形生成装置 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JPS5810665A (ja) | 位相角測定装置 | |
| JPH0632788Y2 (ja) | 正弦波信号の移相回路 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPH0644017B2 (ja) | 多相デイジタル力率測定装置 | |
| JPH06317615A (ja) | 電流検出方法と装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |