JP2879452B2 - ディジタル電力計 - Google Patents
ディジタル電力計Info
- Publication number
- JP2879452B2 JP2879452B2 JP23000789A JP23000789A JP2879452B2 JP 2879452 B2 JP2879452 B2 JP 2879452B2 JP 23000789 A JP23000789 A JP 23000789A JP 23000789 A JP23000789 A JP 23000789A JP 2879452 B2 JP2879452 B2 JP 2879452B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- output
- input
- cycle
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルサンプリング方式によるディジ
タル電力計に利用する。本発明は、特に入力に同期した
サンプリングパルスによりサンプリングを行うディジタ
ル電力計に関する。
タル電力計に利用する。本発明は、特に入力に同期した
サンプリングパルスによりサンプリングを行うディジタ
ル電力計に関する。
本発明は、電圧入力および電流入力をサンプリングし
て積算して電力を測定するディジタル電力計において、 サンプリング時間と入力電圧波形または入力電流波形の
周期とが近似したサンプリングパルスによりサンプリン
グすることにより、 測定誤差を小さくするものである。
て積算して電力を測定するディジタル電力計において、 サンプリング時間と入力電圧波形または入力電流波形の
周期とが近似したサンプリングパルスによりサンプリン
グすることにより、 測定誤差を小さくするものである。
従来、ディジタル電力計としてはアナログ掛算器が用
いられており、一旦交流を直流に変換した後、ディジタ
ル変換していた。また、交流入力を直接サンプリングを
行ってディジタル変換し、この出力を演算して電力測定
を行うディジタルサンプリング方式の電力計が知られて
いる。
いられており、一旦交流を直流に変換した後、ディジタ
ル変換していた。また、交流入力を直接サンプリングを
行ってディジタル変換し、この出力を演算して電力測定
を行うディジタルサンプリング方式の電力計が知られて
いる。
このディジタルサンプリング方式では演算方式によっ
て異なるが、多サンプリング収集の上で平均化する場合
に入力に同期させないと誤差が大きくなる問題があっ
た。
て異なるが、多サンプリング収集の上で平均化する場合
に入力に同期させないと誤差が大きくなる問題があっ
た。
次にその誤差の発生原理について説明する。
交流の平均電力（以下単に交流電力という。）Ｐは、
電圧の瞬時値ｖ（ｔ）、電流の瞬時値ｉ（ｔ）の１サイ
クル時間Ｔの積分の平均をいい、次の（１）式で表され
る。
電圧の瞬時値ｖ（ｔ）、電流の瞬時値ｉ（ｔ）の１サイ
クル時間Ｔの積分の平均をいい、次の（１）式で表され
る。
第３図（ａ）および（ｂ）に示す電圧波形ｖ（ｔ）、
電流波形ｉ（ｔ）をサンプリング（標本化）したディジ
タル信号による電力演算では、交流電力Ｐは、（１）式
の定義により電圧電流のディジタル信号をｖ（ｋ）、ｉ
（ｋ）とし、サンプリング間隔tsを小さくして１周期の
サンプル数を多くしたｎ個とすると、各サンプル値の積
和平均であり、これは次の（２）式で表される。
電流波形ｉ（ｔ）をサンプリング（標本化）したディジ
タル信号による電力演算では、交流電力Ｐは、（１）式
の定義により電圧電流のディジタル信号をｖ（ｋ）、ｉ
（ｋ）とし、サンプリング間隔tsを小さくして１周期の
サンプル数を多くしたｎ個とすると、各サンプル値の積
和平均であり、これは次の（２）式で表される。
このディジタルサンプリング方式の電力計を実際に
（２）式をもって行う場合、第４図（ａ）および（ｂ）
に簡略化して表すと、交流周波数が未知のとき、交流の
真の周期tinと、サンプリング全期間ｎ・tsが一致しな
いことがあり得る。これがディジタルサンプリング方式
での誤差原因となっている。
（２）式をもって行う場合、第４図（ａ）および（ｂ）
に簡略化して表すと、交流周波数が未知のとき、交流の
真の周期tinと、サンプリング全期間ｎ・tsが一致しな
いことがあり得る。これがディジタルサンプリング方式
での誤差原因となっている。
第４図に基づいて誤差εを説明する。
電圧のディジタル信号ｖ（ｋ）、電流のディジタル信
号ｉ（ｋ）は次の（３）式、（４）式で表される。
号ｉ（ｋ）は次の（３）式、（４）式で表される。
ｖ（ｋ）＝Vmsin（ｋ・φｓ） …（３） ｉ（ｋ）＝Imsin（ｋ・φｓ） …（４） ただし、Vm:電圧の最大値 Im:電流の最大値 k:サンプリング番号でｋ＝０からｎ−１まで φs:サンプリング間隔tsの電気角 （２）式に（３）、（４）に代入して交流電力Ｐを求
めると次の（５）式になる。
めると次の（５）式になる。
この（５）式の第２項は前述の交流周期tinとサンプ
リング全期間ｎ・tsが一致した場合は零となるが、一致
しないとき差φｄをもつため、この差φｄが誤差εとな
る。
リング全期間ｎ・tsが一致した場合は零となるが、一致
しないとき差φｄをもつため、この差φｄが誤差εとな
る。
差φｄによる誤差εは次の（６）式で表される。
この（６）式から、サンプリング方式で電力計の誤差
を低減する方法としては、差φｄを小さくするようにす
るか、あるいはサンプル数を大きくすればよいことが知
られている。
を低減する方法としては、差φｄを小さくするようにす
るか、あるいはサンプル数を大きくすればよいことが知
られている。
本発明は、この差φｄを小さくするように、入力電圧
あるいは電流波形の周期とサンプリング時間とを近似さ
せてサンプリングパルスを生成する回路を設けて、入力
波形の周期とサンプリング時間とが近似したサンプリン
グパルスによってサンプリングすることによって誤差を
小さくすることができるディジタル電力計を提供するこ
とを目的とする。
あるいは電流波形の周期とサンプリング時間とを近似さ
せてサンプリングパルスを生成する回路を設けて、入力
波形の周期とサンプリング時間とが近似したサンプリン
グパルスによってサンプリングすることによって誤差を
小さくすることができるディジタル電力計を提供するこ
とを目的とする。
本発明は、電圧入力および電流入力を与えられたサン
プリングパルスに基づいてサンプリングするサンプリン
グ手段と、このサンプリング手段によりサンプリングさ
れた電圧入力および電流入力をディジタル変換した後積
算して電力検出出力を得る手段とを備えたディジタル電
力計において、クロック信号を発生する基準発振器と、
入力波形の零クロス点を検出する零クロス検出手段と、
この零クロス検出手段の検出出力を契機として計数を開
始し、続く周期における零クロス点までの上記クロック
信号またはその分周出力を計数する計数回路手段と、こ
の計数回路手段の計数結果に基づいて周期毎に発生すべ
きサンプリングパルスの数がセットされそのカウントダ
ウン出力を発生するカウンタ手段と、このカウンタ手段
の出力する数のサンプリングパルスを上記クロック信号
またはその分周出力に同期して上記周期毎に出力するサ
ンプリングパルス出力手段とを備えたことを特徴とす
る。
プリングパルスに基づいてサンプリングするサンプリン
グ手段と、このサンプリング手段によりサンプリングさ
れた電圧入力および電流入力をディジタル変換した後積
算して電力検出出力を得る手段とを備えたディジタル電
力計において、クロック信号を発生する基準発振器と、
入力波形の零クロス点を検出する零クロス検出手段と、
この零クロス検出手段の検出出力を契機として計数を開
始し、続く周期における零クロス点までの上記クロック
信号またはその分周出力を計数する計数回路手段と、こ
の計数回路手段の計数結果に基づいて周期毎に発生すべ
きサンプリングパルスの数がセットされそのカウントダ
ウン出力を発生するカウンタ手段と、このカウンタ手段
の出力する数のサンプリングパルスを上記クロック信号
またはその分周出力に同期して上記周期毎に出力するサ
ンプリングパルス出力手段とを備えたことを特徴とす
る。
入力波形の零クロス点を検出して、その結果を契機に
基準発振器から出力されるクロック信号あるいはその分
周出力を計数して、周期毎に出力すべきサンプリングパ
ルス数を計数する。この計数した結果得たサンプリング
パルス数をプリセットダウンカウンタにセットして、セ
ットされた次の変換周期（零クロス点を検出した変換周
期の次の次の変換周期）の開始からカウントダウンを出
力し、基準発振器から出力されるクロック信号またはそ
の分周出力に同期するサンプリングパルスをプリセット
ダウンカウンタから出力されるカウントダウン出力数分
だけ出力する。
基準発振器から出力されるクロック信号あるいはその分
周出力を計数して、周期毎に出力すべきサンプリングパ
ルス数を計数する。この計数した結果得たサンプリング
パルス数をプリセットダウンカウンタにセットして、セ
ットされた次の変換周期（零クロス点を検出した変換周
期の次の次の変換周期）の開始からカウントダウンを出
力し、基準発振器から出力されるクロック信号またはそ
の分周出力に同期するサンプリングパルスをプリセット
ダウンカウンタから出力されるカウントダウン出力数分
だけ出力する。
このサンプリングパルスはサンプリング時間が入力波
形の周期に近似させたパルスであり、この入力波形の周
期とサンプリング時間とが近似するサンプリングパルス
によって入力電圧および入力電流をディジタル変換する
ことができるため、サンプリング方式での誤差を極めて
小さくすることができる。
形の周期に近似させたパルスであり、この入力波形の周
期とサンプリング時間とが近似するサンプリングパルス
によって入力電圧および入力電流をディジタル変換する
ことができるため、サンプリング方式での誤差を極めて
小さくすることができる。
以下図面を参照して本発明の実施例を説明する。
第１図は本発明の一実施例のディジタル電力計の構成
を示すブロック図である。
を示すブロック図である。
この実施例のディジタル電力計は、入力電圧波形およ
び入力電流波形を与えられたサンプリングパルスに基づ
いてサンプリングを行ってディジタル変換し、このディ
ジタル変換された電圧および電流値を積算する回路１
と、この回路１に与えるサンプリングパルスを生成する
回路とより構成される。そして、このサンプリングパル
スを生成する回路は、入力電圧波形または入力電流波形
（以下は入力電圧波形で説明する。）の零クロス点を検
出する手段としての零クロス検出回路26と、この零クロ
ス検出回路26の検出出力を契機として、計数を開始し、
続くサンプリング周期における零クロス点までの基準発
振器21の出力するクロック信号を分周した出力を計数す
るカウンタ29と、このカウンタ29のカウント結果に基づ
いて得た周期毎に発生すべきサンプリングパルス数がセ
ットされるプリセットダウンカウンタ27と、このプリセ
ットダウンカウンタ27の出力する数に等しい数のサンプ
リングパルスを上記基準発振器21の出力するクロック信
号の分周出力に同期して出力するサンプリングパルス出
力手段としのモノマルチバイブレータ24とを備えてい
る。
び入力電流波形を与えられたサンプリングパルスに基づ
いてサンプリングを行ってディジタル変換し、このディ
ジタル変換された電圧および電流値を積算する回路１
と、この回路１に与えるサンプリングパルスを生成する
回路とより構成される。そして、このサンプリングパル
スを生成する回路は、入力電圧波形または入力電流波形
（以下は入力電圧波形で説明する。）の零クロス点を検
出する手段としての零クロス検出回路26と、この零クロ
ス検出回路26の検出出力を契機として、計数を開始し、
続くサンプリング周期における零クロス点までの基準発
振器21の出力するクロック信号を分周した出力を計数す
るカウンタ29と、このカウンタ29のカウント結果に基づ
いて得た周期毎に発生すべきサンプリングパルス数がセ
ットされるプリセットダウンカウンタ27と、このプリセ
ットダウンカウンタ27の出力する数に等しい数のサンプ
リングパルスを上記基準発振器21の出力するクロック信
号の分周出力に同期して出力するサンプリングパルス出
力手段としのモノマルチバイブレータ24とを備えてい
る。
またサンプリングパルスを生成する回路は上記の回路
におけるサンプリングパルスの発生およびその設定を制
御するマイクロプロセッサ32を備えている。
におけるサンプリングパルスの発生およびその設定を制
御するマイクロプロセッサ32を備えている。
次に具体的に本実施例の構成を説明する。
点線で囲まれた回路１の部分は従来からのディジタル
サンプリング方式の電力計の構成を示す。このディジタ
ルサンプリング電力計回路１は、入力電圧波形および電
流波形をそれぞれ増幅する増幅器11、12と、この増幅波
形から高周波成分を除去する低域通過フィルタ13、14
と、サンプリングパルス発生手段から与えられるサンプ
リングパルスによって低域通過フィルタ13、14から出力
される電圧波形および電流波形をそれぞれサンプリング
するサンプルホールド回路15、16と、このサンプルホー
ルド回路15、16の出力をそれぞれアナログディジタル変
換するアナログディジタル変換回路17、18と、このアナ
ログディジタル変換回路17、18の出力が入力され、この
変換されたディジタル電圧値およびディジタル電流値を
積算して電力値を演算するディジタル演算回路としての
ディジタルシグナルプロセッサ19とを備えたものであ
る。
サンプリング方式の電力計の構成を示す。このディジタ
ルサンプリング電力計回路１は、入力電圧波形および電
流波形をそれぞれ増幅する増幅器11、12と、この増幅波
形から高周波成分を除去する低域通過フィルタ13、14
と、サンプリングパルス発生手段から与えられるサンプ
リングパルスによって低域通過フィルタ13、14から出力
される電圧波形および電流波形をそれぞれサンプリング
するサンプルホールド回路15、16と、このサンプルホー
ルド回路15、16の出力をそれぞれアナログディジタル変
換するアナログディジタル変換回路17、18と、このアナ
ログディジタル変換回路17、18の出力が入力され、この
変換されたディジタル電圧値およびディジタル電流値を
積算して電力値を演算するディジタル演算回路としての
ディジタルシグナルプロセッサ19とを備えたものであ
る。
次に本実施例の特徴とするサンプリングパルスの発生
回路の構成について説明する。
回路の構成について説明する。
基準発振器21はクロック信号CLK1を発生し、この出力
は、多分周器22およびタイマ25に導かれる。多分周器22
は基準発振器21のクロック信号CLK1を1/Nに分周する。
この分周数Ｎは、サンプリング周波数fsの２倍となるよ
うに設定される。多分周器22で1/Nに分周されたクロッ
ク信号CLK2は、アップカウンタ29に入力されるととも
に、1/2に分周する分周器23に入力される。さらに分周
器23で1/2に分周されたクロック信号CLK3はモノマルチ
バイブレータ24に入力されるとともに、プリセットダウ
ンカウンタ27のクロック端子に入力される。モノマルチ
バイブレータ24の出力は、サンプルホールド回路15およ
び16に導かれる。
は、多分周器22およびタイマ25に導かれる。多分周器22
は基準発振器21のクロック信号CLK1を1/Nに分周する。
この分周数Ｎは、サンプリング周波数fsの２倍となるよ
うに設定される。多分周器22で1/Nに分周されたクロッ
ク信号CLK2は、アップカウンタ29に入力されるととも
に、1/2に分周する分周器23に入力される。さらに分周
器23で1/2に分周されたクロック信号CLK3はモノマルチ
バイブレータ24に入力されるとともに、プリセットダウ
ンカウンタ27のクロック端子に入力される。モノマルチ
バイブレータ24の出力は、サンプルホールド回路15およ
び16に導かれる。
タイマ25の出力はフリップフロップ28のセット入力に
導かれるとともに、マイクロプロセッサ32の第１割込端
子に導かれる。このタイマ25のリセット入力にはマイク
ロプロセッサ32の制御出力１が導かれている。
導かれるとともに、マイクロプロセッサ32の第１割込端
子に導かれる。このタイマ25のリセット入力にはマイク
ロプロセッサ32の制御出力１が導かれている。
ディジタル電力計回路１の低域通過フィルタ13の出力
は、零クロス検出回路26にも導かれており、この零クロ
ス検出回路26の検出出力はフリップフロップ28のロップ
28のリセット入力に導かれている。またフリップフロッ
プ28の反転出力はマイクロプロセッサ32の第２割込端
子に導かれている。
は、零クロス検出回路26にも導かれており、この零クロ
ス検出回路26の検出出力はフリップフロップ28のロップ
28のリセット入力に導かれている。またフリップフロッ
プ28の反転出力はマイクロプロセッサ32の第２割込端
子に導かれている。
アップカウンタ29のイネーブル端子にはマイクロプロ
セッサ32の制御出力２が、またリセット端子にはマイク
ロプロセッサ32の制御出力３が入力されており、さらに
アップカウンタ29はデータバス33に接続されている。こ
のデータバス33は、マイクロプロセッサ32、次に述べる
ラッチ回路30およびディジタルシグナルプロセッサ19に
入力されている。
セッサ32の制御出力２が、またリセット端子にはマイク
ロプロセッサ32の制御出力３が入力されており、さらに
アップカウンタ29はデータバス33に接続されている。こ
のデータバス33は、マイクロプロセッサ32、次に述べる
ラッチ回路30およびディジタルシグナルプロセッサ19に
入力されている。
マイクロプロセッサ32の制御出力４はラッチ回路30お
よび遅延回路31に入力され、ラッチ回路30のデータ入力
端子に上記データバス33が接続され、データ出力端子は
プリセットダウンカウンタ27に接続される。遅延回路31
の出力はプリセットダウンカウンタ27のセット端子に入
力され、プリセットダウンカウンタ27の出力端子Q0は、
モノマルチバイブレータ24のリセット端子に接続される
とともに自身のリセット端子に接続される。
よび遅延回路31に入力され、ラッチ回路30のデータ入力
端子に上記データバス33が接続され、データ出力端子は
プリセットダウンカウンタ27に接続される。遅延回路31
の出力はプリセットダウンカウンタ27のセット端子に入
力され、プリセットダウンカウンタ27の出力端子Q0は、
モノマルチバイブレータ24のリセット端子に接続される
とともに自身のリセット端子に接続される。
またマイクロプロセッサ32の制御出力５はディジタル
シグナルプロセッサ19に導かれている。
シグナルプロセッサ19に導かれている。
次に第２図を示すタイムチャート図をもとに本実施例
の動作を説明する。
の動作を説明する。
本実施例による電圧波形への同期の準備には、２つの
変換周期を必要としており、第１変換周期および第２変
換周期は起動時の動作で定常状態ではないので、その説
明を省略し、第３変換周期および第４変換周期について
説明する。
変換周期を必要としており、第１変換周期および第２変
換周期は起動時の動作で定常状態ではないので、その説
明を省略し、第３変換周期および第４変換周期について
説明する。
タイマ25がクロック信号CKL1をカウントすることによ
り設定時間Ｔの周期ごとにパルスを第２図（ａ）のよう
に出力して変換周期の開始点を決定し、そのタイマ出力
によりマイクロプロセッサ32の割込１が動作する。また
タイマ25の出力によりフリップフロップ28がセットされ
る。
り設定時間Ｔの周期ごとにパルスを第２図（ａ）のよう
に出力して変換周期の開始点を決定し、そのタイマ出力
によりマイクロプロセッサ32の割込１が動作する。また
タイマ25の出力によりフリップフロップ28がセットされ
る。
マイクロプロセッサ32は、この割込１の動作により
第２変換周期にアップカウンタ29から読み出した値m1を
1/2にした値n1をプリセットダウンカウンタ27にセット
する。1/2にするのはゼロクロス点から開始されるゲー
ト時間T2とクロック信号CLK2とのズレによる１カウント
誤差を除くためである。すなわち、割込２のタイミング
は、零クロス検出回路26からのパルスを用いているの
で、入力周期と同期している。このためアップカウンタ
29のゲート時間T2はこの割込２のタイミングなので入力
のＮ周期時間にあたる。したがって、実カウント時間
（ｍ・1/CLK2）とＮ周期時間の差は1CLK2時間（１カウ
ント）以下となる。
第２変換周期にアップカウンタ29から読み出した値m1を
1/2にした値n1をプリセットダウンカウンタ27にセット
する。1/2にするのはゼロクロス点から開始されるゲー
ト時間T2とクロック信号CLK2とのズレによる１カウント
誤差を除くためである。すなわち、割込２のタイミング
は、零クロス検出回路26からのパルスを用いているの
で、入力周期と同期している。このためアップカウンタ
29のゲート時間T2はこの割込２のタイミングなので入力
のＮ周期時間にあたる。したがって、実カウント時間
（ｍ・1/CLK2）とＮ周期時間の差は1CLK2時間（１カウ
ント）以下となる。
プリセットダウンカウンタ27は、セットされた値n1の
ダウンカウントをクロック信号CLK3に従って行い、その
カウント出力をモノマルチバイブレータ24に与える。プ
リセットダウンカウンタ27はダウンカウント値が「０」
となると次のプリセットまで「０」のままでいる。モノ
マルチバイブレータ24は、このプリセットダウンカウン
タ27の出力するカウント値n1個のサンプリングパルスを
生成してサンプルホールド回路15、16に与える。モノマ
ルチバイブレータ24は、プリセットダウンカウンタ27の
カウント値が「０」となると、クロック信号CLK3が与え
られてもプリセットダウンカウンタ27より与えられたリ
セット入力により、サンプリングパルスを出力しない。
ダウンカウントをクロック信号CLK3に従って行い、その
カウント出力をモノマルチバイブレータ24に与える。プ
リセットダウンカウンタ27はダウンカウント値が「０」
となると次のプリセットまで「０」のままでいる。モノ
マルチバイブレータ24は、このプリセットダウンカウン
タ27の出力するカウント値n1個のサンプリングパルスを
生成してサンプルホールド回路15、16に与える。モノマ
ルチバイブレータ24は、プリセットダウンカウンタ27の
カウント値が「０」となると、クロック信号CLK3が与え
られてもプリセットダウンカウンタ27より与えられたリ
セット入力により、サンプリングパルスを出力しない。
フリップフロップ28がセットされた後零クロス検出回
路26が入力電圧波形の零クロス点を検出すると、この検
出出力によりフリップフロップ28がリセットされ、フリ
ップフロップ28の反転出力の立上がりエッジによりマ
イクロプロセッサ32の割込２が起動する。マイクロプロ
セッサ32は、制御出力２をアップカウンタ29に出力し
て、アップカウンタ29のカウント値を読出し、その値を
m2とする。そして、読出した後すぐに制御出力３を出力
してアップカウンタ29をリセットして、カウントを再開
させる。
路26が入力電圧波形の零クロス点を検出すると、この検
出出力によりフリップフロップ28がリセットされ、フリ
ップフロップ28の反転出力の立上がりエッジによりマ
イクロプロセッサ32の割込２が起動する。マイクロプロ
セッサ32は、制御出力２をアップカウンタ29に出力し
て、アップカウンタ29のカウント値を読出し、その値を
m2とする。そして、読出した後すぐに制御出力３を出力
してアップカウンタ29をリセットして、カウントを再開
させる。
タイマ25に設定された次の変換時間Ｔになると、タ
イマ25の出力が行われ、フリップフロップ28をセットす
るとともに、マイクロプロセッサ32の割込１を起動す
る。マイクロプロセッサ32は、第３変換周期と同様にプ
リセットダウンカウンタ27にm2の1/2の値n2をプリセッ
トして、ダウンカウントを開始させる。モルマルチバイ
ブレータ24は、このプリセットダウンカウンタ27の出力
するn2個のサンプリングパルスを第４変換周期にサンプ
ルホールド回路15、16に供給する。
イマ25の出力が行われ、フリップフロップ28をセットす
るとともに、マイクロプロセッサ32の割込１を起動す
る。マイクロプロセッサ32は、第３変換周期と同様にプ
リセットダウンカウンタ27にm2の1/2の値n2をプリセッ
トして、ダウンカウントを開始させる。モルマルチバイ
ブレータ24は、このプリセットダウンカウンタ27の出力
するn2個のサンプリングパルスを第４変換周期にサンプ
ルホールド回路15、16に供給する。
またこのとき、マイクロプロセッサ32は、第３変換周
期中にディジタルシグナルプロセッサ19により演算され
たデータを、制御出力５によって取込み、電力計として
所望のデータ形式に変換して表示器等に出力する。
期中にディジタルシグナルプロセッサ19により演算され
たデータを、制御出力５によって取込み、電力計として
所望のデータ形式に変換して表示器等に出力する。
そして、マイクロプロセッサ32は、零クロス検出回路
26の出力によりフリップフロップ28の反転出力が立上
がると、アップカウンタ29のカウント値m3を読出して、
直ちにリセットを行って次のゲート期間T2中のクロック
信号CLK2のカウントを再開させる。
26の出力によりフリップフロップ28の反転出力が立上
がると、アップカウンタ29のカウント値m3を読出して、
直ちにリセットを行って次のゲート期間T2中のクロック
信号CLK2のカウントを再開させる。
その後は、第３変換周期および第４変換周期での動作
を繰り返す。
を繰り返す。
上述のように割込２のタイミングは、入力の零クロス
検出回路26のパルスを用いているので、入力電圧波形の
周期と同期している。アップカウンタ29のゲート時間T2
は、この割込２のタイミングなので、入力のＮ周期時間
となり、実カウント時間（ｍ・1/CLK2）とＮ周期時間と
の差は1CLK2時間（１カウント）以下である。またプリ
セットダウンカウンタ27のカウント時間（ｎ・1/CLK3）
との差も1CLK3（１カウント）以下である。よって、実
サンプリング時間（ｎ・1/CLK3）ｎとＮ周期時間の差も
1CLK2（１カウント）以下となる。これにより、誤差を
示した（６）式の後項を１以下にでき、ｎを充分大きく
することで誤差を小さくすることができる。
検出回路26のパルスを用いているので、入力電圧波形の
周期と同期している。アップカウンタ29のゲート時間T2
は、この割込２のタイミングなので、入力のＮ周期時間
となり、実カウント時間（ｍ・1/CLK2）とＮ周期時間と
の差は1CLK2時間（１カウント）以下である。またプリ
セットダウンカウンタ27のカウント時間（ｎ・1/CLK3）
との差も1CLK3（１カウント）以下である。よって、実
サンプリング時間（ｎ・1/CLK3）ｎとＮ周期時間の差も
1CLK2（１カウント）以下となる。これにより、誤差を
示した（６）式の後項を１以下にでき、ｎを充分大きく
することで誤差を小さくすることができる。
このように電圧波形の零クロス点を検出して、入力電
圧波形の周期とサンプリング時間とを近似させて、次の
変換周期に出力すべきサンプリングパルス数を与えるこ
とによって、入力電圧波形の周期が未明の場合にも、入
力電圧波形の周期とサンプリング時間とが近似したサン
プリングパルスを与えることができる。なお、電流波形
の零クロス点を検出しても同様に実施できる。
圧波形の周期とサンプリング時間とを近似させて、次の
変換周期に出力すべきサンプリングパルス数を与えるこ
とによって、入力電圧波形の周期が未明の場合にも、入
力電圧波形の周期とサンプリング時間とが近似したサン
プリングパルスを与えることができる。なお、電流波形
の零クロス点を検出しても同様に実施できる。
本発明は、上述のように構成することにより入力波形
の周期とサンプリング時間とを近似させたサンプリング
パルスによって入力電圧波形および入力電流波形をサン
プリングすることができるため、ディジタルサンプリン
グ方式における電力測定の誤差を小さくすることができ
る。
の周期とサンプリング時間とを近似させたサンプリング
パルスによって入力電圧波形および入力電流波形をサン
プリングすることができるため、ディジタルサンプリン
グ方式における電力測定の誤差を小さくすることができ
る。
第１図は本発明一実施例のブロック図。 第２図は実施例のタイムチャート。 第３図および第４図は誤差を説明する波形図。11、12…
…増幅器、13、14……低域通過フィルタ、15、16……サ
ンプルホールド回路、17、18……アナログディジタル変
換回路、19……ディジタルシグナルプロセッサ、21……
基準発振器、22……多分周器、23……1/2分周器、24…
…モノマルチバイブレータ、25……タイマ、26……零ク
ロス検出回路、27……プリセットダウンカウンタ、28…
…フリップフロップ、29……アップカウンタ、30……ラ
ッチ回路、31……遅延回路、32……マイクロプロセッ
サ、33……データバス。
…増幅器、13、14……低域通過フィルタ、15、16……サ
ンプルホールド回路、17、18……アナログディジタル変
換回路、19……ディジタルシグナルプロセッサ、21……
基準発振器、22……多分周器、23……1/2分周器、24…
…モノマルチバイブレータ、25……タイマ、26……零ク
ロス検出回路、27……プリセットダウンカウンタ、28…
…フリップフロップ、29……アップカウンタ、30……ラ
ッチ回路、31……遅延回路、32……マイクロプロセッ
サ、33……データバス。
Claims (1)
- 【請求項１】電圧入力および電流入力を与えられたサン
プリングパルスに基づいてサンプリングするサンプリン
グ手段と、 このサンプリング手段によりサンプリングされた電圧入
力および電流入力をディジタル変換した後積算して電力
検出出力を得る手段と を備えたディジタル電力計において、 クロック信号を発生する基準発振器と、 入力波形の零クロス点を検出する零クロス検出手段と、 この零クロス検出手段の検出出力を契機として計数を開
始し、続く周期における零クロス点までの上記クロック
信号またはその分周出力を計数する計数回路手段と、 この計数回路手段の計数結果に基づいて周期毎に発生す
べきサンプリングパルスの数がセットされそのカウント
ダウン出力を発生するカウンタ手段と、 このカウンタ手段の出力する数のサンプリングパルスを
上記クロック信号またはその分周出力に同期して上記周
期毎に出力するサンプリングパルス出力手段と を備えたことを特徴とするディジタル電力計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23000789A JP2879452B2 (ja) | 1989-09-04 | 1989-09-04 | ディジタル電力計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23000789A JP2879452B2 (ja) | 1989-09-04 | 1989-09-04 | ディジタル電力計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0392772A JPH0392772A (ja) | 1991-04-17 |
| JP2879452B2 true JP2879452B2 (ja) | 1999-04-05 |
Family
ID=16901136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23000789A Expired - Fee Related JP2879452B2 (ja) | 1989-09-04 | 1989-09-04 | ディジタル電力計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879452B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595929B2 (ja) * | 1992-07-16 | 1997-04-02 | 東洋紡績株式会社 | 色差検査方法 |
-
1989
- 1989-09-04 JP JP23000789A patent/JP2879452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0392772A (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2879452B2 (ja) | ディジタル電力計 | |
| US4823293A (en) | Correlation time-difference detector | |
| JPH0455273B2 (ja) | ||
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JPH01124773A (ja) | 周波数測定装置 | |
| JPH0654331B2 (ja) | 電力変換装置の電圧，電流検出方式 | |
| JP2541049Y2 (ja) | 電力計 | |
| JP2570422B2 (ja) | 直流電流測定方法 | |
| Jacko et al. | Increase the accuracy of signal acquisition via external interleaved mode | |
| KR950004833B1 (ko) | 전력계의 역률 계측 방법 및 그 장치 | |
| JP3055225B2 (ja) | 位相差計測装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JP2847937B2 (ja) | ディジタル交流電力計 | |
| JPS6211818B2 (ja) | ||
| JPH06289066A (ja) | 交流入力測定装置 | |
| JPS6073368A (ja) | 高調波分析器 | |
| EP3754855A1 (en) | Sensing analog signal through digital i/o pins | |
| JPS5847425Y2 (ja) | 交流電気機器特性試験装置 | |
| JP2552827B2 (ja) | 階段状デ−タの出力補正装置 | |
| JPH04372871A (ja) | 可変サンプリング測定装置 | |
| JPH0646199B2 (ja) | 力率計 | |
| JPH0723899B2 (ja) | 電気諸量検出処理装置 | |
| RU2112247C1 (ru) | Цифровой фазометр с синхронной дискретизацией входных сигналов | |
| JPS5912819Y2 (ja) | クロツクパルス発生回路 | |
| RU1572275C (ru) | Способ сбора информации с аналоговых датчиков |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |