JPH0644307Y2 - 同期信号検出装置 - Google Patents
同期信号検出装置Info
- Publication number
- JPH0644307Y2 JPH0644307Y2 JP1987197154U JP19715487U JPH0644307Y2 JP H0644307 Y2 JPH0644307 Y2 JP H0644307Y2 JP 1987197154 U JP1987197154 U JP 1987197154U JP 19715487 U JP19715487 U JP 19715487U JP H0644307 Y2 JPH0644307 Y2 JP H0644307Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、瞬時電圧低下補償装置のインバータの電源
同期、アクティブフィルタの制御、および無効電力補償
装置の系統同期等のために使用する同期信号検出装置に
関するものである。
同期、アクティブフィルタの制御、および無効電力補償
装置の系統同期等のために使用する同期信号検出装置に
関するものである。
従来の同期信号検出回路は、第５図および第６図に示す
ように、３相の電力系統の各相電圧を検出する検出回路
（図示せず）による各相の検出電圧vU,vV,vWの零クロス
を検出する零クロス検出回路51,52,53と、この零クロス
検出回路51,52,53から出力される方形波電圧aU,aV,aWと
デコーダ54から出力される３相の方形波電圧bU,bV,bWと
をそれぞれ位相比較する位相比較器55,56,57と、位相比
較器55,56,57から出力される方形波電圧cU,cV,Wを加算
する加算器58と、加算器58の出力電圧ｄからバイアス電
圧ｅを減算する減算器59と、この減算器59の出力電圧ｆ
のリップル（３相電源周波数の６倍の周波数）を除去す
るループフィルタ（ローパスフィルタ）60と、このルー
プフィルタ60の出力電圧ｇに比例した周波数でパルスを
発生する電圧制御発振器61と、この電圧制御発振器61の
出力パルスをカウントする例えば８ビットのカウンタ62
とから構成され、デコーダ54は、カウンタ62のカウント
値に応じた位相の方形波電圧bU,bV,bWを出力し、カウン
タ62のカウント値出力は、３相の電力系統の例えば検出
電圧vUに同期して検出電圧vUの１周期間に０から255ま
で変化し、出力位相の情報を含むことになる。したがっ
て、ROM等の波形データ記憶手段（図示せず）に１周期
分を256等分した各位相における正弦波の波形の瞬時値
を記憶させておき、カウンタ62のカウント値出力をアド
レスとして波形データ記憶手段をアクセスし、波形デー
タ記憶手段の出力をローパスフィルタに通せば、検出電
圧vUに同期した正弦波電圧を得ることができる。また、
波形データ記憶手段をアクセスする際のアドレスをカウ
ンタ62のカウント値出力より85を減算した値でアクセス
することにより、検出電圧vUより120度位相の遅れた検
出電圧vVに同期した正弦波電圧を得ることができ、同様
にカウンタ62のカウント値出力より170を減算した値で
アクセスすることにより、検出電圧vUより240度位相の
遅れた検出電圧vWに同期した正弦波電圧を得ることがで
きる。
ように、３相の電力系統の各相電圧を検出する検出回路
（図示せず）による各相の検出電圧vU,vV,vWの零クロス
を検出する零クロス検出回路51,52,53と、この零クロス
検出回路51,52,53から出力される方形波電圧aU,aV,aWと
デコーダ54から出力される３相の方形波電圧bU,bV,bWと
をそれぞれ位相比較する位相比較器55,56,57と、位相比
較器55,56,57から出力される方形波電圧cU,cV,Wを加算
する加算器58と、加算器58の出力電圧ｄからバイアス電
圧ｅを減算する減算器59と、この減算器59の出力電圧ｆ
のリップル（３相電源周波数の６倍の周波数）を除去す
るループフィルタ（ローパスフィルタ）60と、このルー
プフィルタ60の出力電圧ｇに比例した周波数でパルスを
発生する電圧制御発振器61と、この電圧制御発振器61の
出力パルスをカウントする例えば８ビットのカウンタ62
とから構成され、デコーダ54は、カウンタ62のカウント
値に応じた位相の方形波電圧bU,bV,bWを出力し、カウン
タ62のカウント値出力は、３相の電力系統の例えば検出
電圧vUに同期して検出電圧vUの１周期間に０から255ま
で変化し、出力位相の情報を含むことになる。したがっ
て、ROM等の波形データ記憶手段（図示せず）に１周期
分を256等分した各位相における正弦波の波形の瞬時値
を記憶させておき、カウンタ62のカウント値出力をアド
レスとして波形データ記憶手段をアクセスし、波形デー
タ記憶手段の出力をローパスフィルタに通せば、検出電
圧vUに同期した正弦波電圧を得ることができる。また、
波形データ記憶手段をアクセスする際のアドレスをカウ
ンタ62のカウント値出力より85を減算した値でアクセス
することにより、検出電圧vUより120度位相の遅れた検
出電圧vVに同期した正弦波電圧を得ることができ、同様
にカウンタ62のカウント値出力より170を減算した値で
アクセスすることにより、検出電圧vUより240度位相の
遅れた検出電圧vWに同期した正弦波電圧を得ることがで
きる。
この場合、零クロス検出回路51,52,53は、各々３相の電
力系統の各相の検出電圧vU,vV,vWを零電圧と比較する比
較器からなり、零クロス検出回路51,52,53から出力され
る方形波電圧aU,aV,aWは、それぞれ検出電圧vU,vV,vWが
正または零のときにハイレベルになり、検出電圧vU,vV,
vWが負のときにロウレベルとなる。また、デコーダ54
は、カウンタ62のカウント値出力に同期したデューティ
1/2の３相の方形波電圧bU,bV,bWを出力することにな
る。
力系統の各相の検出電圧vU,vV,vWを零電圧と比較する比
較器からなり、零クロス検出回路51,52,53から出力され
る方形波電圧aU,aV,aWは、それぞれ検出電圧vU,vV,vWが
正または零のときにハイレベルになり、検出電圧vU,vV,
vWが負のときにロウレベルとなる。また、デコーダ54
は、カウンタ62のカウント値出力に同期したデューティ
1/2の３相の方形波電圧bU,bV,bWを出力することにな
る。
位相比較器55,56,57は、それぞれエクスクルーシブノア
回路からなり、位相比較器55から出力される方形波電圧
cUは、方形波電圧aUと方形波電圧bUのいずれか一方がハ
イレベルでいずれか他方がロウレベルのときにロウレベ
ルとなり、両方がハイレベルまたはロウレベルのときに
ハイレベルとなる。位相比較器56,57から出力される方
形波電圧cV,cWについても同様である。
回路からなり、位相比較器55から出力される方形波電圧
cUは、方形波電圧aUと方形波電圧bUのいずれか一方がハ
イレベルでいずれか他方がロウレベルのときにロウレベ
ルとなり、両方がハイレベルまたはロウレベルのときに
ハイレベルとなる。位相比較器56,57から出力される方
形波電圧cV,cWについても同様である。
また、加算器58の出力電圧ｄから差し引くバイアス電圧
ｅは、検出電圧vU,vV,wWとカウンタ62のカウント値出力
とが完全に同期した状態における電圧制御発振器61の発
振周波数を検出電圧vU,vV,vWの周波数の例えば256倍に
調整するために設けられている。
ｅは、検出電圧vU,vV,wWとカウンタ62のカウント値出力
とが完全に同期した状態における電圧制御発振器61の発
振周波数を検出電圧vU,vV,vWの周波数の例えば256倍に
調整するために設けられている。
上記従来の同期信号検出装置は、零クロス検出回路51,5
2,53から得られた方形波電圧aU,aV,aWとカウンタ62のカ
ウント値出力とが完全に同期した場合に、デコーダ54か
ら出力される方形波電圧bU,bV,bWが方形波電圧aU,aV,aW
に対し各々1/4周期進む状態となり、同期がとれていな
い場合には位相の進み量が1/4周期より大きくなった
り、または小さくなる。
2,53から得られた方形波電圧aU,aV,aWとカウンタ62のカ
ウント値出力とが完全に同期した場合に、デコーダ54か
ら出力される方形波電圧bU,bV,bWが方形波電圧aU,aV,aW
に対し各々1/4周期進む状態となり、同期がとれていな
い場合には位相の進み量が1/4周期より大きくなった
り、または小さくなる。
そして、方形波電圧aU,aV,aWと方形波電圧bU,bV,bWとが
各々位相比較され、方形波電圧cU,cV,cWが得られるが、
この方形波電圧cU,cV,cWは、方形波電圧aU,aV,aWと方形
波電圧bU,bV,bWとが完全同期状態（1/4周期ずれた状
態）であるなら、デューティが1/2となり、同期がとれ
ていない場合には、デューティが1/2より大きくなった
り、または小さくなる。
各々位相比較され、方形波電圧cU,cV,cWが得られるが、
この方形波電圧cU,cV,cWは、方形波電圧aU,aV,aWと方形
波電圧bU,bV,bWとが完全同期状態（1/4周期ずれた状
態）であるなら、デューティが1/2となり、同期がとれ
ていない場合には、デューティが1/2より大きくなった
り、または小さくなる。
上記方形波電圧cU,cV,cWは互いに加算され、バイアス電
圧ｅが差し引かれた状態でリップルが除去されるが、電
圧制御発振器61の発振周波数は、方形波電圧cU,cV,cWの
デューティが1/2のときに、検出電圧vU,vV,vWの256倍の
周波数になるように設定されており、方形波電圧cU,cV,
cWのデューティが1/2より大きくなったり、小さくなる
と、リップル除去後の電圧ｇのレベルが異なることにな
り、方形波電圧cU,cV,cWのデューティを1/2に近づける
方向に電圧制御発振器61の発振周波数を変化させること
になる。
圧ｅが差し引かれた状態でリップルが除去されるが、電
圧制御発振器61の発振周波数は、方形波電圧cU,cV,cWの
デューティが1/2のときに、検出電圧vU,vV,vWの256倍の
周波数になるように設定されており、方形波電圧cU,cV,
cWのデューティが1/2より大きくなったり、小さくなる
と、リップル除去後の電圧ｇのレベルが異なることにな
り、方形波電圧cU,cV,cWのデューティを1/2に近づける
方向に電圧制御発振器61の発振周波数を変化させること
になる。
この結果、カウンタ62のカウント値出力は、ループフィ
ルタ60による時間遅れの後、電力系統の各相の検出電圧
vU,vV,vWに完全に同期することになる。
ルタ60による時間遅れの後、電力系統の各相の検出電圧
vU,vV,vWに完全に同期することになる。
ところが、この同期信号検出回路は、各相の検出電圧
vU,vV,vWの零クロスを零クロス検出回路51,52,53で検出
し、この零クロス検出回路51,52,53から出力される方形
波電圧aU,aV,aWとデコーダ54から出力される方形波電圧
bU,bV,bWとを位相比較し、比較結果である方形波電圧
cU,cV,cWを加算してなる電圧ｄに検出電圧vU,vV,vWの周
波数の６倍の周波数のリップルが含まれることになり、
このリップルを除去するために、時定数の大きいループ
フィルタ60を使用しなければならず、応答が遅いという
問題があった。これは、検出電圧vUの位相の出力位相と
の位相差の情報が間欠的にしか得られないからである。
vU,vV,vWの零クロスを零クロス検出回路51,52,53で検出
し、この零クロス検出回路51,52,53から出力される方形
波電圧aU,aV,aWとデコーダ54から出力される方形波電圧
bU,bV,bWとを位相比較し、比較結果である方形波電圧
cU,cV,cWを加算してなる電圧ｄに検出電圧vU,vV,vWの周
波数の６倍の周波数のリップルが含まれることになり、
このリップルを除去するために、時定数の大きいループ
フィルタ60を使用しなければならず、応答が遅いという
問題があった。これは、検出電圧vUの位相の出力位相と
の位相差の情報が間欠的にしか得られないからである。
また、検出電圧vU,vV,vWが歪んでいる場合に、零クロス
検出時に誤動作を起こして正確な同期信号を検出できな
いおそれがあった。
検出時に誤動作を起こして正確な同期信号を検出できな
いおそれがあった。
したがって、この考案の目的は、高速応答が可能で、し
かも検出電圧の歪にかかわらず正確に同期信号を検出す
ることができる同期信号検出回路を提供することであ
る。
かも検出電圧の歪にかかわらず正確に同期信号を検出す
ることができる同期信号検出回路を提供することであ
る。
この考案の同期信号検出回路は、３相の電力系統の各相
電圧を検出する検出回路から出力されて前記（１），
（２），（３）式で表される各相の検出電圧vU,vV,vWを
構成要素とするベクトル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを発生する３相/2相
変換回路と、この３相/2相変換回路の２相の出力電圧
vA,vBから（12）式に従って前記検出電圧vUの位相θと
出力位相θ1との位相差Δθを求める逆正接演算回路
と、前記位相差Δθを零に近づけるための所定の伝達関
数を有し前記逆正接演算回路から出力される位相差Δθ
を出力位相θ1の情報をもつ位相信号に変換する信号変
換回路と、この信号変換回路の位相信号に応じて係数行
列Ｃの構成要素t11,t12,t13,t21,t22,t23を（６）〜（1
1）式に従って求め前記３相/2相変換回路へ与える係数
行列構成要素演算回路とを備えている。
電圧を検出する検出回路から出力されて前記（１），
（２），（３）式で表される各相の検出電圧vU,vV,vWを
構成要素とするベクトル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを発生する３相/2相
変換回路と、この３相/2相変換回路の２相の出力電圧
vA,vBから（12）式に従って前記検出電圧vUの位相θと
出力位相θ1との位相差Δθを求める逆正接演算回路
と、前記位相差Δθを零に近づけるための所定の伝達関
数を有し前記逆正接演算回路から出力される位相差Δθ
を出力位相θ1の情報をもつ位相信号に変換する信号変
換回路と、この信号変換回路の位相信号に応じて係数行
列Ｃの構成要素t11,t12,t13,t21,t22,t23を（６）〜（1
1）式に従って求め前記３相/2相変換回路へ与える係数
行列構成要素演算回路とを備えている。
この考案の構成によれば、検出電圧vU,vV,vWを構成要素
とするベトクル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを求め、この２相の
出力電圧vA,vBから前記（12）式に従って前記検出電圧v
Uの位相θと出力位相θ1との位相差Δθを求め、この位
相差Δθを所定の伝達関数を有する信号変換回路で出力
位相θ1の情報をもつ位相信号に変換し、この位相信号
に応じて係数行列Ｃの構成要素t11,t12,t13,t21,t22,t
23を前記（６）〜（11）式に従って求める構成であるた
め、電圧vA,vBを連続的な直流信号の形で得ることがで
き、したがって位相差Δθに応じた直流電圧も連続的に
得ることができ、この結果高速応答が可能となり、また
検出電圧の歪にかかわらず正確に同期信号を検出するこ
とができる。
とするベトクル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを求め、この２相の
出力電圧vA,vBから前記（12）式に従って前記検出電圧v
Uの位相θと出力位相θ1との位相差Δθを求め、この位
相差Δθを所定の伝達関数を有する信号変換回路で出力
位相θ1の情報をもつ位相信号に変換し、この位相信号
に応じて係数行列Ｃの構成要素t11,t12,t13,t21,t22,t
23を前記（６）〜（11）式に従って求める構成であるた
め、電圧vA,vBを連続的な直流信号の形で得ることがで
き、したがって位相差Δθに応じた直流電圧も連続的に
得ることができ、この結果高速応答が可能となり、また
検出電圧の歪にかかわらず正確に同期信号を検出するこ
とができる。
この考案の一実施例を第１図および第２図に基づいて説
明する。この同期信号検出装置は、第１図に示すよう
に、３相の電力系統の各相電圧を検出する検出回路（図
示せず）から出力されて前記（１），（２），（３）式
で表される各相の検出電圧vU,vV,vWを構成要素とするベ
クトル に対し、３相/2相変換回路１において、前記（４）式で
示す行列演算を行うことにより、ベクトル の構成要素の２相の出力電圧vA,vBを３相/2相変換回路
１から発生させる。また、この３相/2相変換回路１の２
相の出力電圧vA.vBから逆正接演算回路２において、前
記（12）式の演算を行うことにより前記検出電圧vUの位
相θと出力位相θ1との位相差Δθを電圧の形で求め、
位相差Δθを零に近づけるための所定の伝達関数を有す
る信号変換回路３で前記逆正接演算回路２から出力され
る位相差Δθを出力位相θ1の情報をもつ位相信号に変
換し、係数行列構成要素演算回路４において前記位相変
換回路３の位相信号に応じて係数行列Ｃの構成要素t11,
t12,t13,t21,t22,t23を前記（６）〜（11）式に従って
演算して前記３相/2相変換回路１へ与えるようにしてい
る。
明する。この同期信号検出装置は、第１図に示すよう
に、３相の電力系統の各相電圧を検出する検出回路（図
示せず）から出力されて前記（１），（２），（３）式
で表される各相の検出電圧vU,vV,vWを構成要素とするベ
クトル に対し、３相/2相変換回路１において、前記（４）式で
示す行列演算を行うことにより、ベクトル の構成要素の２相の出力電圧vA,vBを３相/2相変換回路
１から発生させる。また、この３相/2相変換回路１の２
相の出力電圧vA.vBから逆正接演算回路２において、前
記（12）式の演算を行うことにより前記検出電圧vUの位
相θと出力位相θ1との位相差Δθを電圧の形で求め、
位相差Δθを零に近づけるための所定の伝達関数を有す
る信号変換回路３で前記逆正接演算回路２から出力され
る位相差Δθを出力位相θ1の情報をもつ位相信号に変
換し、係数行列構成要素演算回路４において前記位相変
換回路３の位相信号に応じて係数行列Ｃの構成要素t11,
t12,t13,t21,t22,t23を前記（６）〜（11）式に従って
演算して前記３相/2相変換回路１へ与えるようにしてい
る。
この場合、３相/2相変換回路１は、掛算器５〜10と加算
器11,12とからなり、次式の演算を行い、電圧vA,vBを発
生することになる。
器11,12とからなり、次式の演算を行い、電圧vA,vBを発
生することになる。
vA=t11vU+t12vV+t13vw ……（13） vB=t21vU+t22vV+t23vw ……（14） また、逆正接演算回路２は、前記した（12）式の演算を
行い、位相差Δθに相当する電圧Δθを発生するが、こ
れは、電圧vA,vBと位相差Δθ（＝θ−θ1）とがつぎの
ような関係にあるからである。すなわち、 となり、 となるからである。
行い、位相差Δθに相当する電圧Δθを発生するが、こ
れは、電圧vA,vBと位相差Δθ（＝θ−θ1）とがつぎの
ような関係にあるからである。すなわち、 となり、 となるからである。
また、信号変換回路３は、上記したように、位相差Δθ
が零に近づくように伝達関数を設定してあり、その具体
構成は、位相差Δθ中のリップルを除去するループフィ
ルタ（ローパスフィルタ）13と、このループフィルタ13
の出力電圧に比例した周波数でパルスを発生する電圧制
御発振器14と、この電圧制御発振器14の出力パルスをカ
ウントする例えば８ビットのカウンタ15とからなる。
が零に近づくように伝達関数を設定してあり、その具体
構成は、位相差Δθ中のリップルを除去するループフィ
ルタ（ローパスフィルタ）13と、このループフィルタ13
の出力電圧に比例した周波数でパルスを発生する電圧制
御発振器14と、この電圧制御発振器14の出力パルスをカ
ウントする例えば８ビットのカウンタ15とからなる。
そして、上記構成要素のうちのカウンタ15から出力され
るカウント値出力は、従来例と同様に３相の電力系統の
例えば検出電圧vUに同期して検出電圧vUの１周期間に０
から255まで変化することになる。したがって、ROM等の
波形データ記憶手段（図示せず）に１周期分を256等分
した各位相における正弦波の波形の瞬時値を記憶させて
おき、カウンタ15のカウント値出力をアドレスとして波
形データ記憶手段をアクセスし、波形データ記憶手段の
出力をローパスフィルタに通せば、検出電圧vUに同期し
た正弦波電圧を得ることができる。また、波形データ記
憶手段をアクセスする際のアドレスをカウンタ15のカウ
ント値出力より85を減算した値でアクセスすることによ
り、検出電圧vUより120度位相の遅れた検出電圧vVに同
期した正弦波電圧を得ることができ、同様にカウンタ15
のカウント値出力より170を減算した値でアクセスする
ことにより、検出電圧vUより240度位相の遅れた検出電
圧vWに同期した正弦波電圧を得ることができる。
るカウント値出力は、従来例と同様に３相の電力系統の
例えば検出電圧vUに同期して検出電圧vUの１周期間に０
から255まで変化することになる。したがって、ROM等の
波形データ記憶手段（図示せず）に１周期分を256等分
した各位相における正弦波の波形の瞬時値を記憶させて
おき、カウンタ15のカウント値出力をアドレスとして波
形データ記憶手段をアクセスし、波形データ記憶手段の
出力をローパスフィルタに通せば、検出電圧vUに同期し
た正弦波電圧を得ることができる。また、波形データ記
憶手段をアクセスする際のアドレスをカウンタ15のカウ
ント値出力より85を減算した値でアクセスすることによ
り、検出電圧vUより120度位相の遅れた検出電圧vVに同
期した正弦波電圧を得ることができ、同様にカウンタ15
のカウント値出力より170を減算した値でアクセスする
ことにより、検出電圧vUより240度位相の遅れた検出電
圧vWに同期した正弦波電圧を得ることができる。
第２図は上記実施例の応答性を示す波形図であり、
（ａ）は検出電圧vUの波形で、（ｂ）は係数行列Ｃの構
成要素t21の波形で、（ｃ）は位相差Δθに対応する位
相差Δθの波形を示している。これらの波形を比較する
と、1.5周期で位相差Δθが零になって出力位相θ1が検
出電圧vUの位相θに追従していることが明らかである。
（ａ）は検出電圧vUの波形で、（ｂ）は係数行列Ｃの構
成要素t21の波形で、（ｃ）は位相差Δθに対応する位
相差Δθの波形を示している。これらの波形を比較する
と、1.5周期で位相差Δθが零になって出力位相θ1が検
出電圧vUの位相θに追従していることが明らかである。
なお、３相同期検出の場合には、３相の振幅１の基本波
正弦波を発生させることが多く、この３相の振幅１の基
本波正弦波は、この実施例における係数行列Ｃの構成要
素t21,t22,t23（（９），（10），（11）式で示す）そ
のものであり、係数行列構成要素演算回路４から上記３
相の振幅１の基本波正弦波を得ることができ、カウンタ
15のカウント値出力から３相の振幅１の基本波正弦波を
作成するための特別なROM等の波形記憶手段を省略する
ことができる。
正弦波を発生させることが多く、この３相の振幅１の基
本波正弦波は、この実施例における係数行列Ｃの構成要
素t21,t22,t23（（９），（10），（11）式で示す）そ
のものであり、係数行列構成要素演算回路４から上記３
相の振幅１の基本波正弦波を得ることができ、カウンタ
15のカウント値出力から３相の振幅１の基本波正弦波を
作成するための特別なROM等の波形記憶手段を省略する
ことができる。
また、逆正接演算回路２については、その都度演算動作
を行うと演算に時間を要するので、予め必要な範囲の電
圧vA,vBに対して位相差Δθの値を演算し電圧vA,vBおよ
びそれに対応する位相差Δθの値を表の形でROMテーブ
ルに書き込んでおき、ROMテーブルをアクセスする構成
にしてもよい。このROMテーブルの構成も請求の範囲に
おける演算という表現に含まれるものである。
を行うと演算に時間を要するので、予め必要な範囲の電
圧vA,vBに対して位相差Δθの値を演算し電圧vA,vBおよ
びそれに対応する位相差Δθの値を表の形でROMテーブ
ルに書き込んでおき、ROMテーブルをアクセスする構成
にしてもよい。このROMテーブルの構成も請求の範囲に
おける演算という表現に含まれるものである。
この考案の他の実施例を第３図および第４図に基づいて
説明する。この同期信号検出装置は、第１図の同期信号
検出装置の機能をソフトウェアで実現するものである。
すなわち、この同期信号検出装置は、ハードウェア的に
は、第３図に示すように、CPU21とRAM22とROM23とI/Oイ
ンタフェース24とA/D変換器25とアドレスバス26とデー
タバス27と計器用変圧器28とで構成されている。
説明する。この同期信号検出装置は、第１図の同期信号
検出装置の機能をソフトウェアで実現するものである。
すなわち、この同期信号検出装置は、ハードウェア的に
は、第３図に示すように、CPU21とRAM22とROM23とI/Oイ
ンタフェース24とA/D変換器25とアドレスバス26とデー
タバス27と計器用変圧器28とで構成されている。
そして、この同期信号検出装置は、３相の電力系統の各
相電圧が計器用変圧器28で検出され、計器用変圧器28の
二次側に現れる検出電圧vU,vV,vWがA/D変換器25でデジ
タル値に変換され、I/Oインタフェース24を介してCPU21
に送られる。
相電圧が計器用変圧器28で検出され、計器用変圧器28の
二次側に現れる検出電圧vU,vV,vWがA/D変換器25でデジ
タル値に変換され、I/Oインタフェース24を介してCPU21
に送られる。
そして、CPU21内に組込まれているソフトウェアによ
り、つぎのように動作する。
り、つぎのように動作する。
ステップS1；デジタル値の３相の検出電圧vU,vV,vWを入
力する。
力する。
ステップS2；入力した検出電圧vU,vV,vWに対し、先に求
めた係数行列Ｃを用いて（４）式の演算を実行すること
により３相/2相変換を行い、電圧vA,vBを求める。この
３相/2相変換のための演算式は、具体的には前述の（1
3），（14）式である。
めた係数行列Ｃを用いて（４）式の演算を実行すること
により３相/2相変換を行い、電圧vA,vBを求める。この
３相/2相変換のための演算式は、具体的には前述の（1
3），（14）式である。
ステップS3；逆正接演算、すなわち（12）式の演算を行
うことにより、位相差Δθを求める。この場合、ROM23
に逆正接関数テーブルを予め書き込んであり、この逆正
接関数デーブルを参照することにより、電圧vA,vBから
位相差Δθを求める。なお、ソフトウェアにより逆正接
関数の演算を行わせるようにしてもよい。
うことにより、位相差Δθを求める。この場合、ROM23
に逆正接関数テーブルを予め書き込んであり、この逆正
接関数デーブルを参照することにより、電圧vA,vBから
位相差Δθを求める。なお、ソフトウェアにより逆正接
関数の演算を行わせるようにしてもよい。
ステップS4；位相差Δθに対し、第１図のループフィル
タ13,電圧制御発振器14およびカウンタ15に相当する伝
達関数の演算を施すことにより、位相差Δθを出力位相
θ1に変換する。この場合、（15），（16）式の演算を
行うことにより、出力位相θ1（ｋ）を求める。
タ13,電圧制御発振器14およびカウンタ15に相当する伝
達関数の演算を施すことにより、位相差Δθを出力位相
θ1に変換する。この場合、（15），（16）式の演算を
行うことにより、出力位相θ1（ｋ）を求める。
ｘ（ｋ）＝K1・Δθ＋K2・ｘ（Ｋ−１） ……（15） θ1（ｋ）＝K3・ｘ（ｋ）＋K4・Δθ＋K5・θ1（ｋ−
１） ……（16） ｘ（０）＝０ ……（17） θ1（０）＝０ ……（18） ただし、K1ないしK5は定数、ｋは演算回数である。
１） ……（16） ｘ（０）＝０ ……（17） θ1（０）＝０ ……（18） ただし、K1ないしK5は定数、ｋは演算回数である。
ステップS5;ROM23に書き込んだ正弦関数テーブルを参照
して（19）〜（24）式に示す係数行列Ｃの各構成要素t
11,t12,t13,t21,t22,t23を求める。
して（19）〜（24）式に示す係数行列Ｃの各構成要素t
11,t12,t13,t21,t22,t23を求める。
t11＝sin（θ1＋π/2） ……（19） t12＝sin（θ1＋π/6） ……（20） t13＝sin（θ1−５π/6） ……（21） t21＝sinθ1 ……（22） t22＝sin（θ1−２π/3） ……（23） t23＝sin（θ1−４π/3） ……（24） なお、 cosθ1＝sin（θ1＋π/2） であるので、（19），（20），（21）式は第（６），
（７），（８）式と同じ値である。
（７），（８）式と同じ値である。
ステップS6；ステップS4,S5で求めた出力位相θ1および
係数行列Ｃの各構成要素t11,t12,t13,t21,t22,t23を出
力してステップS1に戻る。
係数行列Ｃの各構成要素t11,t12,t13,t21,t22,t23を出
力してステップS1に戻る。
この実施例も前記実施例の同様の機能をもつことにな
る。
る。
この考案の同期信号検出装置によれば、検出電圧vU,vVv
Wを構成要素とするベクトル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを求め、この２相の
出力電圧vA,vBから前記（12）式に従って前記検出電圧v
Uの位相θと出力位相θ1との位相差Δθを求め、この位
相差Δθを所定の伝達関数を有する信号変換回路で出力
位相θ1の情報をもつ位相信号に変換し、この位相信号
に応じて係数行列Ｃの構成要素t11,t12,t13,t21,t22,t
23を前記（６）〜（11）式に従って求める構成であるた
め、電圧vA,vBを連続的な直流信号の形で得ることがで
き、したがって位相差Δθに応じた直流電圧も連続的に
得ることができ、この結果高速応答が可能となり、また
検出電圧の歪にかかわらず正確に同期信号を検出するこ
とができる。また、位相差を求めるのに逆正接演算を使
用しているので、関数演算が少なく、ハードウェア構成
およびソウトウェア構成が簡単であり、また演算時間も
短くてすむ。
Wを構成要素とするベクトル に対し、前記（４）式で示す行列演算を行うことによ
り、ベクトル の構成要素の２相の出力電圧vA,vBを求め、この２相の
出力電圧vA,vBから前記（12）式に従って前記検出電圧v
Uの位相θと出力位相θ1との位相差Δθを求め、この位
相差Δθを所定の伝達関数を有する信号変換回路で出力
位相θ1の情報をもつ位相信号に変換し、この位相信号
に応じて係数行列Ｃの構成要素t11,t12,t13,t21,t22,t
23を前記（６）〜（11）式に従って求める構成であるた
め、電圧vA,vBを連続的な直流信号の形で得ることがで
き、したがって位相差Δθに応じた直流電圧も連続的に
得ることができ、この結果高速応答が可能となり、また
検出電圧の歪にかかわらず正確に同期信号を検出するこ
とができる。また、位相差を求めるのに逆正接演算を使
用しているので、関数演算が少なく、ハードウェア構成
およびソウトウェア構成が簡単であり、また演算時間も
短くてすむ。
第１図はこの考案の一実施例の構成を示すブロック図、
第２図はその各部の波形図、第３図はこの考案の他の実
施例のハードウェア構成を示すブロック図、第４図は同
じくソフトウェア構成を示すフローチャート、第５図は
従来例の構成を示すブロック図、第６図は第５図の各部
の波形図である。 １……３相/2相変換回路、２……逆正接演算回路、３…
…信号変換回路、４……係数行列構成要素演算回路
第２図はその各部の波形図、第３図はこの考案の他の実
施例のハードウェア構成を示すブロック図、第４図は同
じくソフトウェア構成を示すフローチャート、第５図は
従来例の構成を示すブロック図、第６図は第５図の各部
の波形図である。 １……３相/2相変換回路、２……逆正接演算回路、３…
…信号変換回路、４……係数行列構成要素演算回路
Claims (1)
- 【請求項１】３相の電力系統の各相電圧を検出する検出
回路から出力されて（１），（２），（３）式で表され
る各相の検出電圧vU,vV,vWを構成要素とするベクトル に対し、（４）式で示す行列演算を行うことにより、ベ
クトル の構成要素の２相の出力電圧vA,vBを発生する３相/2相
変換回路と、この３相/2相変換回路の２相の出力電圧
vA,vBから（12）式に従って前記検出電圧vUの位相θと
出力位相θ1との位相差Δθを求める逆正接演算回路
と、前記位相差Δθを零に近づけるための所定の伝達関
数を有し前記逆正接演算回路から出力される位相差Δθ
を出力位相θ1の情報をもつ位相信号に変換する信号変
換回路と、この信号変換回路の位相信号に応じて係数行
列Ｃの構成要素t11,t12,t13,t21,t22,t23を（６）〜（1
1）式に従って求め前記３相/2相変換回路へ与える係数
行列構成要素演算回路とを備えた同期信号検出装置。 vU＝Vsinθ ……（１） vV＝Vsin（θ−２π/3） ……（２） vW＝Vsin（θ−４π/3） ……（３） ただし、Ｖは電圧振幅、θは検出電圧vUの位相である。 ただし、係数行列Ｃは（５）式で表される。 また、係数行列Ｃの構成要素t11,t12,t13,t21,t22,t23
はそれぞれ（６）〜（11）式で表される。 t11＝cosθ1 ……（６） t12＝cos（θ1−２π/3） ……（７） t13＝cos（θ1−４π/3） ……（８） t21＝sinθ1 ……（９） t22＝sin（θ1−２π/3） ……（10） t23＝sin（θ1−４π/3） ……（11） Δθ＝tan-1(vA/vB) ……（12）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987197154U JPH0644307Y2 (ja) | 1987-12-24 | 1987-12-24 | 同期信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987197154U JPH0644307Y2 (ja) | 1987-12-24 | 1987-12-24 | 同期信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101175U JPH01101175U (ja) | 1989-07-07 |
| JPH0644307Y2 true JPH0644307Y2 (ja) | 1994-11-14 |
Family
ID=31487724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987197154U Expired - Lifetime JPH0644307Y2 (ja) | 1987-12-24 | 1987-12-24 | 同期信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644307Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011544B2 (ja) * | 1979-09-25 | 1985-03-26 | 株式会社東芝 | 同期信号検出回路 |
-
1987
- 1987-12-24 JP JP1987197154U patent/JPH0644307Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01101175U (ja) | 1989-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109617550B (zh) | 基于二阶广义积分器的单相锁相环的控制方法 | |
| JP4381450B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置 | |
| JPS59144396A (ja) | Ｐｗｍパルス発生装置 | |
| JP6431585B2 (ja) | グリッド接続システムに用いる位相同期回路の位相同期方法 | |
| JPH10311741A (ja) | エンコーダの出力信号処理装置 | |
| JP4395155B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPH05232157A (ja) | 電圧低下検出装置 | |
| JPH01153969A (ja) | 繰返し波形の異常検出装置 | |
| JP3624415B2 (ja) | インバータ装置用位相同期方法 | |
| JP3256661B2 (ja) | 交流振幅検出装置 | |
| JP4191582B2 (ja) | 交流電圧低下検出装置 | |
| JP3439814B2 (ja) | デジタルｐｌｌ装置 | |
| JPS6059830B2 (ja) | 変換信号同期装置 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JP2541049Y2 (ja) | 電力計 | |
| JPH0775473B2 (ja) | Ｐｗｍインバータのパルス数切換装置 | |
| Lai | Sensorless speed vector-controlled induction motor drives using new random technique for inverter control | |
| Chester et al. | A digital phase locked loop for power conversion ASICs | |
| JPH0723754Y2 (ja) | 力率検出装置 | |
| Wang | Research on virtual flux oriented synchronization algorithm for three-phase grid voltages | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH06350455A (ja) | アナログ／ディジタル変換器及びディジタル位相検出器 | |
| JPH01301183A (ja) | 単相交流信号検出装置 |